KR970005715B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법

Info

Publication number
KR970005715B1
KR970005715B1 KR1019960058150A KR19960058150A KR970005715B1 KR 970005715 B1 KR970005715 B1 KR 970005715B1 KR 1019960058150 A KR1019960058150 A KR 1019960058150A KR 19960058150 A KR19960058150 A KR 19960058150A KR 970005715 B1 KR970005715 B1 KR 970005715B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
electrode
electrode pads
layer
Prior art date
Application number
KR1019960058150A
Other languages
English (en)
Inventor
다까오 후지쯔
Original Assignee
구비시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2141684A external-priority patent/JP2540652B2/ja
Application filed by 구비시끼가이샤 도시바, 아오이 죠이찌 filed Critical 구비시끼가이샤 도시바
Application granted granted Critical
Publication of KR970005715B1 publication Critical patent/KR970005715B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

반도체 장치 및 그 제조 방법
제1도는 본 발명의 한 실시예 장치의 일부 구성을 도시한 단면도.
제2도는 상기 실시예 장치의 거의 전체 구성을 도시한 단면도.
제3도는 상기 실시예 장치에 있어서 전극 패드의 상세한 구성을 도시한 단면도.
제4도는 상기 실시예 장치에 있어서 복수의 전극 패드와 복수의 내부 리드와의 접속 상태를 도시한 평면도.
제5도 및 제6도는 각 TBA 테이프의 평면도.
제7도 및 제8도는 각각 상시 실시예의 변형예 장치의 평면도.
제9도 및 제10도는 각각 본 발명의 다른 실시예 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 칩 12, 13 : 금속층
14 : 전극 패드 15 : 절연성 표면 보호막
16 : 에폭시계 접착제 17 : TAB 테이프
18 : 유기 필름 기재 19 : 내부 리드
20 : 금속 도금층
가. 발명의 목적
(1) 발명이 속하는 기술 분야 및 그 분야의 종래 기술
본 발명은 반도체 칩상의 전극과 내부 리드 사이의 전기적 접속, 외부 리드와 인쇄 배선 기판상의 배선 패턴과의 전기적 접속을 도모한 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 전기적 접속을 도모한 배선 간격이 미소한 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치를 제조할 때, 반도체 칩상의 전극 패드와 내부 리드와의 사이, 외부 리드와 인쇄 배선기판상의 배선 패턴과의 사이 등과 같이 서로 전기적 접속을 도모할 개소가 많이 있다. 종래에는, 예를들면 반도체 칩상의 전극 패드와 내부 리드와의 사이의 전기적 접속은 통상적으로 와이어 본딩에 의한 Au 와이어 또는 Al와이어를 이용한 금속 접합, TAB테이프(Tapy Automated Bonding)에 의한 금속 접합, 및 플립 칩(flip chip)등의 범프(bump)전극과 리드와의 사이에 금속간 접합에 의한 오음 접촉(ohmic contact)등에 의해 행해진다.
(2) 발명이 이루고자 하는 기술적 관계
그런데 와이어 본딩에 의한 접속은 사용하는 본딩용 캐필러리(Capillary; 침)의 외형에 따라 인접하는 와이어 간의 최단 거리가 제약됴어 반도체 칩상의 패드간 거리를 약 100㎛ 정도 이하로 축소하는 것은 곤란하다. 또한, Au 볼이나 Al 와이어와 반도체 칩상의 알루미늄·패드와의 금속 접속을 위해 가열, 가압, 초음파 진동등의 물리적 부하를 가할 필요가 있고, 때에 따라서는 전극 패드 아래의 반도체 칩에 손상을 줄 수 있다.
한편, TAB테이프를 사용하는 경우나 플립 칩을 사용하는 경우에는 Au 범프, 땜납 범프와 내부 리드와의 금속 접속어이고, 와이어 본딩 접속보다도 고온으로 되는 경우가 있기 때문에 가압력에 의한 물리적 손상이 남은 경우가 있다. 이 경우, 패드 간격은 80㎛ 정도까지 축소할 수 있으나, 금속 접합을 행하기 때문에 범프사이즈 축소에는 한계가 있다. 더욱이, 다수 개소의 접속을 일괄해서 행하기 때문에 범프 높이, 접속 조건 등, 접속 개소가 많을수록 접속 안정성을 얻기 위해, 어렵지만 프로세스 조건을 안정화시킬 필요가 있다.
또한, 상기와 같은 문제는 반도체 칩상의 패드나 범프와 내부 리드와의 사이에 전기적 접속뿐 아니라 외부 리드와 인쇄 배선 기판상의 배선 패턴과의 사이의 전기적 접속의 경우 등에도 발생할 수 있다.
본 발명은 상기와 같은 사정을 고려하여 이루어진 것으로 그 목적은 서로 전기적 접속을 도모하려는 개소와 간격을 종래보다 축소할 수 있고, 또 전기적 접속시에 가열, 가압 등의 물리적 손상을 주지 않고서도 신뢰성이 높은 반도체 장치를 제고하기 위한 것이다.
나. 발명의 구성 및 작용
본 발명의 반도체 장치는 도전성 재료로 형성되어 있고 복수의 리드(lead)를 가지고 있는 리드 프레임(lead frame)표면에 복수의 전극패드(electrode pads)가 있는 반도체 칩, 전극 패드들의 상부 표면과 리드들의 하부 표면에 대응되도록 배치되어 그 각각이 복수의 리드 중의 대응하는 하나를 복수의 전극 중의 대응하는 것에 전기적으로 접속시키는 복수의 도전성 접착 부재, 및 도전성 접착 부재에 대응되도록 배치되어 그 각각이 복수의 도전성 접착 부재 중의 대응하는 하나를 둘러싸서 물리적 압력이나 열을 사용하지 않고서도 복수의 전극 패드 중의 대응하는 하나를 전기적으로 접속시키도록 형성된 복수듸 도금층을 포함한다.
본 발명의 반도체 장치는 도전성 재료로 이루어지는 리드 프레임, 표면에 전극이 형성된 반도체 칩, 및 상기 리드 프레임의 소정 위치와 상기 반도체 칩의 전극을 전기적으로 접속하는 금속 도금에 의한 접속부를 구비한다.
본 발명의 반도체 장치는 절연 필름, 상기 절연 필름상에 형성된 배선 패턴, 표면에 전극이 형성된 반도체 칩, 및 상기 배선 패턴의 단면과 상기 반도체 칩의 전극을 전기적으로 접속하는 금속 도금에 의한 접속부를 구비한다.
또한, 본 발명의 반도체 장치는 반도체 칩이 접속된 리드 프레임, 표면에 배선 패턴이 형성된 배선기판, 및 상기 리드 프레임과 상기 배선 기판의 배선 패턴을 전기적으로 접속하는 금속 도금에 의한 접속부를 구비한다.
또한, 본 발명의 반도체 장치는 도전성 재료로 이루어지는 리드 프레임, 표면에 전극이 형성된 반도체 칩, 상기 리드 프레임의 소정 위치나 상기 반도체 칩의 전극을 전기적으로 접속하는 도전성 접착제로 이루어지는 제1접속부, 및 상기 제1접속부의 주위를 덮도록 설치되어 상기 리드 프레임과 상기 반도체 칩의 전극을 전기적으로 접속하는 금속 도금에 의한 제2접속부를 구비한다.
본 발명의 반도체 장치의 제조 방법은 도전성 재료로 이루어지는 리드 프레임의 소정 위치와 반도체칩의 표면에 형성된 전극을 근접시킨 상태에서 이 리드프레임에 반도체 칩을 점착하는 공정, 및 양자를 전계 도금 용액중에 침적해서 상기 리드 프레임의 소정 위치와 상기 반도체 칩의 전극을 전기적으로 접속하는 금속 도금층을 형성하는 공정을 구비한다.
서로 전기적으로 접속할 필요가 있는 리드 프레임과 반도체 칩의 전극 또는 리드 프레임과 배선 기판의 배선 패턴과의 사이의 접속을 금속 도금을 사용하거나 도전성 접착제와 금속 도금을 병용해서 행함으로써 각 접속간에 충분한 오옴 접촉을 형성할 수 있음과 동시에 충분한 기계적 강도를 지니게 할 수 있다. 특히, 복수개소를 일괄 접속할 수 있고, 접속시 가열이나 가압은 불필요하다.
이하, 첨부 도면을 참조하여 본 발명을 실시예에 따라 설명한다.
제1도는 본 발명을 반도체 칩상의 전극 패드와 내부 리드와의 사이의 접속에 실시한 반도체 장치의 일부 구성을 도시한 단면도이고, 제2도는 제1도의 반도체 장치의 거의 전체의 구성을 도시한 단면도이다.
도면에서 참조 번호(11)은 트랜지스터 등의 능동 소자나 저항, 요량 등의 수동 소자가 형성되어 있는 반도체 칩이다. 반도체 칩(11)의 주면(主面)상의 주위 전체에는 각각 하부층이, 예를 들면 알루미늄(Al)으로 이루어지는 금속층(12)로 형성되고, 상부층이 적어도 하나의 니켈층을 포함한 금속층(13)로 구성된 복수의 전극 패드(14)가 일정한 간격을 두고 일렬로 배열되어 있다. 그리고, 상기 각 전극 패드(14)의 형성 위치 이외에서는, 반도체 칩(11)은 실리콘 산화막 등의 절연성 표면 보호막(15)로 덮여있다. 또한, 상기 반도체 칩(11)은 에폭시계의 접착제(16)에 의해 TAB 테이프(17)의 소정 개소에 점착되어 있다.
상기 TAB테이프(17)은 제1도에 도시한 것처럼 에폭시나 폴리 이미드계 등의 수지로 이루어진 막두께가 예를들면 75㎛ 정도의 우기 필름 기재(18)에, 막두께가 예를들면 35㎛ 정도의 동(Cu)등의 도체층을 도포하고, 그후 선택 에칭 기술에 의해 상기 복수의 전극 패드(14)와 접속해야 할 복수의 내부 리드(19) 및 이들 각각의 내부 리드(19)와 접속된 도시하지 않은 외부 리드를 구비한 배선 패턴을 형성하여 구성되어 있다. 그리고 이 배선 패턴의 형성면이 접착제(16)에 의해 반도체 칩(11)에 점착되어 있다.
또한, 상기 TAB 테이프(17)에 반도체 칩(11)을 점착할 때에는 상기 복수의 내부 리드(19)의 선단부의 각 단면이 노출해 있는 부근에 사기 각 전극 패드(14)가 위치하는 것과 같은 상태로 위치가 맞추어진다. 그리고 반도체 칩(11)상의 각 전극 패드(14)와 내부 리드(19)의 각 선단부는, 예를 들면 니켈(Ni)로 이루어지는 금속 도금층(20)을 통해 전기적으로 접속되어 있다.
제3도는 상기 각 전극 패드(14)의 상세한 구성을 도시한 단면도이다. 알루미늄(Al)으로 이루어지는 금속층(12)상에 형성되어 있는 금속층(13)은 적어도 2층의 금속층으로 구성되어 있다. 즉, 알루미늄으로 이루어지는 금속층(12)와 접촉하는 하부층은 예를 들면 막두께가 1000Å인 티탄(Ti)층(31)로 이루어지고, 상부층은 예를 들면 막두께가 8000Å의 니켈(Ni)층(32)로 이루어져 있다. 여기서 상부층의 니켈층(32)는 전극 패드(14)에 대해 니켈로 이루어지는 금속 도금층(20)의 형성을 가능하게 하기 위해 설치되어 있는 것이고, 하부층의 티탄층(31)은 장벽 금속층(barrier metal)역할을 한다.
제4도는 상기 복수의 전극 패드(14)와 TAB 테이프(17)에 형성된 복수의 내부리드(19)와의 접속상태를 도시한 평면도로, 도면중 사선으로 나타낸 영역이 금속 도금층(20)이다.
상기 실시예에서 따르면 반도체 칩(11)상의 각각의 전극 패드(14)와 내부 리드(19)을 금속 도금층(20)을 이용하여 접속하도록 하고 있으므로, 와이어 본딩, TAB접속 등에 사용되는 본딩용 캐필러리, TAB툴 지그(tool jig)를 사용할 필요가 없다. 이 때문에, 각 전극 피드(14)간의 간격을 100㎛이하, 예를 들면 50㎛ 정도까지 축소할 수 있다. 또 각 전극 패드(14)와 각 내부 리드(19)을 전기적으로 접속할 때에는 물리적 압력이 반도체 칩(11)에 가해지지 않으므로, 가압력에 따른 손상으로 생기는 신뢰성 저하가 없어진다. 그리고 다수의 접속 개소를 이괄해서 동일 조건으로 접속할 수 있기 때문에 접속의 신뢰성이 향상된다. 또한, 접속시에 가열할 필요가 없어서 반도체 칩(11)을 구성하는 각 층의 열팽창 계수의 부정합에서 오는 열응력에 의한 신뢰성 저하도 방지할 수 있다.
그런데, 상기 전극 패드와 내부 리드를 전기적으로 접속하는 금속 도금층의 형성은 다음과 같이 행해진다. 즉, 제5도의 TAB테이프에서 도시한 것처럼 상기 유기 필름 기재(18)에 동(Cu) 등의 도체층을 도포한 후 선택 에칭 기술로 상기 내부리드 및 이 내부 리드와 접속된 외부 리드로 이루어지는 복수의 리드 전극(41)을 각 반도체 장치마다 형성한다. 이때 동시에 각 반도체 장치마다에 복수의 리드 전극(41) 전체를 접속하는 공통 전극(42)를 주위에 형성함과 동시에 이들 모두의 공통전극(42)도 공통으로 접속해 둔다. 또 제5도에 있어서 참조 번호(43)은 상기 유기 필름 기재(18)에 형성된 개공부(開孔部)이다. 제6도는 상기 제5도의 TAB테이프에 있어서 하나의 반도체 장치 부분을 확대하여 도시한 평면도이다. 제6도 중에서 일점쇄선으로 도시한 영역에 반도체 칩(11)이 위치하도록 위치를 맞춘 상태에서 TAB테이프에 점착된다. 이때, 전술한 바와 같이 복수의 내부 리드의 선단부의 각 단면이 노출해 있는 부근에 반도체 칩상의 각 전극 패드가 위치하게 된다.
이후, TAB테이프를 도금용 전극과 함께 니켈·도금욕(浴)에 침지한다. 이 니켈·도금욕은 일반적으로 와트욕이라 하고, 황산 니켈, 염화 니켈 및 첨가제 등으로 이루어진 것이 있다. 상기 양자를 와트욕에 침지한 후, 상기 공통 전극(42)가 정(正)극성, 도금용 전극이 부(負)극성으로 되도록 양자간에 소정의 직류 전압을 인가하여 소정 시간 동안 전계 도금을 행한다. 예를 들면, 인가하는 직류 전압을 2V, 양자간에 흐르는 전류를 60mA, 도금 시간을 10분간 했을 때, 상기 금속 도금층(20)으로서 10㎛ 두께의 니켈·도금층이 얻어졌다. 니켈 도금층은 처음에는 내부 리드의 선단부의 각 단면에서 성장한다. 이것이 칩상의 전극 패드 접촉하면, 전극패드상에도 도금층이 성장하여 최종적으로 양자가 도금층에 의해 전기적으로 접속되게 된다. 도금 종류 후에는 순수한 물로 세정하여 도금시에 표면에 부착된 오염 물질을 제거한다.
또 미리 내부 리드 및 외부 리드로 이루어지는 각 리드 전극(41)의 내부 리드의 선단부를 제외한 대부분의 표면을 예를 들면 그린 코트(green coat)라 하는 에폭시계의 절연 피막을 피착시켜 둠으로써 필요한 부분에만 도금층을 형성할 수 있고 도금 시간의 단축을 도모할 수 있다.
다음에 상기 실시예의 여러 변형예를 설명한다. 상기 실시예에서는 반도체 칩의 주면상에 전극 패드가 일정한 간격으로 일렬로 배열되어 있는 경우에 대해 설명했으나, 제7도의 변형예 장치에서는 본 발명을 반도체 칩상의 전극 패드(14)가 갈지자 형으로 배열되게 실시한 것이다. 또 상기 제4도와 대응하는 개소에는 동일 부호를 붙여서 그 설명을 생략한다. 또 제8도의 변형예 장치에서는 본 발명을 반도체 칩상의 전극 패드가 칩상의 전체면에 무작위하게 배치된 이른바 프리·억세스·패드·레이아웃(free·access·pad·layout) 방식으로 실시한 것이다. 이와 같이 본 발명은 칩상의 전극 패드의 배치 상태와 무관하게 어떠한 방식으로도 실시 가능하다.
다음에 본 발명의 다른 실시예를 설명한다.
제9도는 본 발명을 리드 프레임의 외부 리드와 인쇄 배선 기판상의 배선 패턴사이의 접속에 실시한 반도체 장치의 구성을 도시한 단면도이다. 도면에서 참조 번호(11)은 반도체 칩, 참조 번호(17)은 TAB테이프이다. 본 실시예 장치의 경우, TAB 테이프의 내부 리드의 선단부와 반도체 칩(11)상의 전극 패드와 상기 실시예의 경우와 마찬가지로 금속 도금층(20)에 의해 전기적으로 접속되어 있다. 또 본 실시예 장치에서는 인쇄 배선 기판(51)상에 형성되어 있는 배선 패턴(52)와 TAB 테이프의 외부 리드의 사이도 금속 도금층(20)에 의해 전기적으로 접속되어 있다.
제10도는 본 발명을 리드 프레임의 외부 리드와 인쇄 배선 기판상의 배선 패턴 사이의 접속에 실시한 반도체 장치의 구성을 도시한 단면도이다. 본 실시예의 경우, 리드 프레임은 예를 들면 4-2 합금(alloy)이라고 하는 합금이나 동(Cu) 등으로 이루어지는 금속 박막을 프레스로 찍어서 가공하여 얻어지는 것으로, 이 리드 프레임의 내부 리드(53)과, 반도체 칩(11)상의 전극 패드(14)는 도전성 접착제(54)와 금속 도금층(55)를 병용해서 전기적으로 접속되어 있다. TAB테이프를 사용하는 상기 실시예의 경우에는 TAB 테이프상에 반도체 칩을 접착제로 미리 고정한 뒤 금속 도금층을 형성할 수 있다. 그러나 금속 박막을 펀칭 가공한 리드 프레임을 사용하는 경우에도 각 전극 패드(14)상에 스크린 인쇄로 미리 접착제(54)를 형성해 두고 이들 접착제에 의해 리드 프레임과 접착한 후, 상기와 마찬가지 방법으로 도금층을 형성함으로써 양자를 전기적으로 접속할 수 있다.
이와 같이 본 발명은 리드 프레임의 내부 리드와 반도체 칩상의 전극 패드의 접속뿐 아니라 외부 리드와 인쇄 배선 기판상의 배선 패턴 사이의 접속에도 실시가능하고 각각 마찬가지 효과를 얻을 수 있다. 또 액정 표시 장치와 TAB 테이프 사이의 전기적 접속 등에도 실시할 수 있다.
또 본 발명은 상기 각 실시예에 한정되는 것은 아니고 여러가지 변형이 가능한 것은 물론이다. 예를들면 상기 각 실시예에서는 금속 도금층이 니켈 도금층인 경우에 대해 설명했으나 이밖에 금(Au) 도금층, 동 도금층 등도 사용할 수 있다.
또 상기 실시예에서는 미리 내부 리드의 선단부를 제외한 대부분의 표면에 절연 피막을 피착해 둔 경우에 대해 설명했다. 그러나 전계 도금시 내부 리드의 선단부 이외의 개소에는 선단부의 약 1/10이하 두께밖에 도금층이 성장하지 않아서 상기 절연 피막의 피착을 생략할 수도 있다.
또 상기 실시예의 방법에서는 상기 도금층을 전계 도금법으로 형성하는 경우에 대해 설명했으나, 이것은 무전계 도금법으로 형성할 수도 있다.
또, 본원 청구 범위의 각 구성 요소에 병기한 도면 참조 번호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적인 범위를 도면에 도시한 실시예에 한정하는 의미에서 병기한 것은 아니다.
다. 발명의 효과
이상 설명한 것처럼 본 발명에 따르면 서로 전기적 접속을 도모하려고하는 개소의 간격을 종래보다 축소할 수 있고, 또한 전기적 접속을 도모할 때 가열, 가압등의 물리적 손상을 주지 않고서도 신뢰성이 높은 반도체 장치 및 그 제조 방법을 제공할 수 있다.

Claims (1)

  1. 도전성 재료로 형성되어 있고 복수의 리드(lead)를 가지고 있는 리드 프레임(lead frame), 표면에 복수의 전극 패드(electrode pads)가 반도체 칩, 상기 전극 패드들의 상부 표면과 상기 리드들의 하부 표면에 대응되도록 배치되어 그 각각이 상기 복수의 리드 중의 대응하는 하나를 상기 복수의 전극 중의 대응하는 것에 전기적으로 접속시키는 복수의 도전성 접착 부재, 및 상기 도전성 접착 부재에 대응되도록 배치되어 그 각각이 상기 복수의 도전성 접착 부재 중의 대응하는 하나를 둘러싸서 물리적 압력이나 열을 사용하지 않고 서도 상기 복수의 전극 패드 중의 대응하는 하나를 전기적으로 접속시키도록 형성된 복수의 금속 도금층을 포함하는 것을 특징으로 하는 반도체 장치.
KR1019960058150A 1990-06-01 1996-11-27 반도체 장치 및 그 제조 방법 KR970005715B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP90-141684 1990-06-01
JP2141684A JP2540652B2 (ja) 1990-06-01 1990-06-01 半導体装置
KR1019910009041A KR970000972B1 (ko) 1990-06-01 1991-05-31 반도체 장치 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009041A Division KR970000972B1 (ko) 1990-06-01 1991-05-31 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR970005715B1 true KR970005715B1 (ko) 1997-04-19

Family

ID=26473874

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1019960058152A KR970005717B1 (ko) 1990-06-01 1996-11-27 반도체 장치 및 그 제조 방법
KR1019960058150A KR970005715B1 (ko) 1990-06-01 1996-11-27 반도체 장치 및 그 제조 방법
KR96058153A KR970005718B1 (en) 1990-06-01 1996-11-27 A semiconductor device and its menufacture method
KR1019960058151A KR970005716B1 (ko) 1990-06-01 1996-11-27 반도체 장치 및 그 제조 방법
KR1019960058149A KR970005714B1 (ko) 1990-06-01 1996-11-27 반도체 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019960058152A KR970005717B1 (ko) 1990-06-01 1996-11-27 반도체 장치 및 그 제조 방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR96058153A KR970005718B1 (en) 1990-06-01 1996-11-27 A semiconductor device and its menufacture method
KR1019960058151A KR970005716B1 (ko) 1990-06-01 1996-11-27 반도체 장치 및 그 제조 방법
KR1019960058149A KR970005714B1 (ko) 1990-06-01 1996-11-27 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (5) KR970005717B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000043834A1 (en) * 1999-01-20 2000-07-27 Citizen Watch Co., Ltd. Structure for mounting semiconductor device on liquid crystal display, and semiconductor device

Also Published As

Publication number Publication date
KR970005716B1 (ko) 1997-04-19
KR970005718B1 (en) 1997-04-19
KR970005714B1 (ko) 1997-04-19
KR970005717B1 (ko) 1997-04-19

Similar Documents

Publication Publication Date Title
KR970000972B1 (ko) 반도체 장치 및 그 제조 방법
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US6420787B1 (en) Semiconductor device and process of producing same
US6319749B1 (en) Lead frame, semiconductor package having the same and method for manufacturing the same
JP2779133B2 (ja) バンプを持つ半導体構造
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
USH1267H (en) Integrated circuit and lead frame assembly
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH10135366A (ja) Ｂｇａ半導体パッケージの外部端子の製造方法
KR970005715B1 (ko) 반도체 장치 및 그 제조 방법
JPH09232506A (ja) 半導体装置およびその製造方法
JP2736247B2 (ja) 半導体装置の製造方法
JP2777345B2 (ja) 半導体装置
JP2974840B2 (ja) 半導体素子の実装方法
JP3889311B2 (ja) プリント配線板
JP2652222B2 (ja) 電子部品搭載用基板
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP3053935B2 (ja) 半導体装置及びその製造方法
JPS62199022A (ja) 半導体装置の実装具
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH0385740A (ja) 半導体装置
JPH05218280A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee