JP2779133B2 - バンプを持つ半導体構造 - Google Patents

バンプを持つ半導体構造

Info

Publication number
JP2779133B2
JP2779133B2 JP6147887A JP14788794A JP2779133B2 JP 2779133 B2 JP2779133 B2 JP 2779133B2 JP 6147887 A JP6147887 A JP 6147887A JP 14788794 A JP14788794 A JP 14788794A JP 2779133 B2 JP2779133 B2 JP 2779133B2
Authority
JP
Japan
Prior art keywords
bump
bumps
axis direction
electrode pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6147887A
Other languages
English (en)
Other versions
JPH0729934A (ja
Inventor
振 鉉 尹
承 憲 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH0729934A publication Critical patent/JPH0729934A/ja
Application granted granted Critical
Publication of JP2779133B2 publication Critical patent/JP2779133B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体基板の電極パ
ッド上に少なくとも一つ以上形成されたバンプを有する
半導体構造に関する。
【０００２】
【従来の技術】一般に集積回路、大規模集積回路などの
半導体チップは、封止樹脂からなるパッケージ状態に密
封されて印刷回路基板（printed circuit board ：以下
ＰＣＢという）上に実装される。このような半導体パッ
ケージの基本形は、四角形状のダイパッド上に半導体チ
ップがダイアタッチ工程により実装され、前記ダイパッ
ドの周りに入出力端子であるリードが一定の間隔に形成
されており、これらリードの一方の側が前記半導体チッ
プの電極パッドとワイヤボンディング工程によりワイヤ
で接続されたものとなっている。
【０００３】そして、上記のように構成される半導体チ
ップ及びワイヤを被覆し保護するように、モールディン
グ工程によりパッケージ体が形成される。このようなパ
ッケージ体の側からは前記リードの末端側が突出され、
折曲工程により実装に適合な形態に折曲されている。
【０００４】上記のような一般的な半導体パッケージに
対しては、半導体製品の軽薄小型化の趨勢にしたがっ
て、高密度実装に適合するように多ピン化、薄形化が継
続的に進行されているが、基本形の半導体パッケージで
あると実装密度の向上に限界がある。
【０００５】このような背景から、ウェーハから分けら
れたベアチップをＰＣＢ上に直接実装するチップ−オン
−ボード形が採用されたり、前記半導体パッケージにお
いて大きい面積を占有するダイパッド及びワイヤが除去
されたり、ベアチップを直接リードと接合させるＴＡＢ
（tape automated bonding）形が採用されたりなどの新
しい方法が開発され使用されている。
【０００６】前記ＴＡＢ形は、半導体チップの電極パッ
ド上に一定な高さのバンプを形成した後、薄膜リードを
前記バンプ上に熱圧着させて接合してなされるものであ
る。前記ＴＡＢパッケージは表面実装形技術の一種であ
って、前記半導体チップの電極パッド上に形成されたバ
ンプは、絶縁フィルム上に銅薄膜が写真食刻されて形成
されるリードの一方の側と接合される。
【０００７】前記ＴＡＢパッケージは、開発初期には、
時計、計算器などに適用されるローピン−小型チップな
どに専ら適用されていたが、近年においては、液晶表示
装置用ドライバー、アシックス(ASIC)、マイコム(MICO
M) などのような多数のピンを有し大型であるメモリ素
子などに至るまで応用範囲が拡大されている。
【０００８】このようにいろいろの種類の半導体パッケ
ージに適用されている半導体チップバンプは、生産性が
優秀な電気鍍金法、工程が簡単な転写法、不良チップを
区別して選択的にバンプを形成する樹脂形導電層のドッ
ティング法などにより形成される。
【０００９】図５〜図８は、従来の技術に係る半導体チ
ップのバンプ１６を説明するための図面であって、これ
らの図において、同一部分は同一参照番号を付与した。
【００１０】まず、図５は、従来のバンプ１６を有する
半導体構造の一部を示す図面であり、図５（ａ）は半導
体基板状に形成された電極パッドの概略平面図、図５
（ｂ）は図５（ａ）に示したＹ軸方向に沿って切断した
縦断面、図５（ｃ）は同図５（ａ）に示したＸ軸方向に
切断した横断面図である。
【００１１】図５（ａ）を参照すれば、半導体基板１０
の一方の面側に信号配線１１と連結される四角形状の電
極パッド１２が、アルミニウムＡｌまたはアルミニウム
合金により形成されている。また、半導体基板１０の特
定の表面には酸化硅素膜１３及び窒化硅素膜１５が順
次、二重膜の構造に積層され、これらの層によりパシベ
ーション層１４を形成している。
【００１２】前記電極パッド１２の中心部分は、前記パ
シベーション層１４により、所定の形状、例えば正四角
形の角が除去された八角形状又は四角形状そのままで露
出されており、前記窒化硅素膜１５は前記酸化硅素膜１
３のエッジ部分を約５μｍ程度に覆うように形成されて
いる。
【００１３】前記パシベーション層１４により露出され
ている電極パッド１２及び前記パシベーション層１４の
エッジ部分の上部に、図示していないが、アルミニウム
よりなる電極パッド１２との密着力の向上、バンプ１６
との密着力の向上、及び電極パッド１２への拡散を防止
するために、加工性及び接合性が良好な金属によりバリ
アメタル層が形成されている。
【００１４】ここで、上記構造をされに詳細に説明する
ために図５（ｂ）及び図５（ｃ）を参照すれば、電気鍍
金法により形成されるバンプ１６の図５（ａ）に示した
面における面積は、同面における前記電極パッド１２の
全体の面積より小さく、前記パシベーション層１４（の
接触窓）によりバンプ１６と接している電極パッド１２
の面積よりは大きく形成されている。
【００１５】前記電気鍍金法は、感光膜パターン（図示
せず）によりバリアメタル層が露出された半導体基板１
０を金Ａｕ鍍金溶液につけた後、前記バリアメタル層に
所定の電圧を印加してバンプ１６を形成する。
【００１６】前記バンプ１６は、上側より見ると四角形
状であり（図５（ａ））、その上部は中心部分が陥没さ
れてふち部分に対して段差Ａを有し、全体的に噴火口状
を呈している。
【００１７】図６は、図５に示した電極パッド１２の上
に形成されたバンプ１６上にリード１８が接合されてい
る状態を模式的に示した平面図である。図６を参照すれ
ば、上記のように形成されたバンプ１６上に銅薄膜から
なるリード１８が熱圧搾方法により接合されており、こ
のリード１８には前記バンプ１６との接合性を向上させ
るために錫Ｓｎが塗布され、前記バンプ１６との接合部
分には金Ａｕ−錫Ｓｎの合金によるフィレット１９が形
成されている。
【００１８】前述したように、従来のバンプ１６におい
ては、そのふち部分，中心部分間に段差Ａがあるため、
図７及び図８に示すように、リード１８は、バンプ１６
上でバンプ１６と点接触するようになる。このため、リ
ード１８，バンプ１６間の接合抵抗が約２０〜３５ｇ程
度と減少され、非常に弱い結合状態となり、この弱い結
合状態が雑音発生の原因となり、半導体パッケージの信
頼性が低下するという問題点がある。また、リード１
８，バンプ１６間の接合強度が非常に弱いことによりリ
ード１８が短絡される不良が通常３０％程度発生されて
半導体パッケージの収率を低下させるという問題点があ
る。
【００１９】すなわち、上記方法においては、均一なバ
ンプ形状を得ることが難しく、製造工程の追加が必要と
されるとか、その工程追加による製造単価の増加や納期
延長など、種々の問題点が派生し易い。したがって、前
記通常の電気鍍金法を用いながらもバンプの段差が発生
されないような理想的な工程条件、電極パッドの設計条
件などを研究することが活発に行われている。
【００２０】例えば、“Optimization of a gold bump
process for TAB BY Statisticallydesigned experimen
tation ”（David Tovar, ITAB91 proceeding. p 1-1
5）には、電極パッドを露出させる接触口の大きさ、バ
ンプ形成後の熱処理条件などにより、バンプの硬度，バ
リアメタル層表面の平坦度などがどのように変化され、
半導体チップの信頼性が影響されるかが調査されたこと
が開示されている。
【００２１】しかし、工程及び設計の最適条件を捜して
バンプを製作する場合、最適の条件が設定されれば特別
な工程の追加なく良好な信頼性を有するバンプを得るこ
とができるが、そのよう最適の条件を捜すことは難し
く、半導体チップの種類や装備の交替などの外部条件が
変化されれば最適の条件も変化されるので、その適用範
囲が限定されるという問題点がある。
【００２２】
【発明が解決しようとする課題】従って、この発明の目
的は、製造工程が簡単でありながら、バンプとリードと
の接合面積を拡大させて接合の信頼性を向上させること
ができるバンプを有する半導体構造を提供することにあ
る。
【００２３】
【課題を解決するための手段】前記目的を達成するため
に、この発明は、半導体基板の中央部又は端部の上面に
形成された電極パッドとその周りを保護するためのパシ
ベーション層の一部とが除去されて接触窓が露出され、
この接触窓内部の電極パッド上に所定の形状のバンプが
形成されている少なくとも一つ以上のバンプを持つ半導
体構造において、前記接触窓の内部に形成されたバンプ
は、バンプが配列される方向であるＹ軸方向のバンプの
大きさが前記Ｙ軸方向の接触窓の大きさを越えないよう
に形成され、前記Ｙ軸方向と垂直な方向であってバンプ
が配列されるＸ軸方向のバンプの大きさが少くとも電極
パッドの上面に形成された前記Ｘ軸方向の接触窓の大き
さより大きく形成され、前記Ｙ軸方向において、バンプ
上側の周辺部分と中心部分との段差形成が防止されるよ
うにしてリードとの接合強度を向上させたことを特徴と
する。
【００２４】前記バンプは、電気鍍金法で形成されるこ
とができるし、また、前記電極パッドとバンプとの間に
は、接合力を向上させるためにバリアメタル層を介在さ
せるようにすることができる。また、このバリアメタル
層は、クロムＣｒ−銅Ｃｕ層、タングステンＷ−チタニ
ウムＴｉ層、チタニウムＴｉ層及びチタニウムＴｉ−パ
ラジウムＰｄ層から成る群より任意に選択される一つの
層により形成されることができる。
【００２５】
【実施例】以下、図５〜図８を参照してこの発明による
バンプを有する半導体構造の、望ましい実施例を詳細に
説明する。これらの図において、同一部分は同一参照番
号を付した。
【００２６】図１は、この発明によるバンプを有する半
導体構造を示す図面であり、図１（ａ）は半導体基板上
に形成された電極パッドの概略平面図、図１（ｂ）は図
１（ａ）に示したＹ軸方向に切断した縦断面図、図１
（Ｃ）は図１（ａ）に示したＸ軸方向に切断した横断面
図である。
【００２７】図１（ａ）を参照すれば、所定の回路が形
成されている半導体基板２０の一方の面側に、信号配線
２１と連結されている電極パット２２が四角形状に形成
されている。この電極パッド２２は、前記信号配線２１
と同一な材質、例えばアルミニウムＡｌまたはアルミニ
ウムＡｌ合金により形成されている。前記半導体基板２
０の特定の表面には、所定の材質、例えば酸化硅素及び
窒化硅素より各々なる酸化硅素膜２３および窒化硅素２
５が順次、二重膜の構造に積層され、これらの層により
パシベーション層２４を形成している。
【００２８】また、前記パシベーション層２４が一部除
去されて前記電極パッド２２の中心上部分を露出させる
接触窓２７が電極パッド２２に形成されており、物理的
強度が良好な窒化硅素膜２５が前記酸化硅素膜２３のエ
ッジ部分をある程度、例えば約５μｍ程度に覆うように
前記接触窓２７の内側へ延長されている。しかし、窒化
硅素膜２５は、酸化硅素膜２３のエッジ部分と同一に一
直線状に覆うように形成されることもできる。また、図
１（ｂ）に示す断面において長方形状のバンプ２６が、
前記接触窓２７により露出される電極パッド２２上に金
Ａｕにより形成されている。
【００２９】前記バンプ２６の長さは、バンプ２６が配
列される方向、すなわち図１（ａ）に示すようなＸ軸方
向においては、前記接触窓２７より例えば１０〜２０μ
ｍ程度長く、かつ前記電極パッド２２よりある程度、例
えば１０〜２０μｍ程度小さく形成され、また、前記Ｘ
軸に垂直な方向であって半導体チップの内側から外側へ
向かう方向、すなわちバンプ２６と接合されるリード２
８の配設長さ方向であるＹ軸方向においては、バンプ２
６とリード２８（図２〜図４）との接合の時の押さえを
考慮して約５μｍ程度小さく形成される。なお、Ｙ軸方
向におけるバンプ２６の長さを前記接触窓２７のＹ軸方
向における長さと同じ長さに形成することもできる。
【００３０】前記パシベーション層２４により露出され
ている電極パッド２２及び前記パシベーション層２４の
エッジ部分の上部には、バリアメタル層（図示せず）が
形成されている。このバリアメタル層は、バンプ２６と
の密着性を高め、電極パッド２２への拡散を防止するた
めのもので、加工性及び接合性が優秀な金属、例えばク
ロムＣｒ−銅Ｃｕ層やタングステンＷ−チタニウムＴｉ
層の二重膜で形成されるか、チタニウムＴｉ−パラジウ
ムＰｄ、タングステンＷ−チタニウムＴｉの単一膜で２
０００Å以上の厚さで形成する。
【００３１】前記バンプ２６は、電気鍍金法や転写法に
より形成することができるが、この実施例では電気鍍金
法を用いた場合について以下に説明する。
【００３２】まず、マスクである感光膜パターン（図示
せず）を、開口部を設けて形成する。この開口部は、そ
の下部面で、Ｘ軸方向における長さが前記接触窓２７よ
り１０〜２０μｍ程度長く、Ｙ軸方向における長さが接
触窓２７より約５μｍ程度短くなるように形成される。
このようにして接触窓２７を長方形状に形成してバリア
メタル層を露出させた後、半導体基板２０を金Ａｕ鍍金
液につけ、バリアメタル層に所定の電圧を印加してバン
プ２６を形成する。そして、前記感光膜パターン及びバ
ンプ２６の周りに露出されているバリアメタル層を除去
する。
【００３３】上述のように電気鍍金法により形成さたバ
ンプ２６においては、Ｘ軸方向の断面においては、図４
にも示されているように、電気鍍金法の特性上、エッジ
部分が厚く形成されて、上側の周辺部，中心部間に段差
Ｂがあり、Ｙ軸方向の断面においては段差はなく長方形
状に形成されている。
【００３４】図２〜図４は、図１で示した電極パッド２
２の上面に形成されたバンプ２６上にリード２８が接合
されている状態を模式的に示した平面図及び断面図であ
る。
【００３５】これら図２〜図４に示すように、バンプ２
６上には薄膜のリード２８が所定の方法、例えば熱圧着
の方法で接合されており、前記リード２８はＴＡＢパッ
ケージに設けられ、絶縁テープ（図示せず）上に接着さ
れている銅薄膜を写真食刻して形成される。前記リード
２８の一方の側には、バンプ２６との接合性を向上させ
るために錫Ｓｎまたはろう（Ｓｎ／Ｐｂ：Ｓｎ９０％以
上）薄膜が電解または無電解で鍍金されており、前記バ
ンプ２６との接合部分には金Ａｕ−錫Ｓｎの合金または
金Ａｕ−ろうＳｎ／Ｐｂからなるフィレット２９が形成
されている。このフィレット２９は、バンプ２６，リー
ド２８の各接合面間に全体的に均等するように分布され
ている。
【００３６】図２のIII −III 線断面図及び IＶ− IＶ
線断面図である図３及び図４に示すように、段差Ｂがあ
るＸ軸方向においては前記フィレット２９が段差Ｂを埋
めて線接合を成さしめ、Ｙ軸方向においては前記リード
２８は前記バンプ２６と線接合をなす。
【００３７】以上の説明のように、この実施例において
は、電極パッド２２を備える半導体基板２０の一方の面
側の特定の部分に接触窓２７が形成されたパシベーショ
ン層２４を有し、前記接触窓２７により露出されている
電極パッド２２上に形成されるバンプ２６の大きさを各
Ｘ，Ｙ軸方向において異なるように形成した。すなわ
ち、バンプ２６の大きさは、バンプ２６が配列されるＸ
軸方向（チップのふち方向）においては、接触窓２７に
よりバンプ２６と接する電極パッド２２より大きく形成
し、半導体チップの内・外側の方向、すなわちリード２
８の長さ方向においては、前記接触窓２７によりバンプ
２６と接する電極パッド２２より小さいか同じ大きさに
形成した。
【００３８】これにより、前記フィレット２９を使用
し、バンプ２６とリード２８とが全体的に面接合される
ため、接合抵抗値が小さくなり、雑音発生が抑制されて
半導体パッケージの信頼性を向上させることができ、接
合力が強められるのでリード２８の短絡が防止されて半
導体パッケージの収率を向上させることができる。具体
的には、接合強度が３５〜５０ｇと従来に比べて２倍程
度に高められる。ここで、段差をＹ軸方向だけでなく
Ｘ，Ｙ軸両方向に設けないようにバンプ２６を形成しな
かったのは、そのように形成するとバンプの大きさが小
さくて十分な接合面積を得ることが難しくなるためであ
り、上記のように一方向へだけ段差になるようにバンプ
を形成することにより、信頼性が確保されるに十分な程
度の接合面積を得ることができるものである。
【００３９】また、バンプ２６の大きさが小さいので、
その面積だけ、バンプ材料を節約して製造単価を節減す
ることができる効果がある。
【００４０】また、バンプ形成のための工程及び設計条
件などの外部条件に関係無く同一な接合信頼性を持つバ
ンプを形成することができるので、互換性が高いという
長所がある。
【００４１】なお、この発明によるバンプを持つ半導体
構造は、適用される半導体の構造、用途及び諸般仕様に
より変化させられるし、また、適用されるバンプの大き
さによっても変化させられるものであり、この発明の技
術的思想より外れない範囲内において、この実施例に限
定されず多様な変化，変更が可能とされることは言うま
でもない。
【００４２】
【発明の効果】以上、説明したように、この発明による
バンプを持つ半導体構造においては、半導体基板の電極
パッド上に形成されるバンプを、そのＸ軸方向及びＹ軸
方向の大きさを異なるように形成し、このバンプの上部
の高さをバンプと接合されるリードの長さ方向において
のみ段差がないように形成し（段差をリード配設直交方
向においてのみ形成し）て、バンプの高さの段差による
バンプとリードとの接合不良を防止するようにしている
ため、製造工程が簡単でありながら、リードとバンプと
が面接合されて互いの接合面積が確実に拡大され、これ
により接合抵抗値が減少され、雑音発生が抑制されて半
導体パッケージの信頼性を向上させることができる。ま
た、接合力が強められるのでリードの短絡が防止されて
半導体パッケージの収率を向上させる効果がある。
【図面の簡単な説明】
【図１】半導体基板上に形成された電極パッド等を示す
もので、（ａ）は概略平面図、（ｂ）は（ａ）に示した
Ｙ軸方向に切断した断面図、（ｃ）は（ａ）に示したＸ
軸方向に切断した断面図である。
【図２】図１に示した電極パッドの上面に形成されたバ
ンプ上にリードが接合されている状態を模式的に示した
平面図である。
【図３】図２におけるIII −III 線断面図である。
【図４】図２における IＶ− IＶ線断面図である。
【図５】従来の技術に係る半導体基板上に形成された電
極パッド等を示すもので、（ａ）は概略平面図、（ｂ）
は（ａ）に示したＹ軸方向に切断した断面図、（ｃ）は
（ａ）に示したＸ軸方向に切断した断面図である。
【図６】図５に示した電極パッドの上面に形成されたバ
ンプ上にリードが接合されている状態を模式的に示した
平面図である。
【図７】図６におけるＶII−ＶII線断面図である。
【図８】図６におけるＶIII −ＶIII 線断面図である。
【符号の説明】
２０ 半導体基板 ２２ 電極パッド ２４ パシベーション層 ２６ バンプ ２７ 接触窓 ２８ リード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/321 H01L 21/60 311

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の中央部又は端部の上面に形
    成された電極パッドとその周りを保護するためのパシベ
    ーション層の一部とが除去されて接触窓が露出され、こ
    の接触窓内部の電極パッド上に所定の形状のバンプが形
    成されている少なくとも一つ以上のバンプを持つ半導体
    構造において、 前記接触窓の内部に形成されたバンプは、バンプが配列
    される方向であるＹ軸方向のバンプの大きさが前記Ｙ軸
    方向の接触窓の大きさを越えないように形成され、前記
    Ｙ軸方向と垂直な方向であってバンプが配列されるＸ軸
    方向のバンプの大きさが少くとも電極パッドの上面に形
    成された前記Ｘ軸方向の接触窓の大きさより大きく形成
    され、前記Ｙ軸方向において、バンプ上側の周辺部分と
    中心部分との段差形成が防止されるようにしてリードと
    の接合強度を向上させたことを特徴とするバンプを持つ
    半導体構造。
  2. 【請求項２】 前記バンプが電気鍍金法で形成されるこ
    とを特徴とする請求項１記載のバンプを持つ半導体構
    造。
  3. 【請求項３】 前記電極パッドとバンプとの間に接合力
    を向上させるためにバリアメタル層が介在されているこ
    とを特徴とする請求項１記載のバンプなどを持つ半導体
    構造。
  4. 【請求項４】 前記バリアメタル層が、クロムＣｒ−銅
    Ｃｕ層、タングステンＷ−チタニウムＴｉ層、チタニウ
    ムＴｉ層及びチタニウムＴｉ−パラジウムＰｄ層から成
    る群より任意に選択される一つの層により形成されてい
    ることを特徴とする請求項３記載のバンプを持つ半導体
    構造。
JP6147887A 1993-06-30 1994-06-29 バンプを持つ半導体構造 Expired - Fee Related JP2779133B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930012410A KR950001962A (ko) 1993-06-30 1993-06-30 반도체 칩 범프
KR1993-12410 1993-06-30

Publications (2)

Publication Number Publication Date
JPH0729934A JPH0729934A (ja) 1995-01-31
JP2779133B2 true JP2779133B2 (ja) 1998-07-23

Family

ID=19358620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6147887A Expired - Fee Related JP2779133B2 (ja) 1993-06-30 1994-06-29 バンプを持つ半導体構造

Country Status (3)

Country Link
US (1) US5478973A (ja)
JP (1) JP2779133B2 (ja)
KR (1) KR950001962A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2265325A (en) * 1992-03-18 1993-09-29 Ibm Solder application to a circuit board
JPH07245133A (ja) * 1994-03-06 1995-09-19 Yokogawa Hewlett Packard Ltd 電気接続構造
JP3383081B2 (ja) * 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
US5644475A (en) * 1994-09-30 1997-07-01 Allen-Bradley Company, Inc. Solder mask for a finger connector on a single in-line package module
JP3217624B2 (ja) * 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
KR100447895B1 (ko) * 1997-09-13 2004-10-14 삼성전자주식회사 칩 스케일 패키지 및 그 제조방법
US6157079A (en) * 1997-11-10 2000-12-05 Citizen Watch Co., Ltd Semiconductor device with a bump including a bump electrode film covering a projecting photoresist
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6230402B1 (en) * 1999-02-17 2001-05-15 Scitex Digital Printing, Inc. Electrical contact termination for a flexible circuit
DE19907168C1 (de) * 1999-02-19 2000-08-10 Micronas Intermetall Gmbh Schichtanordnung sowie Verfahren zu deren Herstellung
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
JP2008108890A (ja) * 2006-10-25 2008-05-08 Three M Innovative Properties Co 回路基板の接続方法及び接続構造体
US9093332B2 (en) * 2011-02-08 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure for semiconductor devices
US8624404B1 (en) * 2012-06-25 2014-01-07 Advanced Micro Devices, Inc. Integrated circuit package having offset vias

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4341594A (en) * 1981-02-27 1982-07-27 General Electric Company Method of restoring semiconductor device performance
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit

Also Published As

Publication number Publication date
US5478973A (en) 1995-12-26
KR950001962A (ko) 1995-01-04
JPH0729934A (ja) 1995-01-31

Similar Documents

Publication Publication Date Title
JP2779133B2 (ja) バンプを持つ半導体構造
KR970000972B1 (ko) 반도체 장치 및 그 제조 방법
US7329563B2 (en) Method for fabrication of wafer level package incorporating dual compliant layers
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
EP0683517A2 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
US5889317A (en) Leadframe for integrated circuit package
US5994767A (en) Leadframe for integrated circuit package and method of manufacturing the same
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2658672B2 (ja) Ｉ／ｏピンの修理構造および修理方法
JP3898350B2 (ja) 半導体装置
KR20050116704A (ko) 솔더 접합 신뢰도(ｓｊｒ)를 높일 수 있는 인쇄회로기판및 이를 이용한 반도체 패키지 모듈
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JPH10289932A (ja) キャリアフィルム及びそれを使用した集積回路装置
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JPH06177315A (ja) 多層リードフレーム
JP2646989B2 (ja) チップキャリア
JPS61125066A (ja) 半導体装置
JP3019065B2 (ja) 半導体装置の接続方法
JPH0685010A (ja) マルチチップモジュール
JPH07130900A (ja) 半導体装置
KR970005715B1 (ko) 반도체 장치 및 그 제조 방법
JP3316532B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090508

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090508

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100508

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110508

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120508

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130508

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees