DE112017007430T5 - Halbleitermodul, Verfahren zur Herstellung eines Halbleitermoduls und Leistungswandlergerät - Google Patents

Halbleitermodul, Verfahren zur Herstellung eines Halbleitermoduls und Leistungswandlergerät Download PDF

Info

Publication number
DE112017007430T5
DE112017007430T5 DE112017007430.4T DE112017007430T DE112017007430T5 DE 112017007430 T5 DE112017007430 T5 DE 112017007430T5 DE 112017007430 T DE112017007430 T DE 112017007430T DE 112017007430 T5 DE112017007430 T5 DE 112017007430T5
Authority
DE
Germany
Prior art keywords
wire
semiconductor module
conductor
surface electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112017007430.4T
Other languages
English (en)
Inventor
Yusaku Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017007430T5 publication Critical patent/DE112017007430T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8584—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Halbleitermodul weist ein Substrat (1), ein Halbleiterelement (3) und einen Draht (8) auf. Das Halbleiterelement (3) ist mit dem Substrat (1) verbunden und weist eine Oberflächenelektrode (4) auf. Beide Enden (8a) des Drahtes (8) sind mit dem Substrat (1) so verbunden, dass der Draht (8) über die Oberflächenelektrode (4) des Halbleiterelement (3) läuft. Der Draht (8) ist elektrisch mit der Oberflächenelektrode (4) verbunden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Halbleitermodul, ein Verfahren zur Herstellung eines Halbleitermoduls und ein Leistungswandlergerät. Insbesondere bezieht sich die vorliegende Erfindung auf ein Leistungshalbleitermodul mit einem Leistungshalbleiterelement, ein Verfahren zu dessen Herstellung und ein Leistungswandlergerät.
  • STAND DER TECHNIK
  • Normalerweise weist ein Halbleitermodul ein Substrat mit einem Leitermuster, ein Halbleiterelement mit einer mit dem Leitermuster verbundenen Rückfläche und einer mit einer Oberflächenelektrode versehenen Vorderfläche und einen mit der Oberflächenelektrode verbundenen Bonddraht auf.
  • Einige Halbleitermodule sind so konfiguriert, dass ein Halbleiterelement und ein Draht elektrisch verbunden sind, ohne dass der Draht gebondet wird. Ein Beispiel für ein solches Halbleitermodul ist in der Japanischen Patentanmeldungs-Offenlegungsschrift JP 3 809 379 A (Patentdokument 1) beschrieben. In dem im Patentdokument 1 beschriebenen Halbleitermodul wird eine auf einer Oberfläche eines Halbleiterelements angeordnete Oberflächenelektrode mit einer Schutzschicht mit einer Öffnung abgedeckt. In der Öffnung der Schutzschicht werden Draht und Oberflächenelektrode durch ein Lot verbunden.
  • STAND DER TECHNIK
  • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 3 809 379 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösende Probleme
  • Im oben beschriebenen herkömmlichen Halbleitermodul ist der Draht an die Oberflächenelektrode gebondet, so dass in einem Verbindungsbereich, in dem die Oberflächenelektrode und der Draht verbunden sind, eine Ausschnittform entsteht. Daher konzentriert sich die Spannung bei einer Temperaturänderung, die durch wiederholte Wärmeentwicklung und Abkühlung während des Betriebs des Halbleitermoduls verursacht wird, auf eine Kante der Ausschnittform im Verbindungsbereich des Drahtes. Dadurch entsteht ein Bruch an der Kante der Ausschnittform. Dementsprechend ist es schwierig, eine lange Lebensdauer des Verbindungsbereichs des mit der Oberflächenelektrode des Halbleiterelements verbundenen Drahtes zu erreichen.
  • Darüber hinaus wird in dem im vorstehenden Dokument beschriebenen Halbleitermodul kein Drahtbonden durch Ultraschallschweißen durchgeführt, so dass in dem Verbindungsbereich, in dem die Oberflächenelektrode und der Draht verbunden sind, keine Ausschnittform entsteht. Allerdings wird der Draht mit der Oberflächenelektrode durch Lot verbunden, so dass die Anzahl der Drähte im Vergleich zum Drahtbonden begrenzt ist. Dementsprechend ist es schwierig, eine geringe Stromdichte pro Draht zu erreichen.
  • Ein Ziel der vorliegenden Erfindung ist es, ein Halbleitermodul, ein Verfahren zur Herstellung eines Halbleitermoduls und ein Leistungswandlergerät mit dem Halbleitermodul aufzuzeigen, das eine lange Lebensdauer eines Verbindungsbereichs erreichen kann, bei dem eine Oberflächenelektrode eines Halbleiterelements und ein Draht verbunden sind, und eine geringe Stromdichte pro Draht erreichen kann.
  • Mittel zum Lösen der Probleme
  • Ein Halbleitermodul der vorliegenden Erfindung beinhaltet: ein Substrat, ein Halbleiterelement und einen Draht. Das Halbleiterelement wird mit dem Substrat verbunden und hat eine Oberflächenelektrode. Beide Enden des Drahtes sind mit dem Substrat so verbunden, dass der Draht über die Oberflächenelektrode des Halbleiterelements läuft. Der Draht ist elektrisch mit der Oberflächenelektrode verbunden.
  • Effekt der Erfindung
  • Gemäß dem Halbleitermodul der vorliegenden Erfindung sind die beiden Enden des Drahtes mit dem Substrat so verbunden, dass der Draht über die Oberflächenelektrode des Halbleiterelements geht und der Draht elektrisch mit der Oberflächenelektrode verbunden ist. Daher wird in einem Verbindungsbereich, in dem die Oberflächenelektrode und der Draht verbunden sind, keine Ausschnittform gebildet, so dass die Konzentration der Spannung auf eine Kante des Verbindungsbereichs des Drahtes reduziert werden kann. Darüber hinaus wird der Bonddraht verwendet, so dass die Anzahl der Drähte im Vergleich zu dem Fall, in dem der Draht durch Lot verbunden wird, erhöht werden kann. Dementsprechend können eine lange Lebensdauer des Verbindungsbereichs, in dem die Oberflächenelektrode des Halbleiterelements und des Drahtes verbunden sind, und eine geringe Stromdichte pro Draht erreicht werden.
  • Figurenliste
    • 1 ist eine Frontansicht, die schematisch die Konfiguration eines Halbleitermoduls gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 2 ist eine Draufsicht, die schematisch die Konfiguration des Halbleitermoduls gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 3 ist eine Schnittansicht entlang der Linie III-III in 1 und 2;
    • 4 ist eine Frontansicht, die schematisch die Konfiguration eines Halbleitermoduls gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 5 ist eine Draufsicht, die schematisch die Konfiguration des Halbleitermoduls gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 6 ist eine Schnittansicht entlang der Linie VI-VI in 5;
    • 7 ist eine Frontansicht, die schematisch die Konfiguration eines Halbleitermoduls gemäß einer ersten Modifikation der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 8 ist eine Draufsicht, die schematisch die Konfiguration des Halbleitermoduls gemäß der ersten Modifikation der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 9 ist eine Schnittansicht entlang der Linie IX-IX in 7;
    • 10 ist eine Schnittansicht, die schematisch die Konfiguration eines Halbleitermoduls gemäß einer zweiten Modifikation der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 11 ist eine Draufsicht, die schematisch die Konfiguration eines Halbleitermoduls gemäß einer dritten Modifikation der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 12 ist eine Schnittansicht entlang der Linie XII-XII in 11;
    • 13 ist eine Frontansicht, die schematisch die Konfiguration eines Halbleitermoduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt;
    • 14 ist eine Draufsicht, die schematisch die Konfiguration des Halbleitermoduls gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt;
    • 15 ist eine vergrößerte Querschnittsansicht eines Bereichs in 13 entlang der Linie XV-XV in 14, und
    • 16 ist ein Blockdiagramm, das die Konfiguration eines Leistungswandlersystems zeigt, in welchem ein Leistungswandlergerät gemäß einer vierten Ausführungsform der vorliegenden Erfindung angewendet wird.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Ausführungsformen der vorliegenden Erfindung werden im Folgenden mit Bezug auf die Zeichnungen beschrieben, in denen dieselben oder entsprechende Teile durch dieselben Bezugszeichen gekennzeichnet sind. Mindestens ein Teil der nachfolgend beschriebenen Ausführungsformen kann beliebig kombiniert werden.
  • Ausführungsform 1
  • Die Struktur eines Halbleitermoduls nach einer ersten Ausführungsform der vorliegenden Erfindung wird mit Bezug auf 1 bis 3 beschrieben. 1 ist eine Frontansicht des Halbleitermoduls nach der vorliegenden Ausführungsform. 2 ist eine Draufsicht auf das Halbleitermodul gemäß der vorliegenden Ausführungsform. 3 ist eine Schnittansicht des Halbleitermoduls gemäß der vorliegenden Ausführungsform.
  • Wie in 1, 2 und 3 dargestellt, weist das Halbleitermodul nach der vorliegenden Ausführungsform im Wesentlichen ein Substrat 1, ein Verbindungselement 2, ein Halbleiterelement 3, ein Verbindungselement 5, einen Leiter 6, ein Verbindungselement 7 und einen Draht 8 auf.
  • Leitermuster 1a, 1b und 1c sind auf einer Oberfläche des Substrats 1 vorgesehen. Das Verbindungselement 2 dient zur Verbindung des Leitermusters 1b des Substrats 1 mit dem Halbleiterelement 3. Das Verbindungselement 2 ist elektrisch leitend. Das Halbleiterelement 3 ist mit dem Substrat 1 verbunden. Das Halbleiterelement 3 hat eine Oberflächenelektrode 4. Die Oberflächenelektrode 4 ist auf der Oberfläche des Halbleiterelements 3 angeordnet. Der Leiter 6 wird mit der Oberflächenelektrode 4 des Halbleiterelements 3 verbunden, wobei das Verbindungselement 5 eingefügt wird. Die Oberflächenelektrode 4 des Halbleiterelements 3 und der Leiter 6 müssen nicht unbedingt verbunden werden, wobei nur das Verbindungselement 5 eingefügt wird. Zwischen der Oberflächenelektrode 4 des Halbleiterelements 3 und dem Leiter 6 können ein weiterer Leiter und ein Verbindungselement eingefügt werden.
  • Das Verbindungselement 7 verbindet den Leiter 6 mit dem Draht 8. Beide Enden 8a des Drahts 8 sind an das Substrat 1 so gebondet, dass der Draht 8 über die Oberflächenelektrode 4 des Halbleiterelements 3 geht. Der Draht 8 ist elektrisch mit der Oberflächenelektrode 4 verbunden. Insbesondere werden beide Enden 8a des Drahts 8 an das Leitermuster 1b und das Leitermuster 1c so gebondet, dass der Draht 8 das Halbleiterelement 3 überbrückt. Der Draht 8 ist elektrisch mit der Oberflächenelektrode 4 auf der Oberseite der Oberflächenelektrode 4 verbunden.
  • Das Substrat 1 hat Leitermuster 1a, 1b, 1c und 1e und eine Isolierschicht 1d. Die Leitermuster 1a, 1b, 1c und 1e sind auf der Isolierschicht 1d vorgesehen. Insbesondere weist das Substrat 1 neben den Leitermustern 1a, 1b und 1c auf der Vorderfläche die Isolationsschicht 1d und das Leitermuster 1e auf der der Vorderfläche gegenüberliegenden Rückfläche auf, auf der das Halbleiterelement 3 montiert ist. Das heißt, die Leitermuster 1a, 1b und 1c sind auf der Vorderseite der Isolierschicht 1d und das Leitermuster 1e auf der Rückseite der Isolierschicht 1d angeordnet.
  • Das Halbleiterelement 3 ist zwischen dem Leitermuster (erster Leiterbereich) 1a und dem Leitermuster (zweiter Leiterbereich) 1c angeordnet. Ein erstes Ende 8a1 der beiden Enden 8a des Drahts 8 ist an das Leitermuster (erster Leiterbereich) 1a gebondet, und ein zweites Ende 8a2 von beiden Enden 8a des Drahts 8 ist an das zweite Leitermuster (zweiter Leiterbereich) 1c gebondet.
  • Die Isolationsschicht 1d besteht beispielsweise aus Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN) oder dergleichen. Die Leitermuster 1a, 1b, 1c und 1e werden auf der Isolierschicht 1d gebildet. Die Leitermuster 1a, 1b, 1c und 1e bestehen beispielsweise aus Kupfer (Cu).
  • Das Halbleitermodul nach der vorliegenden Ausführungsform hat eine Grundplatte 10. Die Grundplatte 10 besteht aus einem Material mit hoher Wärmeleitfähigkeit. Die Grundplatte 10 besteht beispielsweise aus Kupfer (Cu). Eine Oberseite der Grundplatte 10 ist mit dem auf der Rückseite des Substrats 1 gebildeten Leitermuster 1e verbunden, das Leitermuster 1e und die Grundplatte 10 sind durch ein Verbindungselement 9 verbunden. Das Verbindungselement 9 besteht beispielsweise aus Lot oder sinterfähigen Silberpartikeln.
  • Das Halbleiterelement 3 ist beispielsweise ein Leistungshalbleiterelement mit vertikaler Struktur, bei dem ein Strom von einer unteren Fläche (Rückseite) zu einer oberen Fläche (Vorderseite) fließt. Das Halbleiterelement 3 ist beispielsweise ein Schaltelement wie ein IGBT (Insulated Gate Bipolar Transistor) oder ein vertikaler MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) oder ein Gleichrichterelement wie eine Schottky-Barrierediode.
  • Das Halbleiterelement 3 wird beispielsweise durch die Verwendung eines Einkristalls aus Silizium (Si) gebildet. Das Halbleitermaterial, das das Halbleiterelement 3 bildet, ist nicht auf den Einkristall von Silizium (Si) beschränkt und kann ein Halbleitermaterial mit einem breiten Bandabstand sein, wie zum Beispiel Siliziumkarbid (SiC) oder Siliziumnitrid (GaN).
  • Eine Unterseite des Halbleiterelements 3 ist mit dem Leitermuster 1b auf der Vorderseite des Substrats 1 elektrisch verbunden, die Unterseite des Halbleiterelements 3 und das Leitermuster 1b sind verbunden, wobei das Verbindungselement 2 mit elektrischer Leitfähigkeit dazwischengeschaltet ist. Das Verbindungselement 2 besteht beispielsweise aus Lot, sinterfähigen Silberpartikeln oder dergleichen.
  • Das Halbleiterelement 3 hat eine Oberflächenelektrode 4. Die Oberflächenelektrode 4 wird auf der Vorderfläche (Oberseite) des Halbleiterelements 3 gebildet. Die Oberflächenelektrode 4 besteht beispielsweise aus einer silizium-(Si)-haltigen Aluminium (Al)-Legierung oder dergleichen. Die Oberflächenelektrode 4 kann eine Deckschicht aufweisen. Die Deckschicht besteht beispielsweise aus Nickel (Ni), Gold (Au) oder einer durch Stapeln gebildeten Struktur. Der Leiter 6 wird mit der Oberflächenelektrode 4 verbunden. Das Verbindungselement 5 ist auf dem Leiter 6 angeordnet. Die Oberflächenelektrode 4 und der Leiter 6 werden durch ein Verbindungselement 5 mit elektrischer Leitfähigkeit verbunden. Das Verbindungselement 5 besteht beispielsweise aus Lot, sinterfähigen Silberpartikeln oder dergleichen.
  • Der Leiter 6 besteht beispielsweise aus Kupfer (Cu). Der Leiter 6 kann aus einem anderen Material als das Verbindungselement 5 bestehen. Der Draht 8 ist mit dem Leiter 6 durch ein Verbindungselement 7 mit elektrischer Leitfähigkeit verbunden. Das Verbindungselement 7 besteht beispielsweise aus Lot, sinterfähigen Silberpartikeln oder dergleichen. Das Verbindungselement 7 besteht vorzugsweise aus beispielsweise einem silberhaltigen Sintermaterial (Ag-Sintermaterial).
  • Wie in 3 dargestellt, kann der Leiter 6 eine Nut 6a aufweisen, in die der Draht 8 und das Verbindungselement 7 hineinführen. Die Nut 6a ist in einer Oberseite des Leiters 6 vorgesehen. Der Draht 8 und das Verbindungselement 7 sind so angeordnet, dass sie in die Nut 6a hineinführen. Da der Leiter 6 eine Nut 6a hat, ist es einfach, den Draht 8 in die Nut 6a zu stecken und den Draht 8 an dem Verbindungselement 7 zu befestigen.
  • Ein Draht 8 oder eine Vielzahl von Drähten 8 können verwendet werden. Der Draht 8 wird mit dem Leitermuster 1a und 1c verbunden. Das heißt, ein Ende des Drahts 8 ist mit dem Leitermuster 1a verbunden, und das andere Ende des Drahts 8 ist mit dem Leitermuster 1c verbunden. Das Leitermuster 1a und das Leitermuster 1c können verschiedene Muster oder ein kontinuierliches Muster sein. Im Falle der Vielzahl von Drähten 8 müssen beide Enden jedes Drahtes 8 nicht unbedingt an das Leitermuster 1a bzw. Das Leitermuster 1c gebondet werden. Ein Teil der Drähte 8 kann mit einem anderen Leitermuster als dem Leitermuster 1a und dem Leitermuster 1c verbunden werden. Der Draht 8 besteht beispielsweise aus Gold (Au), Aluminium (Al), Kupfer (Cu) oder dergleichen.
  • Als nächstes wird ein Verfahren zur Herstellung des Halbleitermoduls nach der ersten Ausführungsform der vorliegenden Erfindung mit Bezug auf 4 bis 6 beschrieben.
  • Wie in 4 dargestellt, wird bei dem Verfahren zur Herstellung des Halbleitermoduls nach der vorliegenden Ausführungsform das Halbleiterelement 3 durch das Verbindungselement 2 mit dem Leitermuster 1b auf der Vorderseite des Substrats 1 verbunden. Der Leiter 6 wird auf Oberflächenelektrode 4 des Halbleiterelements 3 durch das Verbindungselement 5 verbunden.
  • Als nächstes werden, wie in 5 dargestellt, beide Enden des Drahts 8 mit dem Leitermuster 1a und 1c auf der Stirnseite des Substrats 1 durch Ultraschallbonden verbunden. Beide Enden 8a des Drahts 8 sind an das Leitermuster 1a und 1c des Substrats 1 so gebondet, dass der Draht 8 über die Oberflächenelektrode 4 des Halbleiterelements 3 geht. Der Draht 8, der an das Leitermuster 1a und 1c des Substrats 1 gebondet ist, ist elektrisch mit der Oberflächenelektrode 4 des Halbleiterelements 3 verbunden.
  • Nachdem die beiden Enden des Drahts 8 mit dem Leitermuster 1a und 1c verbunden sind, kann der Draht 8 in Richtung des Leiters 6 geschoben und verformt werden. Wenn der Leiter 6 eine Nut 6a zur Unterbringung des Drahts 8 hat, wie in 6 dargestellt, kann der Draht 8 in die Nut 6a geschoben werden, so dass der Draht 8 in die Nut 6a des Leiters 6 eintritt. Nachdem der Draht 8 in die Nut 6a geschoben wurde, werden der Leiter 6 und der Draht 8 in der Nut 6a durch das Verbindungselement 7 verbunden. Somit ist das in 1 bis 3 dargestellte Halbleitermodul fertig hergestellt.
  • Als nächstes wird eine Wirkung des Halbleitermoduls gemäß der vorliegenden Ausführungsform beschrieben.
  • Wie in 1, 2 und 3 dargestellt, ist der Draht 8 mit dem Leiter 6 durch ein Verbindungselement 7 mit elektrischer Leitfähigkeit verbunden. Daher kann beispielsweise ein Strom, der von der Unterseite zur Oberflächenelektrode 4 in der Richtung senkrecht zum Halbleiterelement 3 fließt, durch das Verbindungselement 5 mit elektrischer Leitfähigkeit, den Leiter 6, das Verbindungselement 7 mit elektrischer Leitfähigkeit, den Draht 8 und die Leitermuster 1a und 1c in dieser Reihenfolge fließen.
  • Wenn der Draht 8 zu diesem Zeitpunkt mit der Oberflächenelektrode 4 des Halbleiterelements 3 durch Ultraschallbonden wie im vorstehend beschriebenen normalen Halbleitermodul verbunden wird, wird in dem Verbindungsbereich, in dem die Oberflächenelektrode 4 und der Draht 8 verbunden werden, eine Ausschnittform gebildet. Daher konzentriert sich die Spannung bei Temperaturänderung, die durch wiederholte Wärmeentwicklung und Abkühlung während des Betriebs des Halbleitermoduls verursacht wird, auf eine Kante der Ausschnittform im Verbindungsbereich des Drahts 8 und es kommt zum Bruch an der Kante der Ausschnittform. Mit anderen Worten, im Halbleitermodul wird die Umgebung des Halbleiterelements der größten Temperaturänderung ausgesetzt. In der Umgebung des Halbleiterelements, das der größten Temperaturänderung ausgesetzt ist, weist das oben beschriebene normale Halbleitermodul den Draht-Bondbereich durch Ultraschallbonden auf, wo sich die Spannung konzentriert. Das oben beschriebene normale Halbleitermodul hat daher ein Problem in Bezug auf die Zuverlässigkeit. Darüber hinaus kann das oben beschriebene normale Halbleitermodul einfach mit einem herkömmlichen Draht-Bondgerät erstellt werden.
  • Andererseits werden im Halbleitermodul nach der vorliegenden Ausführungsform beide Enden 8a des Drahts 8 an das Substrat 1 so gebondet, dass der Draht 8 über die Oberflächenelektrode 4 des Halbleiterelements 3 geht, und der Draht 8 ist elektrisch mit der Oberflächenelektrode 4 verbunden. Daher wird im Verbindungsbereich, in dem die Oberflächenelektrode 4 und der Draht 8 verbunden sind, keine Ausschnittform gebildet, so dass die Konzentration der Spannung auf den Rand des Verbindungsbereichs des Drahts 8 reduziert werden kann. Dementsprechend kann eine lange Lebensdauer des Verbindungsbereichs, in dem die Oberflächenelektrode 4 des Halbleiterelements 3 und der Draht 8 verbunden sind, erreicht werden. Darüber hinaus wird ein Bonddraht als Draht 8 verwendet, so dass die Anzahl der Drähte 8 im Vergleich zu dem Fall, in dem der Draht 8 mit der Oberflächenelektrode 4 durch Lot verbunden ist, erhöht werden kann. Dadurch kann eine geringe Stromdichte pro Draht erreicht werden. Weiterhin ist der Draht 8 an das Substrat 1 gebondet, um zur Oberflächenelektrode 4 zu gelangen, so dass ein Strom durch beide Enden des Drahts 8 fließen kann. Dadurch kann eine geringe Stromdichte pro Draht erreicht werden.
  • Zusätzlich ist im Halbleitermodul nach der vorliegenden Ausführungsform das Halbleiterelement 3 zwischen dem Leitermuster (erster Leiterbereich) 1a und dem Leitermuster (zweiter Leiterbereich) 1c angeordnet. Daher kann der Draht 8 elektrisch mit der Oberflächenelektrode 4 verbunden werden, und dabei die Oberflächenelektrode 4 des Halbleiterelements 3 durchlaufen. Das erste Ende 8a1 von beiden Enden 8a des Drahts 8 wird an das Leitermuster 1a gebondet, und das zweite Ende 8a2 von beiden Enden 8a des Drahts 8 wird an das Leitermuster 1c gebondet. Daher kann zu jedem der beiden Enden 8a des Drahts 8 ein Strom fließen.
  • Zusätzlich wird im Halbleitermodul nach der vorliegenden Ausführungsform der Draht 8 durch das Verbindungselement 7 mit dem Leiter 6 auf der Oberflächenelektrode 4 verbunden. Daher kann der Leiter 6, der mit dem Halbleiterelement 3 und dem Draht 8 elektrisch verbunden ist, durch das Verbindungselement 7 -nicht durch Ultraschallbondenverbunden werden. Daher hat der Verbindungsbereich, an dem der Leiter 6 und der Draht 8 verbunden sind, keine Ausschnittform, und somit kann eine lange Lebensdauer des Verbindungsbereichs, in dem der Leiter 6 und der Draht 8 verbunden sind, erreicht werden.
  • Wenn der Draht 8 an die Oberflächenelektrode 4 des Halbleiterelements 3 gebondet ist und wenn der Draht 8 mit der Oberflächenelektrode 4 des Halbleiterelements 3 durch das Verbindungselement wie beispielsweise Lot verbunden ist, ist der lineare Ausdehnungskoeffizient des Drahts 8 im Allgemeinen mehrfach oder mehr so hoch wie der lineare Ausdehnungskoeffizient des Halbleiterelements 3. Daher tritt bei Temperaturänderung durch wiederholte Wärmeentwicklung und Kühlung während des Betriebs des Halbleitermoduls die thermische Belastung durch die Differenz zwischen dem linearen Ausdehnungskoeffizienten des Halbleiterelements 3 und dem linearen Ausdehnungskoeffizienten des Drahts 8 auf. Die thermische Belastung tritt in der Nähe der Verbindungsfläche auf, wo der Draht 8 an die Oberflächenelektrode 4 gebondet ist und in dem Verbindungselement, das das Halbleiterelement 3 mit dem Draht 8 verbindet, so dass ein Bruch in der Verbindungsfläche und dem Verbindungselement wahrscheinlich ist.
  • Andererseits wird in der vorliegenden Ausführungsform der Leiter 6 zwischen das Halbleiterelement 3 und den Draht 8 eingefügt, so dass nur die thermische Belastung durch die Differenz des linearen Ausdehnungskoeffizienten zwischen dem Leiter 6 und dem Draht 8 sowie die thermische Belastung durch die Differenz des linearen Ausdehnungskoeffizienten zwischen dem Halbleiterelement 3 und dem Leiter 6 berücksichtigt werden müssen. Da der Unterschied im linearen Ausdehnungskoeffizienten zwischen dem Leiter 6 und dem Draht 8 im Allgemeinen gering ist, ist die erzeugte thermische Spannung gering. Da keine Ausschnittform in einer Kante des Verbindungsbereichs, in dem das Halbleiterelement 3 und der Leiter 6 verbunden sind, gebildet wird, kann die erzeugte thermische Spannung geringgehalten werden, obwohl der Unterschied im linearen Ausdehnungskoeffizienten zwischen dem Halbleiterelement 3 und dem Leiter 6 groß ist. Darüber hinaus ist die Verbindungsfläche des Halbleiterelements 3 und des Leiters 6 mehr als zehnmal oder mehr so groß wie der Bereich eines Drahtbonds, so dass eine lange Lebensdauer des Verbindungsbereichs erreicht werden kann.
  • Zusätzlich sind im Halbleitermodul nach der vorliegenden Ausführungsform der Draht 8 und das Verbindungselement 7 so angeordnet, dass sie in die Nut 6a eindringen, so dass es einfach ist, den Draht 8 in die Nut 6a zu stecken und den Draht 8 durch das Verbindungselement 7 zu fixieren.
  • Darüber hinaus ist das Verbindungselement 7 im Halbleitermodul nach der vorliegenden Ausführungsform ein silberhaltiges Sintermaterial. Durch die Verwendung des Verbindungselements mit hoher Wärmebeständigkeit und hoher Zuverlässigkeit kann eine lange Lebensdauer des Verbindungsbereichs des Drahts 8 erreicht werden. Dadurch kann die Zuverlässigkeit des Halbleitermoduls deutlich erhöht werden.
  • Zusätzlich ist im Halbleitermodul nach der vorliegenden Ausführungsform der Draht 8 aus Kupfer gefertigt. Dadurch können die Kosten für das Halbleitermodul reduziert werden.
  • Das Verfahren zur Herstellung des Halbleitermoduls nach der vorliegenden Ausführungsform weist die folgenden Schritte auf. Beide Enden 8a des Drahts 8 werden so an das Substrat 1 gebondet, dass der Draht 8 über die Oberflächenelektrode 4 des mit dem Substrat 1 verbundenen Halbleiterelements 3 geht. Der Draht 8, der an das Substrat 1 gebondet ist, ist mit der Oberflächenelektrode 4 des Halbleiterelements 3 elektrisch verbunden. Daher ist es möglich, ein Halbleitermodul herzustellen, für das eine lange Lebensdauer des Verbindungsbereichs, in dem die Oberflächenelektrode 4 des Halbleiterelements 3 und der Draht 8 verbunden sind, und eine geringe Stromdichte pro Draht erreicht werden können.
  • Das Verfahren zur Herstellung des Halbleitermoduls nach der vorliegenden Ausführungsform beinhaltet darüber hinaus die folgenden Schritte. Der Leiter 6 einschließlich der Nut 6a in der Oberseite wird mit der Oberflächenelektrode 4 verbunden. Der Draht 8 wird in die Nut 6a geschoben und dann werden der Leiter 6 und der Draht 8 in der Nut 6a durch ein Verbindungselement 7 mit elektrischer Leitfähigkeit verbunden. Es ist einfach, den Draht 8 in die Nut 6a zu stecken und den Draht 8 mit dem Verbindungselement 7 zu verbinden. Darüber hinaus können als Verdrahtungsstruktur auf einem Chip ein herkömmlicher Draht und ein herkömmlicher Draht-Bonding-Apparat für die Verdrahtung verwendet werden, ohne eine andere Kupferplatte oder dergleichen als den Draht zu verwenden. Daher besteht der Vorteil der einfachen Fertigung.
  • Ausführungsform 2
  • Eine Struktur eines Halbleitermoduls nach einer zweiten Ausführungsform der vorliegenden Erfindung wird mit Bezug auf 7 bis 9 beschrieben. Im Wesentlichen wird nur der Unterschied zur ersten Ausführungsform beschrieben. 7 ist eine Frontansicht des Halbleitermoduls gemäß der vorliegenden Ausführungsform. 8 ist eine Draufsicht auf das Halbleitermodul gemäß der vorliegenden Ausführungsform. 9 ist eine Schnittansicht des Halbleitermoduls gemäß der vorliegenden Ausführungsform.
  • Wie in 7, 8 und 9 dargestellt, weist das Halbleitermodul nach der ersten Ausführungsform ähnlich dem Halbleitermodul nach der vorliegenden Ausführungsform im Wesentlichen das Substrat 1, das Verbindungselement 2, das Halbleiterelement 3, das Verbindungselement 5, den Leiter 6, das Verbindungselement 7 und den Draht 8 auf.
  • Wie in 8 dargestellt, können zwei Reihen Drähte 8 nebeneinander an das Leitermuster 1a und 1c gebondet werden. Darüber hinaus können, wie in 9 dargestellt, dann, wenn Drähte 8 in der Nut 6a des Leiters 6 angeschlossen werden, zwei oder mehr Ebenen von Drähten 8 vertikal verbunden werden.
  • Als nächstes wird ein Verfahren zur Herstellung des Halbleitermoduls nach der vorliegenden Ausführungsform beschrieben.
  • Das Verfahren zur Herstellung des Halbleitermoduls nach der vorliegenden Ausführungsform ist ähnlich dem Verfahren zur Herstellung des Halbleitermoduls nach der ersten Ausführungsform und das Verfahren zur Herstellung des Halbleitermoduls nach der vorliegenden Ausführungsform unterscheidet sich nur dadurch von dem Verfahren zur Herstellung des Halbleitermoduls nach der ersten Ausführungsform, dass beim Bonden von Drähten 8 zwei Reihen von Drähten 8 Seite an Seite an das Leitermuster 1a und 1c gebondet werden. Drei oder mehr Reihen von Drähte 8 können nebeneinander gebondet werden, und beide Enden 8a der Drähte 8 können an jeder Position der Leitermuster 1a und 1c gebondet werden.
  • Als nächstes wird eine Wirkung des Halbleitermoduls gemäß der vorliegenden Ausführungsform beschrieben. Ein Effekt, der in der Wirkung des Halbleitermoduls nach der ersten Ausführungsform nicht beschrieben wurde, wird nun beschrieben.
  • Im Halbleitermodul nach der vorliegenden Ausführungsform sind zwei oder mehr Lagen von Verbindungsbereichen, in denen Leiter 6 und Draht 8 verbunden sind, vorgesehen, so dass die Anzahl der mit einem Halbleiterelement 3 elektrisch verbundenen Drähte 8 beliebig erhöht werden kann, ohne von der Fläche des Halbleiterelements 3 abhängig zu sein. Im Halbleitermodul sind nicht nur das Halbleiterelement 3, sondern auch die Wärmeentwicklung durch Verluste in den Drähten 8 ein Faktor zur Verkürzung der Lebensdauer des Halbleitermoduls. In der vorliegenden Ausführungsform können die Stromdichte pro Draht reduziert und damit eine lange Lebensdauer des Halbleitermoduls erreicht werden.
  • Als nächstes werden Modifikationen des Halbleitermodul nach der vorliegenden Ausführungsform mit Bezug auf die 10 bis 12 beschrieben. Sofern nicht anders angegeben, sind die Änderungen der vorliegenden Ausführungsform ähnlich wie die oben beschriebene vorliegende Ausführungsform ausgebildet, so dass die gleichen Komponenten mit den gleichen Bezugsziffern bezeichnet werden und ihre Beschreibung nicht wiederholt wird.
  • Wie in 10 dargestellt, sind in dem Halbleitermodul gemäß einer ersten Modifikation der vorliegenden Ausführungsform Drähte 8 in einer zweiten Schicht zwischen Drähten 8 in der ersten Schicht und Drähte in der ersten Schicht zwischen Drähten in der zweiten Schicht angeordnet. Das heißt, die Drähte 8 in der ersten Ebene und die Drähte 8 in der zweiten Ebene sind so angeordnet, dass sie Räume zwischen Drähten 8 in der ersten Ebene und Räumen zwischen Drähten 8 in der zweiten Ebene füllen.
  • Im Halbleitermodul kann gemäß der ersten Modifikation der vorliegenden Ausführungsform der Abstand zwischen den Drähten 8 in der ersten Schicht und den Drähten 8 in der zweiten Schicht in Stapelrichtung reduziert werden. Dadurch kann das Halbleitermodul verkleinert werden.
  • Wie in 11 und 12 dargestellt, wird in dem Halbleitermodul nach der zweiten Modifikation der vorliegenden Ausführungsform der Leiter 12 weiter mit dem Leiter 6 verbunden, wobei ein Verbindungselement 11 mit elektrischer Leitfähigkeit eingefügt wird. Der Leiter 12 hat eine Nut 12a. Drähte 14 sind in der Nut 12a durch ein Verbindungselement 13 mit elektrischer Leitfähigkeit verbunden. Die Drähte 14 bestehen beispielsweise aus Gold (Au), Aluminium (Al), Kupfer (Cu) oder dergleichen. Der Leiter 12 besteht z.B. aus Kupfer (Cu). Das Verbindungselement 13 besteht beispielsweise aus Lot, sinterfähigen Silberpartikeln oder dergleichen. Die Drähte 8 und die Drähte 14 sind so angeordnet, dass sie über die Oberflächenelektrode 4 des Halbleiterelements 3 einander schneidend verlaufen.
  • Wenn zwei oder mehr Leiter mit dem Halbleiterelement 3 durch die Verbindungselemente verbunden sind, können der Leiter 6 und die Drähte 8 zuerst mit dem Verbindungselement 7 verbunden werden, und dann können die Drähte 14 und der Leiter 12 mit dem Verbindungselement 13 verbunden werden. Alternativ können das Verbindungselement 7 und das Verbindungselement 13 gleichzeitig ausgehärtet werden.
  • Im Halbleitermodul gemäß der zweiten Modifikation der vorliegenden Ausführungsform kann die Richtung, in der die Drähte 8 über die Oberflächenelektrode 4 des Halbleiterelements 3 und die Richtung, in der die Drähte 14 über die Oberflächenelektrode 4 des Halbleiterelements 3 geht, unterschiedlich gestaltet werden. Dadurch kann der Freiheitsgrad der Anordnung der Drähte erhöht werden.
  • Ausführungsform 3
  • Die Struktur eines Halbleitermoduls nach einer dritten Ausführungsform der vorliegenden Erfindung wird mit Bezug auf 13 bis 15 beschrieben. Im Wesentlichen werden Unterschiede zur ersten Ausführungsform beschrieben. 13 ist eine Frontansicht des Halbleitermoduls gemäß der vorliegenden Ausführungsform. 14 ist eine Draufsicht auf das Halbleitermodul gemäß der vorliegenden Ausführungsform. 15 ist eine vergrößerte Querschnittsansicht des Bereichs XV in 13 des Halbleitermoduls gemäß der vorliegenden Ausführungsform entlang der Linie XV-XV in 14.
  • Wie in 13, 14 und 15 dargestellt, weist das Halbleitermodul nach der ersten Ausführungsform ähnlich dem Halbleitermodul nach der vorliegenden Ausführungsform im Wesentlichen das Substrat 1, das Verbindungselement 2, das Halbleiterelement 3, das Verbindungselement 5, den Leiter 6, das Verbindungselement 7 und den Draht 8 auf.
  • Wie in 13 und 14 dargestellt, ist die Fläche des Leiters 6 kleiner als die Fläche des Halbleiterelements 3, wenn der Leiter 6 und das Halbleiterelement 3 von oben betrachtet werden. Das heißt, in der Draufsicht ist der Leiter 6 kleiner als das Halbleiterelement 3. Mit anderen Worten, der Bereich der Oberseite des Leiters 6 ist kleiner als der Bereich der Oberseite des Halbleiterelements 3. Insbesondere ist die vertikale Breite des Leiters 6 kleiner als die vertikale Breite des Halbleiterelements 3, und die horizontale Breite des Leiters 6 ist kleiner als die horizontale Breite des Halbleiterelements 3.
  • Wie in 15 dargestellt, hat die Nut 6a, wenn der Leiter 6 die Nut 6a hat, im Querschnitt eine solche Form, dass die Tiefe des zentralen Bereichs (Innenbereichs) der Nut 6a groß und die Tiefe eines Endes der Nut 6a flach ist, entlang einer Richtung, in der der Draht 8 über die Oberflächenelektrode 4 verläuft. Das heißt, der Leiter 6 hat eine solche Form, dass die Tiefe des Endes der Nut 6a geringer ist als die Tiefe des mittleren Bereichs der Nut 6a entlang der Richtung, in der der Draht 8 über die Oberflächenelektrode 4 läuft. Die Tiefe jedes der beiden Enden der Nut 6a kann geringer sein als die Tiefe des Mittelbereichs der Nut 6a.
  • Das Verfahren zur Herstellung des Halbleitermoduls nach der vorliegenden Ausführungsform ist ähnlich dem Verfahren der Herstellung des Halbleitermoduls nach der ersten Ausführungsform.
  • Als nächstes wird eine Wirkung des Halbleitermoduls gemäß der vorliegenden Ausführungsform beschrieben. Ein Effekt, der in den Effekten des Halbleitermoduls nach der ersten Ausführungsform und der zweiten Ausführungsform nicht beschrieben wurde, wird nun beschrieben.
  • Im Halbleitermodul nach der vorliegenden Ausführungsform ist die Fläche des Leiters 6 kleiner als die Fläche des Halbleiterelements 3, wenn der Leiter 6 und das Halbleiterelement 3 von oben betrachtet werden. Dadurch kann ein Isolationsabstand zwischen dem Leitermuster 1b und dem Draht 8, der einer hohen Spannung ausgesetzt ist und die Aufrechterhaltung der Isolation erfordert, gewährleistet werden.
  • Darüber hinaus ist im Halbleitermodul nach der vorliegenden Ausführungsform die Tiefe des Nutendes 6a geringer als die Tiefe des Mittelbereichs der Nut 6a entlang der Richtung, in welcher der Draht 8 über die Oberflächenelektrode 4 verläuft. Dadurch kann der Isolationsabstand zwischen dem Leitermuster 1b und dem Draht 8, der einer hohen Spannung ausgesetzt ist und eine Aufrechterhaltung der Isolation erfordert, gewährleistet werden.
  • Ausführungsform 4
  • In der vorliegenden Ausführungsform wird das Halbleitermodul gemäß einer der oben beschriebenen ersten bis dritten Ausführungsformen auf ein Leistungswandlergerät angewendet. Obwohl die vorliegende Erfindung nicht auf ein bestimmtes Leistungswandlergerät beschränkt ist, wird als vierte Ausführungsform der Fall beschrieben, in dem die vorliegende Erfindung auf einen Drehstromwechselrichter angewendet wird.
  • 16 ist ein Blockdiagramm, das die Konfiguration eines Leistungswandlersystems zeigt, in dem ein Halbleitermodul nach der vorliegenden Ausführungsform eingesetzt wird.
  • Das in 16 dargestellte Leistungswandlersystem weist ein Netzteil 100, ein Leistungswandlergerät 200 und eine Last 300 auf. Das Netzteil 100 ist ein DC-Netzteil und ist konfiguriert, um das Leistungswandlergerät 200 mit Gleichstrom zu versorgen. Das Netzteil 100 kann aus verschiedenen Komponenten gebildet werden. Das Netzteil 100 kann beispielsweise durch ein Gleichstromsystem, eine Solarbatterie oder eine Speicherbatterie gebildet werden, oder durch eine Gleichrichterschaltung oder einen an ein Wechselstromsystem angeschlossenen AC/DC-Wandler. Alternativ kann das Netzteil 100 auch durch einen DC/DC-Wandler gebildet werden, der konfiguriert ist, um die von einem DC-System abgegebene Gleichspannung in eine vorgegebene Leistung/Spannung umzuwandeln.
  • Das Leistungswandlergerät 200 ist ein dreiphasiger Wechselrichter, der zwischen Netzteil 100 und Last 300 geschaltet und konfiguriert ist, um die vom Netzteil 100 gelieferte Gleichspannung in Wechselstrom umzuwandeln und die Wechselspannung an die Last 300 zu liefern. Wie in 16 dargestellt, beinhaltet das Leistungswandlergerät 200 eine Hauptwandlerschaltung 201, die konfiguriert ist, um die Gleichspannung in die Wechselspannung umzuwandeln und die Wechselspannung auszugeben, und einen Steuerkreis 203, der konfiguriert ist, um ein Steuersignal zur Steuerung der Hauptwandlerschaltung 201 auszugeben.
  • Die Last 300 ist ein Drehstrommotor, der von der vom Leistungswandlergerät 200 gelieferten Wechselspannung angetrieben wird. Die Last 300 ist nicht auf eine bestimmte Anwendung beschränkt und ist ein Motor, der in verschiedenen Arten von elektrischen Geräten montiert ist. So kann beispielsweise die Last 300 als Motor für ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Aufzug oder eine Klimaanlage verwendet werden.
  • Die Details des Leistungswandlergeräts 200 werden im Folgenden beschrieben. Die Hauptwandlerschaltung 201 beinhaltet ein Schaltelement und eine Freilaufdiode (nicht dargestellt), und das Schaltelement wird geschaltet, um dadurch die vom Netzteil 100 gelieferte Gleichspannung in eine Wechselspannung umzuwandeln und die Wechselspannung an die Last 300 zu liefern. Obwohl die Hauptwandlerschaltung 201 verschiedene spezifische Schaltungskonfigurationen aufweisen kann, ist die Hauptwandlerschaltung 201 nach der vorliegenden Ausführungsform eine zweistufige dreiphasige Vollbrückenschaltung und kann aus sechs Schaltelementen und sechs Freilaufdioden gebildet werden, die antiparallel zu den jeweiligen Schaltelementen geschaltet sind. Jedes Schaltelement und jede Freilaufdiode der Hauptwandlerschaltung 201 wird durch ein Halbleitermodul 202 gebildet, das einer der oben beschriebenen ersten bis dritten Ausführungsformen entspricht. Zwei der sechs Schaltelemente sind zu Ober- und Unterzweigen in Reihe geschaltet, und jeder Satz der Ober- und Unterzweige bildet jede Phase (eine U-Phase, eine V-Phase und eine W-Phase) der Vollbrückenschaltung. Ausgangsanschlüsse der jeweiligen Sätze des Ober- und Unterzweigs, d.h. drei Ausgangsanschlüsse der Hauptwandlerschaltung 201, sind mit der Last 300 verbunden.
  • Zusätzlich beinhaltet die Hauptwandlerschaltung 201 eine Treiberschaltung (nicht dargestellt), die zur Ansteuerung jedes Schaltelements konfiguriert ist. Die Treiberschaltung kann in das Halbleitermodul 202 eingebaut oder separat vom Halbleitermodul 202 bereitgestellt werden. Die Treiberschaltung erzeugt ein Treibersignal zum Ansteuern jedes Schaltelements der Hauptwandlerschaltung 201 und liefert das Steuersignal an eine Steuerelektrode jedes Schaltelements der Hauptwandlerschaltung 201. Insbesondere gibt die Treiberschaltung gemäß dem nachfolgend beschriebenen Steuersignal vom Steuerkreis 203 ein Ansteuersignal zum Einschalten jedes Schaltelements und ein Ansteuersignal zum Ausschalten jedes Schaltelements an die Steuerelektrode jedes Schaltelements aus. Wenn das Schaltelement in einem EIN-Zustand gehalten wird, ist das Steuersignal ein Spannungssignal (EIN-Signal), das gleich oder höher ist als eine Schwellenspannung des Schaltelements. Wenn das Schaltelement in einem AUS-Zustand gehalten wird, ist das Steuersignal ein Spannungssignal (AUS-Signal), das gleich oder niedriger ist als die Schwellenspannung des Schaltelements.
  • Der Steuerkreis 203 steuert jedes Schaltelement der Hauptwandlerschaltung 201 so, dass die gewünschte elektrische Leistung an die Last 300 geliefert wird. Ausgehend von der an die Last 300 zu liefernden elektrischen Leistung wird insbesondere die Zeitspanne (EIN-Zeitspanne) berechnet, in der jedes Schaltelement der Hauptwandlerschaltung 201 eingeschaltet sein soll. So kann beispielsweise die Hauptwandlerschaltung 201 per PWM-Steuerung gesteuert werden, um die Einschaltzeitdauer jedes Schaltelements entsprechend einer auszugebenden Spannung zu modulieren. Ein Steuerbefehl (Steuersignal) wird an den in der Hauptwandlerschaltung 201 enthaltenen Treiberkreis ausgegeben, so dass ein EIN-Signal an das einzuschaltende Schaltelement und ein AUS-Signal an das zum jeweiligen Zeitpunkt auszuschaltende Schaltelement ausgegeben wird. Gemäß dem Steuersignal gibt die Treiberschaltung das EIN- oder AUS-Signal an die Steuerelektrode jedes Schaltelements als Steuersignal aus.
  • Im Leistungswandlergerät nach der vorliegenden Ausführungsform wird das Halbleitermodul nach einer der ersten bis dritten Ausführungsformen als jedes Schaltelement und jede Freilaufdiode der Hauptwandlerschaltung 201 verwendet. Dadurch kann eine lange Lebensdauer des Leistungswandlergeräts und eine geringe Stromdichte pro Draht des Halbleitermoduls erreicht werden.
  • Obwohl die vorliegende Ausführungsform im Zusammenhang mit dem Beispiel beschrieben wurde, in dem die vorliegende Erfindung auf einen zweistufigen Drehstromwechselrichter angewendet wird, ist die vorliegende Erfindung nicht darauf beschränkt und gilt für verschiedene Leistungswandlergeräte. Obwohl ein zweistufiges Leistungswandlergerät in der vorliegenden Ausführungsform verwendet wird, kann ein dreistufiges oder mehrstufiges Leistungswandlergerät verwendet werden, oder die vorliegende Erfindung kann auf einen einphasigen Wechselrichter angewendet werden, wenn Strom an eine einphasige Last geliefert wird. Wenn elektrische Energie an eine DC Last oder dergleichen geliefert wird, gilt die vorliegende Erfindung auch für einen DC/DC-Wandler oder einen AC/DC-Wandler.
  • Darüber hinaus ist das Leistungswandlergerät, auf das die vorliegende Erfindung angewendet wird, nicht auf den Fall beschränkt, dass die oben beschriebene Last ein Motor ist. So kann beispielsweise das Leistungswandlergerät, auf das die vorliegende Erfindung angewendet wird, auch als Netzteil einer Entladungsbearbeitungsmaschine, einer Laserbearbeitungsmaschine, eines Induktionserwärmungskochers oder eines drahtlosen Stromversorgungssystems verwendet werden. Darüber hinaus kann das Leistungswandlergerät, auf das die vorliegende Erfindung angewendet wird, auch als Power Conditioner einer Photovoltaikanlage, eines Energiespeichersystems oder dergleichen verwendet werden.
  • Es ist zu verstehen, dass die hierin offenbarten Ausführungsformen in jeder Hinsicht nur illustrativ und nicht einschränkend sind.
  • Bezugszeichenliste
    • 1
    Substrat
    1a, 1b, 1c, 1e
    Leitermuster
    2
    Verbindungselement
    3
    Halbleiterelement
    4
    Oberflächenelektrode
    5
    Verbindungselement
    6
    Leiter
    7
    Verbindungselement
    8
    Draht
    8a
    beide Enden
    9
    Verbindungselement
    10
    Grundplatte
    11
    Verbindungselement
    12
    Leiter
    13
    Verbindungselement
    14
    Draht
    100
    Netzteil
    200
    Leistungswandlergerät
    201
    Hauptwandlerschaltung
    202
    Halbleitermodul
    203
    Steuerkreis
    300
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 3809379 A [0003, 0004]

Claims (11)

  1. Halbleitermodul, das Folgendes aufweist: - ein Substrat; - ein Halbleiterelement, das mit dem Substrat verbunden ist und eine Oberflächenelektrode aufweist; und - einen Draht, wobei beide Enden des Drahtes an das Substrat gebondet sind, so dass der Draht über die Oberflächenelektrode des Halbleiterelements läuft, wobei der Draht elektrisch mit der Oberflächenelektrode verbunden ist.
  2. Halbleitermodul nach Anspruch 1, wobei das Substrat eine Isolierschicht und ein Leitermuster aufweist, das auf der Isolierschicht vorgesehen ist, wobei das Leitermuster einen ersten Leiterbereich und einen zweiten Leiterbereich beinhaltet, das Halbleiterelement zwischen dem ersten Leiterbereich und dem zweiten Leiterbereich angeordnet ist, und ein erstes Ende der beiden Enden des Drahtes an den ersten Leiterbereich gebondet ist, und ein zweites Ende der beiden Enden des Drahtes an den zweiten Leiterbereich gebondet ist.
  3. Halbleitermodul nach Anspruch 1 oder 2, das ferner Folgendes aufweist: einen Leiter, der an die Oberflächenelektrode angeschlossen ist; und ein auf dem Leiter angeordnetes Verbindungselement mit elektrischer Leitfähigkeit, wobei der Draht durch den Leiter und das Verbindungselement verbunden wird.
  4. Halbleitermodul nach Anspruch 3, wobei der Leiter eine in einer Oberseite vorgesehene Nut aufweist, und der Draht und das Verbindungselement so angeordnet sind, dass sie in die Nut eindringen.
  5. Halbleitermodul nach Anspruch 4, wobei die Nut eine solche Form aufweist, dass die Tiefe eines Endes der Nut geringer als die Tiefe eines zentralen Bereichs der Nut entlang einer Richtung ist, in der der Draht über die Oberflächenelektrode läuft.
  6. Halbleitermodul nach einem der Ansprüche 3 bis 5, wobei das Verbindungselement ein silberhaltiges Sintermaterial ist.
  7. Halbleitermodul nach einem der Ansprüche 3 bis 6, wobei der Bereich des Leiters kleiner ist als der Bereich des Halbleiterelements, wenn der Leiter und das Halbleiterelement von oben betrachtet werden.
  8. Halbleitermodul nach einem der Ansprüche 1 bis 7, wobei der Draht aus Kupfer ist.
  9. Verfahren zur Herstellung eines Halbleitermoduls, wobei das Verfahren folgende Schritte aufweist: - Bonden beider Enden eines Drahtes an ein Substrat, so dass der Draht über eine Oberflächenelektrode eines mit dem Substrat verbundenen Halbleiterelements läuft; und - elektrisches Verbinden des an das Substrat gebondeten Drahtes mit der Oberflächenelektrode des Halbleiterelements.
  10. Verfahren zur Herstellung eines Halbleitermoduls nach Anspruch 9, das ferner folgende Schritte aufweist: - Verbinden eines Leiters mit der Oberflächenelektrode, wobei der Leiter eine Nut in der Oberseite aufweist; und - Drücken des Drahtes in die Nut und Verbinden des Leiters und des Drahtes in der Nut durch ein Verbindungselement mit elektrischer Leitfähigkeit.
  11. Leistungswandlergerät, das Folgendes aufweist: - eine Hauptwandlerschaltung mit dem Halbleitermodul nach einem der Ansprüche 1 bis 8, wobei die Hauptwandlerschaltung zum Umwandeln von zugeführter elektrischer Leistung und zum Ausgeben elektrischer Leistung ausgebildet ist; und - einen Steuerkreis, der konfiguriert ist, um ein Steuersignal zum Steuern der Hauptwandlerschaltung an die Hauptwandlerschaltung auszugeben.
DE112017007430.4T 2017-04-12 2017-12-04 Halbleitermodul, Verfahren zur Herstellung eines Halbleitermoduls und Leistungswandlergerät Withdrawn DE112017007430T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-078948 2017-04-12
JP2017078948 2017-04-12
PCT/JP2017/043423 WO2018189948A1 (ja) 2017-04-12 2017-12-04 半導体モジュール、半導体モジュールの製造方法および電力変換装置

Publications (1)

Publication Number Publication Date
DE112017007430T5 true DE112017007430T5 (de) 2020-01-16

Family

ID=63793171

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017007430.4T Withdrawn DE112017007430T5 (de) 2017-04-12 2017-12-04 Halbleitermodul, Verfahren zur Herstellung eines Halbleitermoduls und Leistungswandlergerät

Country Status (5)

Country Link
US (1) US10930616B2 (de)
JP (1) JP6410998B1 (de)
CN (1) CN110462805A (de)
DE (1) DE112017007430T5 (de)
WO (1) WO2018189948A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532590B2 (en) 2019-04-12 2022-12-20 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809379B2 (ja) 2002-01-24 2006-08-16 三洋電機株式会社 半導体装置およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053864A (en) * 1976-12-20 1977-10-11 Sprague Electric Company Thermistor with leads and method of making
JPS6022821B2 (ja) * 1977-07-22 1985-06-04 株式会社日立製作所 半導体装置
JPH03245769A (ja) * 1990-02-23 1991-11-01 Fuji Electric Co Ltd 高集積型パワー半導体モジュール
JP3455685B2 (ja) * 1998-11-05 2003-10-14 新光電気工業株式会社 半導体装置の製造方法
JP4544724B2 (ja) * 2000-10-30 2010-09-15 京セラ株式会社 半導体装置
US7531893B2 (en) * 2006-07-19 2009-05-12 Texas Instruments Incorporated Power semiconductor devices having integrated inductor
JP5054359B2 (ja) * 2006-12-01 2012-10-24 パナソニック株式会社 半導体集積回路及びその製造方法
DE102008003971A1 (de) * 2008-01-11 2009-07-16 Ledon Lighting Jennersdorf Gmbh Leuchtdiodenanordnung mit Schutzrahmen
JP5125530B2 (ja) 2008-01-16 2013-01-23 日産自動車株式会社 電力変換装置
JP2009206140A (ja) * 2008-02-26 2009-09-10 Sumitomo Electric Ind Ltd パワーモジュール
WO2010001597A1 (ja) * 2008-06-30 2010-01-07 三洋電機株式会社 素子搭載用基板、半導体モジュール、半導体装置、素子搭載用基板の製造方法および半導体装置の製造方法、ならびに携帯機器
EP2159834A1 (de) * 2009-09-01 2010-03-03 ABB Technology AG Elektrisch leitende Bonddrahtbeschichtung
JP5185956B2 (ja) 2010-01-06 2013-04-17 三菱電機株式会社 電力用半導体装置
TWI502723B (zh) * 2010-06-18 2015-10-01 Chipmos Technologies Inc 多晶粒堆疊封裝結構
JP5572454B2 (ja) * 2010-06-29 2014-08-13 日立アプライアンス株式会社 Ｌｅｄ点灯装置
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
US20150249940A1 (en) * 2014-02-28 2015-09-03 Qualcomm Incorporated Method and apparatus for performing call recovery after call drop
CN105762130B (zh) * 2014-12-15 2019-04-05 财团法人工业技术研究院 功率模块
JP2016163024A (ja) * 2015-03-05 2016-09-05 三菱電機株式会社 パワーモジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809379B2 (ja) 2002-01-24 2006-08-16 三洋電機株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532590B2 (en) 2019-04-12 2022-12-20 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2018189948A1 (ja) 2018-10-18
JP6410998B1 (ja) 2018-10-24
US20200035639A1 (en) 2020-01-30
JPWO2018189948A1 (ja) 2019-04-18
US10930616B2 (en) 2021-02-23
CN110462805A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
AT514085B1 (de) Leistungsmodul
DE102017220212B4 (de) Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung
DE112018000701T5 (de) Leistungshalbleitermodul und leistungswandlervorrichtung
DE102016206233A1 (de) Leistungsmodul mit einem Ga-Halbleiterschalter sowie Verfahren zu dessen Herstellung, Wechselrichter und Fahrzeugantriebsystem
DE112018005978T5 (de) Halbleitervorrichtung
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE102019211221B4 (de) Leistungs-Halbleitervorrichtung und deren Herstellungsverfahren und Leistungsumwandlungsvorrichtung
DE102019208826B4 (de) Leistungsmodul und Leistungsumwandlungsvorrichtung
DE102017217710A1 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE112019007349T5 (de) Halbleiteranordnung, leistungswandler und verfahren zur herstellung einer halbleiteranordnung
DE102017221961B4 (de) Halbleiterleistungsmodul und leistungsumrichtervorrichtung
DE112018007723T5 (de) Leistungshalbleitermodul und leistungswandlervorrichtung
DE102018211826A1 (de) Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung
DE102019217502B4 (de) Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018203228A1 (de) Leistungshalbleitervorrichtung und Verfahren zur Fertigung derselben, und Leistungskonvertierungsvorrichtung
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE112018008233T5 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und leistungswandler
DE102012204159A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung desselben
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE112017007960T5 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung
DE112017007430T5 (de) Halbleitermodul, Verfahren zur Herstellung eines Halbleitermoduls und Leistungswandlergerät
DE112019007175T5 (de) Leistungshalbleitermodul und leistungswandlergerät
DE112019002333T5 (de) Leistungshalbleitermodul, Verfahren zum Herstellen desselben und Leistungswandlungsvorrichtung
DE112019002851T5 (de) Halbleiterbauelement und leistungswandlervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R120 Application withdrawn or ip right abandoned