JPH03245769A - 高集積型パワー半導体モジュール - Google Patents
高集積型パワー半導体モジュールInfo
- Publication number
- JPH03245769A JPH03245769A JP2043671A JP4367190A JPH03245769A JP H03245769 A JPH03245769 A JP H03245769A JP 2043671 A JP2043671 A JP 2043671A JP 4367190 A JP4367190 A JP 4367190A JP H03245769 A JPH03245769 A JP H03245769A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- photocoupler
- semiconductor element
- power
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 238000005192 partition Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 18
- 239000010410 layer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、電動機駆動用のトランジスタ・インバータな
どに使用される半導体素子に関し、特に、パワーチップ
とこれを輛動、保護する制御回路部を集積化した高集積
型のパワーモジュールに関する。
どに使用される半導体素子に関し、特に、パワーチップ
とこれを輛動、保護する制御回路部を集積化した高集積
型のパワーモジュールに関する。
(従来の技術)
この種の半導体素子として、従来パワートランジスタ・
モジュールが知られているが、これらのモジュールはパ
ワートランジスタチップをはじめダイオードチップなど
複数のパワー半導体素子が絶縁基板上に固着され、相互
に導体で接続されて電力変換回路の一部を構成したもの
である。また、最近は、これらのパワートランジスタ・
モジュールにパワーデバイスを駆動するための駆動回路
や、デバイスを過熱や過電流から保護するための保護回
路を内蔵して機能を増す、いわゆるインテリジェントモ
ジュール化が進みつつある。
モジュールが知られているが、これらのモジュールはパ
ワートランジスタチップをはじめダイオードチップなど
複数のパワー半導体素子が絶縁基板上に固着され、相互
に導体で接続されて電力変換回路の一部を構成したもの
である。また、最近は、これらのパワートランジスタ・
モジュールにパワーデバイスを駆動するための駆動回路
や、デバイスを過熱や過電流から保護するための保護回
路を内蔵して機能を増す、いわゆるインテリジェントモ
ジュール化が進みつつある。
第3図は、インテリジェント化されたモジュールの構成
を示す分解斜視図であり、第4図はそのモジュールの電
気的構成を示す回路図である。このモジュールは第3図
に示すようにベース2上に形成されたケース体3内に、
絶縁基板4を介してパワー半導体素子5を装着してパワ
ー回路部6が構成されている。パワー回路部6の上方に
は、プリント基板7上に、パワー回路部6の駆動回路に
対する信号絶縁用のフォト・カプラ8や各種の回路素子
9を装着した制御回路部11が積層され、さらにその上
方は、信号用端子12.パワ一端子13が設置されたフ
タ14に覆われる。このモジュールは比較的電流容量の
大きい場合に用いられるため、2層構造としたものであ
り−そのため層間の接続配線が面倒となりコストアップ
を招く。
を示す分解斜視図であり、第4図はそのモジュールの電
気的構成を示す回路図である。このモジュールは第3図
に示すようにベース2上に形成されたケース体3内に、
絶縁基板4を介してパワー半導体素子5を装着してパワ
ー回路部6が構成されている。パワー回路部6の上方に
は、プリント基板7上に、パワー回路部6の駆動回路に
対する信号絶縁用のフォト・カプラ8や各種の回路素子
9を装着した制御回路部11が積層され、さらにその上
方は、信号用端子12.パワ一端子13が設置されたフ
タ14に覆われる。このモジュールは比較的電流容量の
大きい場合に用いられるため、2層構造としたものであ
り−そのため層間の接続配線が面倒となりコストアップ
を招く。
そこで電流容量が比較的小さい場合には、パワー回路部
と制御回路部を同一基板上に形成し、1層構造として結
線を容易にし、省スペース、低コスト化が試みられる。
と制御回路部を同一基板上に形成し、1層構造として結
線を容易にし、省スペース、低コスト化が試みられる。
第5図は、1層構造としたモジュールの構成を示すもの
であり、第6図はその要部を示す断面図である。
であり、第6図はその要部を示す断面図である。
このモジュールは、図示されるようにベース2上の絶縁
基板4に、パワー回路部27および制御回路部28を形
成して一層構造とした。回路部27.28とフタ14に
形成されている外部端子12.13とは、引出し電極1
5により接続され、引出し電極15とパワー半導体素子
5等の配線16は、ワイヤボンディングにより行なわれ
る。
基板4に、パワー回路部27および制御回路部28を形
成して一層構造とした。回路部27.28とフタ14に
形成されている外部端子12.13とは、引出し電極1
5により接続され、引出し電極15とパワー半導体素子
5等の配線16は、ワイヤボンディングにより行なわれ
る。
(発明が解決しようとする課題)
しかしながら、このような構成にしようとすると、制御
回路部28内の駆動回路入力部に接続される信号線の途
中にRIB!される信号絶縁用のフォト・カプラ8もパ
ワー回路部27と同一の基板4上に配置されることにな
り、高速でスイッチング動作するパワー半導体素子5の
直近にフォトカプラ8が配置されるとノイズの影響を受
けて動作異常が発生するおそれがある。また、パワー半
導体素子5における熱損失に伴う温度上昇の影響でフォ
トカプラの寿命が短くなるという問題もある6本発明は
上記問題点を解決するためになされたもので、その目的
とするところは、フォト・カプラが出力回路を構成する
パワー半導体素子の発生ノイズ及び発熱の影響を受ける
ことなく、小形化、低コスト化を可能にした高集積型パ
ワー半導体モジュールを提供することにある。
回路部28内の駆動回路入力部に接続される信号線の途
中にRIB!される信号絶縁用のフォト・カプラ8もパ
ワー回路部27と同一の基板4上に配置されることにな
り、高速でスイッチング動作するパワー半導体素子5の
直近にフォトカプラ8が配置されるとノイズの影響を受
けて動作異常が発生するおそれがある。また、パワー半
導体素子5における熱損失に伴う温度上昇の影響でフォ
トカプラの寿命が短くなるという問題もある6本発明は
上記問題点を解決するためになされたもので、その目的
とするところは、フォト・カプラが出力回路を構成する
パワー半導体素子の発生ノイズ及び発熱の影響を受ける
ことなく、小形化、低コスト化を可能にした高集積型パ
ワー半導体モジュールを提供することにある。
(課題を解決するための手段)
上記目的を達成するため1本発明は、同一基板上に制御
回路チップと、パワー半導体素子を含む出力回路チップ
とを装着するとともに、前記基板と垂直に設置した基板
上に信号絶縁用のフォト・カプラを配設したことを特徴
とする。
回路チップと、パワー半導体素子を含む出力回路チップ
とを装着するとともに、前記基板と垂直に設置した基板
上に信号絶縁用のフォト・カプラを配設したことを特徴
とする。
(作用)
本発明においては、出力回路用のパワー半導体素子が装
着された基板に対して垂直に設置された基板上に信号絶
縁用のフォト・カプラを設けることにより、フォト・カ
プラとパワー半導体素子とが充分な距離を隔てて設置可
能となり、パワー半導体素子が発するノイズ、熱による
フォト・カプラへの影響を解消する。
着された基板に対して垂直に設置された基板上に信号絶
縁用のフォト・カプラを設けることにより、フォト・カ
プラとパワー半導体素子とが充分な距離を隔てて設置可
能となり、パワー半導体素子が発するノイズ、熱による
フォト・カプラへの影響を解消する。
(実施例)
以下、図に沿って本発明の詳細な説明する。
第1図は本発明に係るパワー半導体モジュールの上部を
除去した状態の斜視図であり、第2図は同じく要部の斜
視図である。
除去した状態の斜視図であり、第2図は同じく要部の斜
視図である。
図において、金1II11!のベース2の上面に枠状に
形成されたケース体23が取付けられており、このケー
ス体23の内部片側に仕切り壁24が形成され、この仕
切り壁24が区画したケース体23内の大きい方の空間
の底面には、パワー回路部17と制御回路部18とが形
成されている。パワー回路部17は、ベース2上面に固
着された絶縁基板4上に、パワー半導体素子5が装着さ
れ、パターンやワイヤボンディング等により結線されて
回路構成される。制御回路部18も、ベース2上面の絶
縁基板4上に各種の回路素子9が装着されて構成される
。
形成されたケース体23が取付けられており、このケー
ス体23の内部片側に仕切り壁24が形成され、この仕
切り壁24が区画したケース体23内の大きい方の空間
の底面には、パワー回路部17と制御回路部18とが形
成されている。パワー回路部17は、ベース2上面に固
着された絶縁基板4上に、パワー半導体素子5が装着さ
れ、パターンやワイヤボンディング等により結線されて
回路構成される。制御回路部18も、ベース2上面の絶
縁基板4上に各種の回路素子9が装着されて構成される
。
仕切り壁24により区画されたケース体23内部の小さ
い方の空間には、その中間部に仕切り壁24と並行して
回路基板25が絶縁基板4と垂直に配置さ九、その回路
基板25の表面(図中右側表面)にはパワー回路部17
の駆動回路に対する信号絶縁用の複数のフォト・カプラ
8が装着される。ここで、回路基板25は回路パターン
が描けるものであれば何でもよく、例えばエポキシ系の
プリント基板やフレキシブル回路基板等を使用すること
ができる。
い方の空間には、その中間部に仕切り壁24と並行して
回路基板25が絶縁基板4と垂直に配置さ九、その回路
基板25の表面(図中右側表面)にはパワー回路部17
の駆動回路に対する信号絶縁用の複数のフォト・カプラ
8が装着される。ここで、回路基板25は回路パターン
が描けるものであれば何でもよく、例えばエポキシ系の
プリント基板やフレキシブル回路基板等を使用すること
ができる。
この回路基板25上には、フォト・カプラ8の1次、2
次間の絶縁が確実に得られるようにフォト・カプラ8が
一列に配置されている。
次間の絶縁が確実に得られるようにフォト・カプラ8が
一列に配置されている。
そして、フォト・カプラ8は、接続導体29を介して下
方の制御回路18と接続されるとともに、上方の入力信
号用端子26にそれぞれ接続される。なお、上方を覆う
フタは第3図、第5@に示した従来例と同一構造である
ので図示を省略する。
方の制御回路18と接続されるとともに、上方の入力信
号用端子26にそれぞれ接続される。なお、上方を覆う
フタは第3図、第5@に示した従来例と同一構造である
ので図示を省略する。
このように、信号線の中間に接続される絶縁用のフォト
カプラ8が、絶縁基板4上に配設されているパワー半導
体素子5に近接することなく一定の距離を隔てられ、し
かもその間を仕切り壁24、さらに回路基板25により
遮蔽されることにより、パワー半導体素子5のスイッチ
ング動作に伴い発生するノイズ及び熱の影響を解消する
ことができる。その結果、ノイズによる制御回路部18
の誤動作が防止され、また、フォト・カプラ8の周囲温
度も一定以下に保たれて耐久性を増すことができる。ま
た、フォト・カプラ8が絶縁基板4上に配設されない分
、絶縁基板4を小さくしてモジュールを小形化すること
ができる。
カプラ8が、絶縁基板4上に配設されているパワー半導
体素子5に近接することなく一定の距離を隔てられ、し
かもその間を仕切り壁24、さらに回路基板25により
遮蔽されることにより、パワー半導体素子5のスイッチ
ング動作に伴い発生するノイズ及び熱の影響を解消する
ことができる。その結果、ノイズによる制御回路部18
の誤動作が防止され、また、フォト・カプラ8の周囲温
度も一定以下に保たれて耐久性を増すことができる。ま
た、フォト・カプラ8が絶縁基板4上に配設されない分
、絶縁基板4を小さくしてモジュールを小形化すること
ができる。
このように上記実施例では、モジュールの高密度化、省
スペース化のためにパワー回路部17と制御回路部18
とを同一基板上に配置して1層構造にした場合の高密度
化に伴って発生する障害を防止することができる。
スペース化のためにパワー回路部17と制御回路部18
とを同一基板上に配置して1層構造にした場合の高密度
化に伴って発生する障害を防止することができる。
なお、上記実施例において、フォト・カプラ8へのノイ
ズと発熱の到達を遮蔽するために設置した仕切り壁24
及び回路基板25の材質として、より遮蔽性能に優れた
材質を選択すると、さらにモジュールの小形化が可能に
なる。
ズと発熱の到達を遮蔽するために設置した仕切り壁24
及び回路基板25の材質として、より遮蔽性能に優れた
材質を選択すると、さらにモジュールの小形化が可能に
なる。
(発明の効果)
以上述べたように本発明によれば、8力回路用のパワー
半導体素子が装着された基板に対して垂直に設置された
基板上に、フォト・カプラが設けられることにより、フ
ォト・カプラとパワー半導体素子が充分な距離を隔てて
設置可能となり、パワー半導体素子が発するノイズ、熱
によるフォト・カプラへの影響を解消して、耐ノイズ性
、耐久性に優れ、立体的な部品配置による小形かつ低コ
ストの高集積型パワー半導体モジュールを得ることがで
きる。
半導体素子が装着された基板に対して垂直に設置された
基板上に、フォト・カプラが設けられることにより、フ
ォト・カプラとパワー半導体素子が充分な距離を隔てて
設置可能となり、パワー半導体素子が発するノイズ、熱
によるフォト・カプラへの影響を解消して、耐ノイズ性
、耐久性に優れ、立体的な部品配置による小形かつ低コ
ストの高集積型パワー半導体モジュールを得ることがで
きる。
第1図は本発明の内部構造を示す斜視図、第2図は要部
を示す斜視図、第3図は従来例を示す分解斜視図、第4
図は回路図、第5図は他の従来例を示す分解斜視図、第
6図は同じ〈従来例の断面図である。 4・・・絶縁基板 8・・・フォト・カプラ 18・・・制御回路部 24・・・仕切り壁 5・・・パワー半導体素子 17・・・パワー回路部 23・・・ケース体 25・・・回路基板
を示す斜視図、第3図は従来例を示す分解斜視図、第4
図は回路図、第5図は他の従来例を示す分解斜視図、第
6図は同じ〈従来例の断面図である。 4・・・絶縁基板 8・・・フォト・カプラ 18・・・制御回路部 24・・・仕切り壁 5・・・パワー半導体素子 17・・・パワー回路部 23・・・ケース体 25・・・回路基板
Claims (1)
- 同一基板上に制御回路チップと、パワー半導体素子を含
む出力回路チップとを装着するとともに、前記基板と垂
直に設置した基板上に信号絶縁用のフォト・カプラを配
設したことを特徴とする高集積型パワー半導体モジュー
ル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2043671A JPH03245769A (ja) | 1990-02-23 | 1990-02-23 | 高集積型パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2043671A JPH03245769A (ja) | 1990-02-23 | 1990-02-23 | 高集積型パワー半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03245769A true JPH03245769A (ja) | 1991-11-01 |
Family
ID=12670308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2043671A Pending JPH03245769A (ja) | 1990-02-23 | 1990-02-23 | 高集積型パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03245769A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336793A (ja) * | 2006-05-16 | 2007-12-27 | Denso Corp | 電力変換装置 |
JP2013247192A (ja) * | 2012-05-24 | 2013-12-09 | Nec Access Technica Ltd | パワーモジュール |
WO2018189948A1 (ja) * | 2017-04-12 | 2018-10-18 | 三菱電機株式会社 | 半導体モジュール、半導体モジュールの製造方法および電力変換装置 |
US10109759B2 (en) | 2017-03-10 | 2018-10-23 | Mitsubishi Electric Corporation | Semiconductor module and power conversion device |
-
1990
- 1990-02-23 JP JP2043671A patent/JPH03245769A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007336793A (ja) * | 2006-05-16 | 2007-12-27 | Denso Corp | 電力変換装置 |
JP2013247192A (ja) * | 2012-05-24 | 2013-12-09 | Nec Access Technica Ltd | パワーモジュール |
US10109759B2 (en) | 2017-03-10 | 2018-10-23 | Mitsubishi Electric Corporation | Semiconductor module and power conversion device |
DE102017223269B4 (de) | 2017-03-10 | 2021-12-16 | Mitsubishi Electric Corporation | Halbleitermodul und Leistungsumrichteranordnung |
WO2018189948A1 (ja) * | 2017-04-12 | 2018-10-18 | 三菱電機株式会社 | 半導体モジュール、半導体モジュールの製造方法および電力変換装置 |
JP6410998B1 (ja) * | 2017-04-12 | 2018-10-24 | 三菱電機株式会社 | 半導体モジュール、半導体モジュールの製造方法および電力変換装置 |
CN110462805A (zh) * | 2017-04-12 | 2019-11-15 | 三菱电机株式会社 | 半导体模块、半导体模块的制造方法以及电力变换装置 |
US10930616B2 (en) | 2017-04-12 | 2021-02-23 | Mitsubishi Electric Corporation | Semiconductor module, method for manufacturing semiconductor module, and power conversion apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2854757B2 (ja) | 半導体パワーモジュール | |
EP0324244B1 (en) | Tape automated bonding package for a semiconductor chip with decoupling | |
EP0697732B1 (en) | Driving circuit module | |
JP2007227957A (ja) | 半導体装置モジュール | |
US5067005A (en) | Semiconductor device | |
JP2009225612A (ja) | パワーモジュール | |
JP5285224B2 (ja) | 回路装置 | |
JP3941266B2 (ja) | 半導体パワーモジュール | |
JP2006304591A (ja) | スイッチモード電源のための一次側能動回路装置 | |
US11387180B2 (en) | Power module including a carrier assembly with combination of circuit board and lead frame | |
KR20010041593A (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
JP2848068B2 (ja) | 半導体装置 | |
JPH0525390B2 (ja) | ||
US5353194A (en) | Modular power circuit assembly | |
JPH0621330A (ja) | 半導体パワーモジュール | |
JPH03245769A (ja) | 高集積型パワー半導体モジュール | |
JPH07263621A (ja) | 半導体装置 | |
EP0077818B1 (en) | A pacakage for a semiconductor chip having a capacitor as an integral part thereof | |
JP4086963B2 (ja) | パワーモジュール | |
JP2973646B2 (ja) | ベアチップlsiの実装構造 | |
JPH1056248A (ja) | プリント回路基板およびこれを備えた電子機器 | |
JPH09180891A (ja) | 電子回路装置 | |
JPH0636639Y2 (ja) | 電源モジュール | |
JPH04186667A (ja) | 半導体装置 | |
JP2000196009A (ja) | 半導体パワーモジュール |