JPH0621330A - 半導体パワーモジュール - Google Patents

半導体パワーモジュール

Info

Publication number
JPH0621330A
JPH0621330A JP4172773A JP17277392A JPH0621330A JP H0621330 A JPH0621330 A JP H0621330A JP 4172773 A JP4172773 A JP 4172773A JP 17277392 A JP17277392 A JP 17277392A JP H0621330 A JPH0621330 A JP H0621330A
Authority
JP
Japan
Prior art keywords
circuit
circuit board
control circuit
elements
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4172773A
Other languages
English (en)
Inventor
Seiichi Oshima
征一 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4172773A priority Critical patent/JPH0621330A/ja
Publication of JPH0621330A publication Critical patent/JPH0621330A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Abstract

(57)【要約】 【目的】 電気的雑音による誤動作を防止しつつ大電力
を制御する。 【構成】 装置の回路基板２１０は２つの領域Ｂ１、Ｂ
２に分割されており、領域Ｂ１にはＩＧＢＴ素子Ｔ１〜
Ｔ６を有する主回路が展開され、領域Ｂ２には主回路を
制御する制御回路が展開されている。すなわち、大電力
を制御し、強力な電気的雑音の発生源である主回路と、
電気的雑音による誤動作の危険がある制御回路とが同一
回路基板の上に、互いに分離して展開されている。 【効果】 主回路が発生する電気的雑音の制御回路への
侵入が低減されるので、電気的雑音に起因する制御回路
の誤動作が防止される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体パワーモジュ
ールの電気的雑音への耐性の改良に関するものである。
【０００２】
【従来の技術】半導体パワーモジュールは、電力制御用
の半導体素子を備える主回路と、当該回路との間で信号
を交換することにより当該回路の動作を制御する半導体
素子を備える制御回路とを、１個の装置に組み込んだも
のである。この半導体パワーモジュールは、モータ等の
動作を制御するインバータ等に主として応用されてい
る。半導体パワーモジュールにおいては、その電力損失
の低減、並びにモータなどの電力制御対象の高速応答性
及びその動作精度の向上等のために、電力を反復的に遮
断および接続する周波数の高いものが要求されている。
更に、産業用の大型モータ等の駆動に使用できる、より
大きな電力を制御し得る半導体パワーモジュールが求め
られている。これらの要求に応えるものとして、電力制
御半導体素子として高速動作の可能な絶縁ゲート型バイ
ポーラトランジスタ（以下、ＩＧＢＴと称する）を用い
て、電圧値２２０Ｖ、電流値３０Ａ程度の電力を１０kH
z 程度の高い周波数で制御し得る、半導体パワーモジュ
ールが近年開発されている。
【０００３】
【発明が解決しようとする課題】半導体パワーモジュー
ルにおいては、更に高い周波数で、かつ更に大きい電力
を制御し得る装置が要求されている。しかしながら、こ
れらの要求に応えて、例えば電圧値４４０Ｖ、電流値３
０Ａ〜６００Ａの範囲の大電力を、１０kHz 〜２０kHz
の高い周波数で制御し得る半導体パワーモジュールを構
成するには、以下のような問題点を解決することが不可
欠である。
【０００４】動作周波数が高く、かつ遮断、接続する電
流値が高いと、これらに比例して回路に発生する電気的
雑音が大きくなる。その結果、制御回路を構成する半導
体素子などにおいて、電気的雑音に起因する誤動作が生
じる。このため、従来の装置の構成を基礎として、動作
速度が高く電流容量の高い電力制御用半導体素子を使用
し、回路基板の配線の電流容量を高くする等の単なる設
計変更を行うだけでは、電気的雑音による回路の誤動作
が避けられず、上述の大電力かつ高周波数の半導体パワ
ーモジュールを構成することはできない。
【０００５】また、例えば出力電圧値が２２０Ｖで、出
力電流値３０Ａ以下である比較的低出力電力の半導体パ
ワーモジュールにおいても、電気的雑音による誤動作を
防止しつつ、しかもより小型の装置を実現することが求
められている。
【０００６】この発明は、上述の問題点を解消するため
に行われたものであり、電気的雑音による回路の誤動作
がなく、高周波数で大電力を制御し得て、しかも小型の
半導体パワーモジュールを提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明にかかる請求項
１に記載の半導体パワーモジュールは、（ａ）電力を制
御する電力制御半導体素子を有する主回路と、（ｃ）前
記主回路を展開する第１の回路基板と、（ｂ）当該主回
路を制御する制御回路と、（ｄ）前記制御回路を展開
し、前記第１の回路基板とは分離して配置される、第２
の回路基板と、を備えるものである。
【０００８】この発明にかかる請求項２に記載の半導体
パワーモジュールは、（ａ）電力を制御する電力制御半
導体素子を有する主回路と、（ｂ）当該主回路を制御す
る制御回路と、（ｃ）互いに分離された、前記主回路を
展開する第１の領域と、前記制御回路を展開する第２の
領域と、を有する回路基板と、を備えるものである。
【０００９】
【作用】この発明における半導体パワーモジュールで
は、電力を制御する主回路と、これを制御する制御回路
とが、別個に設けられる回路基板に互いに分離して展開
される。このため、主回路で発生する電気的雑音の制御
回路への侵入が低減される（請求項１）。
【００１０】この発明における半導体パワーモジュール
では、電力を制御する主回路と、これを制御する制御回
路とが、同一の回路基板に設けられる２領域に、互いに
分離して展開される。このため、主回路で発生する電気
的雑音の制御回路への侵入が低減される（請求項２）。
【００１１】
【実施例】［実施例１．］ ＜装置１００の回路構成と動作＞図２はこの発明の一実
施例における半導体パワーモジュール１００の回路１１
０の主要な部分を示す概略回路図である。この装置１０
０の定格出力電圧、及び最大出力電流は、例えばそれぞ
れ４４０Ｖ、及び３０Ａ〜６００Ａである。また、出力
電流を遮断及び接続する動作の周波数は、１０kHz 〜２
０kHz である。
【００１２】回路１１０は、２つの回路部分１２０、１
３０を有している。主回路１２０は、電力を制御し、か
つ出力する回路部分である。２個の電源端子ＰＳ
（Ｐ）、ＰＳ（Ｎ）には、それぞれ直流の高電位Ｐ及び
低電位Ｎが外部電源（図示しない）より印加される。す
なわち、これらの電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）を通
して、外部電源より主回路１２０へ電力が供給される。
主回路１２０は６個の電力制御用のＩＧＢＴ素子Ｔ１〜
Ｔ６を備えており、入力された電力をＵ、Ｖ、Ｗ相の３
相に対応して制御し、これらの制御された電力を各々３
個の出力端子ＯＵＴ（Ｕ）、ＯＵＴ（Ｖ）、ＯＵＴ
（Ｗ）を通して、装置１００の外部へ出力する。
【００１３】制御回路１３０は、ＩＧＢＴ素子Ｔ１〜Ｔ
６の動作を制御する回路部分である。制御回路１３０は
６個の能動的な半導体素子ＩＣ１〜ＩＣ６を備えてい
る。これらの半導体素子ＩＣ１〜ＩＣ６は、それぞれ信
号入力端子ＩＮ１〜ＩＮ６へ外部より入力される入力信
号ＶIN１〜ＶIN６に応答して、ＩＧＢＴ素子Ｔ１〜Ｔ６
のゲートＧへゲート電圧信号ＶG １〜ＶG ６を送出す
る。ＩＧＢＴ素子Ｔ１〜Ｔ６は、これらのゲート電圧信
号に応答して、コレクタＣとエミッタＥの間の電流の遮
断及び接続を行う。
【００１４】４個の独立した外部の直流電圧源（図示し
ない）を、高電位側（正）の電源端子ＶCC１〜ＶCC４
と、低電位側（負）の電源端子ＶEE１〜ＶEE４の各１同
士の対に接続することにより、これらの電源端子を介し
て半導体素子ＩＣ１〜ＩＣ６へ直流電圧が供給される。
負の電源端子ＶEE１〜ＶEE３は、ＩＧＢＴ素子Ｔ１〜Ｔ
３のエミッタＥと電気的に接続されており、負の電源端
子ＶEE４は、互いに共通電位であるＩＧＢＴ素子Ｔ４〜
Ｔ６のエミッタＥに接続されている。
【００１５】主回路１２０は相対的に大きい電流が流れ
る回路であり、大電流、及び大電流に伴う発熱に耐え得
る回路設計が施される。一方、制御回路１３０は電圧信
号を処理する回路であるため、当該回路に流れる電流は
微小である。このため、制御回路１３０では、大電流に
相応した回路設計は要しない。
【００１６】＜装置１００の外観＞図３は装置１００の
外観を示す斜視図である。装置１００は合成樹脂等の絶
縁体で構成されるケース１０１を備えており、ケース１
０１の上面には蓋１０２が設けられている。主回路１２
０の端子１０３と、制御回路１３０の端子１０４が、ケ
ース１０１の上面の外部に露出している。
【００１７】＜主回路１２０の回路素子の配置＞図４
は、ケース１０１の所定の位置に収納された主回路の回
路基板１２１の平面図である。回路基板１２１は４個の
回路基板１２１ａ〜１２１ｄを備えている。これらの回
路基板１２１ａ〜１２１ｄは、ケース１０１の底面を構
成する銅ベース１２２の上面に配置されている。回路基
板１２１ａ及び１２１ｂの上には、ＩＧＢＴ素子Ｔ１〜
Ｔ６、これらの各々に付随する受動的な回路素子Ｄ１〜
Ｄ６、及び配線パターンが設けられている。配線パター
ンＰ（Ｐ）、Ｐ（Ｎ）、Ｐ（Ｕ）、Ｐ（Ｖ）、及びＰ
（Ｗ）は、それぞれ高電位Ｐ、低電位Ｎ、Ｕ相出力、Ｖ
相出力、及びＷ相出力の配線パターンである。これらの
配線パターンは、大電流が通過するのに十分な幅と厚さ
とを有している。各配線パターンは、それぞれに描かれ
る斜線部分において、対応する電源端子ＰＳ（Ｐ）、Ｐ
Ｓ（Ｎ）、出力端子ＯＵＴ（Ｕ）、ＯＵＴ（Ｖ）、ＯＵ
Ｔ（Ｗ）にそれぞれ接続される。
【００１８】回路基板１２１ｃ、１２１ｄは、ＩＧＢＴ
素子Ｔ１〜Ｔ６と制御回路１３０との間を中継する回路
基板である。これらの回路基板上に形成された配線パタ
ーンにおいて、配線パターンＰ（Ｅ１）〜Ｐ（Ｅ６）は
各々ＩＧＢＴ素子Ｔ１〜Ｔ６のエミッタＥに接続されて
おり、配線パターンＰ（Ｇ１）〜Ｐ（Ｇ６）は各々ＩＧ
ＢＴ素子Ｔ１〜Ｔ６のゲートＧに接続されている。ＩＧ
ＢＴ素子Ｔ１〜Ｔ６は、これらの素子の各１のコレクタ
Ｃを流れる電流（コレクタ電流）の大きさを検出し、コ
レクタ電流に対応した電圧信号を送出する検出回路を備
えている。配線パターンＰ（Ｓ１）〜Ｐ（Ｓ６）は、各
々ＩＧＢＴ素子Ｔ１〜Ｔ６が備える検出回路に接続され
ており、コレクタ電流の検出信号を伝達する。これらの
検出信号は制御回路１３０へ伝達され、半導体素子ＩＣ
１〜ＩＣ６へ入力される。半導体素子ＩＣ１〜ＩＣ６
は、入力信号ＶIN１〜ＶIN６とともに、これらコレクタ
電流の検出信号をも参照して、ゲート電圧信号ＶG １〜
ＶG ６を出力する。配線パターンＰ（ＥＸ）は、その他
の信号を伝達する配線パターンである。
【００１９】これらの配線パターンは、それぞれに描か
れる斜線部分において、制御回路１３０へ接続される複
数の導体ピン（後述する）の各１の一端に接続される。
すなわち、これらの配線パターンは、導体ピンを介して
制御回路１３０に電気的に接続される。多数の導体ワイ
ヤｗによって、上述の素子同士、あるいは素子と配線パ
ターンの間が適宜、電気的に接続されている。
【００２０】＜制御回路１３０の回路素子の配置＞図５
は、制御回路１３０を展開する回路基板１３１の平面図
である。大電流に対応し得るように、制御回路１３０は
発熱の大きい主回路１２０とは別個の基板の上に展開さ
れている。回路基板１３１の上には、能動的な半導体素
子ＩＣ１〜ＩＣ７、これらの各々に付随する各種の受動
的な回路素子ＥＬ、及び配線パターンが設けられてい
る。電気的雑音による半導体素子ＩＣ１〜ＩＣ７の誤動
作を防止するために、これら半導体素子ＩＣ１〜ＩＣ７
の各１に近接して、これらに付随する回路素子ＥＬが配
置されている。すなわち、回路基板１３１の主面は図５
において点線でその境界が描かれている複数のエリアに
分割されていて、各エリアＡ１〜Ａ７の中に半導体素子
ＩＣ１〜ＩＣ７の各１とこれに付随する回路素子ＥＬが
配置されている。なお、半導体素子ＩＣ７は、半導体素
子ＩＣ１〜ＩＣ６とは異なる目的で設けられている。
【００２１】回路基板１３１には配線パターンに接続さ
れたスルーホールが設けられており、前述の導体ピンの
他の一端がこれらのスルーホールに接続されている。こ
れらの導体ピンを介して、スルーホールＴＨ（Ｅ１）〜
ＴＨ（Ｅ６）、ＴＨ（Ｇ１）〜ＴＨ（Ｇ６）、ＴＨ（Ｓ
１）〜ＴＨ（Ｓ６）、ＴＨ（ＥＸ）は、各々前述の配線
パターンＰ（Ｅ１）〜Ｐ（Ｅ６）、Ｐ（Ｇ１）〜Ｐ（Ｇ
６）、Ｐ（Ｓ１）〜Ｐ（Ｓ６）、Ｐ（ＥＸ）と接続され
ている。回路基板１３１には、配線パターンに接続さ
れ、更に前述の外部電源等に接続される端子１０４が設
けられている。
【００２２】回路基板１２１及び回路基板１３１上の回
路素子は、これらの基板が後に図６において図示するよ
うに相互に上方と下方とに互いに対向して配置されたと
きに、半導体素子ＩＣ１〜ＩＣ６の各１とこれに付随す
る回路素子ＥＬとが、その制御対象であるＩＧＢＴ素子
Ｔ１〜Ｔ６の各１とこれに付随する回路素子Ｄ１〜Ｄ６
の各１の略上方に位置するように配置される。例えば、
回路基板１３１において半導体素子ＩＣ１とこれに付随
する回路素子ＥＬが配置されるエリアＡ１は、回路基板
１２１におけるＩＧＢＴ素子Ｔ１、回路素子Ｄ１などが
存在する領域の略真上に位置するように設けられる。こ
のことにより、回路基板１２１に展開される回路からの
電気的雑音に起因する半導体素子ＩＣ１〜ＩＣ６の誤動
作を更に抑制することができる。
【００２３】ＩＧＢＴ素子Ｔ１〜Ｔ６が動作し、大きな
コレクタ電流を遮断及び接続するのに伴って、ＩＧＢＴ
素子Ｔ１〜Ｔ３のエミッタＥの電位（エミッタ電位）は
激しく振動する。この振動的な電位は、電磁輻射あるい
は配線パターン間の容量結合などにより、半導体素子Ｉ
Ｃ１〜ＩＣ６に電気的雑音をもたらす。しかしながら、
例えば半導体素子ＩＣ１の負の電源電位はＩＧＢＴ素子
Ｔ１のエミッタ電位と共通であり、このため半導体素子
ＩＣ１はＩＧＢＴ素子Ｔ１の動作に伴う電気的雑音の影
響を受けにくい。一方、半導体素子ＩＣ１は他のＩＧＢ
Ｔ素子の動作に伴う電気的な雑音の影響は受け易い。従
って半導体素子ＩＣ１と、それに付随する回路素子ＥＬ
が配置されるエリアＡ１を、その制御対象であるＩＧＢ
Ｔ素子Ｔ１の真上に配置して、他のＩＧＢＴ素子Ｔ２〜
Ｔ６からは比較的遠方に配置することにより、これらの
素子の動作に伴う電気的雑音の半導体素子ＩＣ１の動作
への影響を低減することができる。他の半導体素子ＩＣ
２〜ＩＣ６についても同様である。
【００２４】また、半導体素子ＩＣ７をも含めて半導体
素子ＩＣ４〜ＩＣ６の負の電源電位は、ＩＧＢＴ素子Ｔ
４〜Ｔ６の共通のエミッタ電位と同電位である。従っ
て、エリアＡ４〜Ａ７の各１は、ＩＧＢＴ素子Ｔ４〜Ｔ
６の配置される領域全体の上方に相応する回路基板１３
１上の領域に含まれておればよい。
【００２５】なお、回路基板１３１は配線パターンが両
主面に設けられる２層基板であり、図５に示される回路
素子が配置される主面の裏側に相当する主面には、エリ
アＡ１全体に、ＩＧＢＴ素子Ｔ１のエミッタ電位と同電
位であるシールドパターンが設けられ、電気的雑音の侵
入を更に抑制している。エリアＡ２〜Ａ７についても同
様のシールドパターンが設けられている。
【００２６】＜装置１００の断面構造＞図６は装置１０
０の正面断面図である。装置１００をより小型化するた
めに、回路基板１３１と回路基板１２１は、互いに装置
１００の上方と下方とに互いに対向して配置されてい
る。前述のように複数の導体ピンＰＩによって、回路基
板１２１上の回路と回路基板１３１上の回路とが電気的
に適宜接続されている。回路基板１２１の本体はセラミ
ックあるいは窒化アルミニウムで構成され、その底面は
全面にわたって銅箔によって覆われている。この銅箔の
表面を銅ベース１２２の上面にハンダ付けすることによ
り、回路基板１２１は銅ベース１２２に固定されてい
る。回路基板１２１の上面には配線パターンＰ（Ｎ）、
Ｐ（Ｗ）等の配線パターンが形成されており、その上面
にはＩＧＢＴ素子Ｔ３、Ｔ６等の回路素子がハンダ付け
されている。
【００２７】装置１００の底面を略全面にわたって占め
る銅ベース１２２は、主として放熱を目的として設けら
れる。すなわち、銅ベース１２２は、主回路１２０に発
生する損失熱を装置１００の外部へ放出し、主回路１２
０及び制御回路１３０における温度の過度な上昇を防止
する。
【００２８】蓋１０２はその本体が合成樹脂等の電気的
な絶縁体で構成され、その下面には略全面にわたって銅
シート１０５が接着されている。銅シート１０５は電源
端子ＰＳ（Ｎ）と電気的に接続されており、電源端子Ｐ
Ｓ（Ｎ）以外の端子１０３、及び端子１０４とは絶縁さ
れている。すなわち、銅シート１０５の電位は、装置１
００の回路の安定電位である低電位Ｎと同じ電位に保た
れている。このため、銅シート１０５は電磁輻射雑音に
対して遮蔽の効果を奏する。すなわち銅シート１０５
は、電磁輻射雑音の侵入を抑制して制御回路１３０等の
誤動作を防止するとともに、主回路１２０等で発生する
電磁輻射雑音が装置１００の外部へ漏洩するのを抑制す
る。
【００２９】装置１００を使用する際には、装置１００
に接続される外部電源その他の外部装置が、装置１００
に近接して設けられる。しかしながら、損失熱の大きい
回路基板１２１が配置される装置１００の底面には、前
述の通り放熱設計が施されているために、外部装置は装
置１００の上面に設置される。端子１０３、１０４が装
置１００の上面に設けられているのは、この理由によ
る。端子１０３に接続される外部装置は特に強い電気的
雑音の発生源であり、この電気的雑音が制御回路１３０
へ侵入して制御回路１３０の誤動作を招くおそれがあ
る。上述の蓋１０２に銅シート１０５を設ける構成は、
この電気的雑音の制御回路１３０への侵入を効果的に遮
蔽する。
【００３０】［実施例１の変形例］図７は、装置１００
の変形例における回路基板の斜視図である。図７（ａ）
に示す例では、回路基板１２１と回路基板１３１とが、
１個の装置の中に階段状に配置されている。この装置例
では、回路基板１２１と回路基板１３１において、互い
に対向する部分がない。このため、この装置例では回路
基板１２１に展開される主回路１２０からの電気的雑音
が回路基板１３１上の制御回路１３０に侵入し難いとい
う効果がある。回路基板１２１と回路基板１３１とが部
分的に対向する構成を有する装置においても、対向しな
い部分の比率に相応して上述の効果を奏する。図７
（ａ）に示す構成において、回路基板１２１と回路基板
１３１とを、その主面に沿った方向に互いに離隔させて
成る装置を構成することもできる。この装置例では、更
に顕著に上述の効果が現れる。しかしながら、過度に離
隔する構成は、装置１００を小型化するという要請から
は好ましくない。
【００３１】図７（ｂ）に示す装置例では、回路基板１
２１と回路基板１３１とが同一平面上において、互いに
接し、ないし離隔して設けられている。この装置例にお
いても、回路基板１２１に展開される主回路１２０から
の電気的雑音が回路基板１３１上の制御回路１３０に侵
入し難いという利点がある。相互の離隔距離が大きいほ
ど、上述の効果はより顕著に現れる。しかしながら、離
隔距離を過度に大きくする構成は、装置１００を小型化
する要請には適しない。
【００３２】［実施例２．］図１は、この発明の第２の
実施例による半導体パワーモジュール２００の回路基板
２１０上の部品配置図である。以下の図において、実施
例１の装置１００と同一の機能を有する部分は同一の符
号を付けている。この実施例の装置２００は、実施例１
の装置１００よりも制御すべき電力が小さく、定格出力
電圧、及び最大出力電流は、それぞれ例えば２２０Ｖ、
及び３０Ａ以下である。このため、主回路１２０と制御
回路１３０とは同一の回路基板２１０の上に展開されて
いる。この構成は、実施例１の装置１００に比べて、装
置を更に小型化し得る利点を備えている。半導体素子Ｉ
Ｃ８は、図２の回路図における半導体素子ＩＣ４〜ＩＣ
６の機能を１個の半導体素子で実現するものである。こ
の部品配置図では、半導体素子ＩＣ１〜ＩＣ３、ＩＣ８
に付随する受動的な回路素子は、図示を省略されてい
る。
【００３３】回路基板２１０は２つの領域Ｂ１、Ｂ２に
分割されている。そして主回路１２０は１つの領域Ｂ１
上に展開されており、制御回路１３０は他方の領域Ｂ２
上に展開されている。主回路の端子２０４、及び制御回
路の端子２０３もそれぞれ領域Ｂ１、及びＢ２の上に設
けられる。
【００３４】図８に装置２００の外観斜視図を示す。回
路基板２１０は合成樹脂などの絶縁体で構成されるケー
ス２０１の中に収納されている。装置２００の上面には
絶縁体の蓋２０２が設けられている。蓋２０２の外部
に、制御回路の端子２０３と主回路の端子２０４とが露
出している。装置２００の底面には放熱を主目的とし
て、アルミニウムの遮蔽板（図示しない）が設けられて
いる。
【００３５】図９は回路基板２１０の配線パターンの平
面図である。回路基板２１０は、基板本体２１１の上面
と下面とに配線パターンが形成されている、いわゆる両
面基板（２層基板）である。図９には両層の配線パター
ンを重ねて描いている。比較的細い線で輪郭が描かれる
配線パターンは、回路基板２１０の上面側の配線パター
ン（第１層配線パターン）であり、比較的太い線で輪郭
が描かれる配線パターンは下面側の配線パターン（第２
層配線パターン）である。ＩＧＢＴ素子Ｔ１〜Ｔ６、半
導体素子ＩＣ１〜ＩＣ３、ＩＣ８及びその他の回路素子
は上面側に配置される。
【００３６】半導体素子ＩＣ１〜ＩＣ３、ＩＣ８、及び
これらの各１に付随する回路素子と第１層配線パターン
はそれぞれ、最小の広がりを有するエリアＡＲ１〜ＡＲ
３、ＡＲ８の中に配置され、それぞれのエリアの直下を
覆うように第２層配線パターンＰＢ１〜ＰＢ３、ＰＢ８
が形成されている。これらの配線パターンＰＢ１〜ＰＢ
３、ＰＢ８は、各々配線パターンＰ（ＶEE１）〜Ｐ（Ｖ
EE３）、Ｐ（ＶEE８）に接続されている。すなわち、配
線パターンＰＢ１〜ＰＢ３は、ＩＧＢＴ素子Ｔ１〜Ｔ３
のエミッタ電位と同電位を保持し、配線パターンＰＢ８
は、ＩＧＢＴ素子Ｔ４〜Ｔ６の共通のエミッタ電位と同
電位を保持する。従って、配線パターンＰＢ１〜ＰＢ
３、ＰＢ８は、それぞれエリアＡＲ１〜ＡＲ３、及びＡ
Ｒ８に属する回路への電気的雑音の侵入を抑えるべく作
用する。
【００３７】制御回路１３０が展開されるエリアＡＲ１
〜ＡＲ３、ＡＲ８は領域Ｂ２のみを占めている。従っ
て、制御回路１３０の配線パターンは、領域Ｂ２の中に
形成されている。同様に主回路１２０の配線パターン
は、領域Ｂ１の中に形成されている。すなわち、主回路
１２０と制御回路１３０とは同一の回路基板２１０上に
おいて、２つの領域に分離されている。このため、主回
路１２０で発生した電気的雑音の制御回路１３０への侵
入が低減されるので、制御回路１３０の電気的雑音に起
因する誤動作が防止される。
【００３８】［実施例２の変形例］図１０及び図１１
は、装置２００の変形例における回路基板２１０上の部
品配置図である。図１０に示す装置例では、矩形の回路
基板２１０が直線状の境界をもって互いに接し合う、矩
形の２領域領域Ｂ１、Ｂ２に分割されている。それぞれ
の領域Ｂ１、Ｂ２には主回路１２０と制御回路１３０が
展開されている。この装置例においても、図１に示した
装置例と同様に、主回路１２０と制御回路１３０とが同
一の回路基板２１０上の２領域に分離して展開されてい
る。このためこの装置例においても、主回路１２０で発
生した電気的雑音の制御回路１３０への侵入が低減され
るので、制御回路１３０の電気的雑音に起因する誤動作
が防止される。
【００３９】図１１に示す装置例では、回路基板２１０
が３領域Ｂ１、Ｂ２ａ、及びＢ２ｂに分割されている。
領域Ｂ１の中において、領域Ｂ２ａに近接する領域にＩ
ＧＢＴ素子Ｔ１〜Ｔ３が配置され、領域Ｂ２ａにはこれ
らのＩＧＢＴ素子Ｔ１〜Ｔ３を制御する半導体素子ＩＣ
１〜ＩＣ３が配置される。一方、領域Ｂ１の中におい
て、領域Ｂ２ｂに近接する領域にはＩＧＢＴ素子Ｔ４〜
Ｔ６が配置され、領域Ｂ２ｂにはこれらのＩＧＢＴ素子
Ｔ４〜Ｔ６を制御する半導体素子ＩＣ４〜ＩＣ６が配置
される。
【００４０】この装置例では、主回路１２０と制御回路
１３０とが同一の回路基板２１０の上で分離して展開さ
れるので、上述の装置例と同様に、主回路１２０で発生
した電気的雑音が制御回路１３０へ侵入し難い。更にこ
の装置例では、ＩＧＢＴ素子Ｔ１〜Ｔ６のおのおのと、
これらを制御する半導体素子ＩＣ１〜ＩＣ６とが、互い
に近接して配置される。このためこの装置例では、半導
体素子ＩＣ１〜ＩＣ６とＩＧＢＴ素子Ｔ１〜Ｔ６の間の
配線パターンを最短にすることができるので、これらの
配線パターンに電気的雑音が侵入し難いという更なる効
果がある。
【００４１】
【発明の効果】この発明における半導体パワーモジュー
ルでは、電力を制御する主回路と、これを制御する制御
回路とが、別個に設けられる回路基板に互いに分離して
展開されるので、主回路で発生する電気的雑音の制御回
路への侵入が低減される。このため、この発明の装置
は、電気的雑音による制御回路の誤動作を防止する効果
を有している（請求項１）。
【００４２】この発明における半導体パワーモジュール
では、電力を制御する主回路と、これを制御する制御回
路とが、同一の回路基板に設けられる２領域に、互いに
分離して展開されるので、主回路で発生する電気的雑音
の制御回路への侵入が低減される。このため、この発明
の装置は、電気的雑音による制御回路の誤動作を防止す
る効果を有している。更に、前記２種類の回路が同一の
回路基板に展開されるので、装置を小型化し得る効果が
ある（請求項２）。
【図面の簡単な説明】
【図１】この発明の第２の実施例における回路基板の平
面図である。
【図２】この発明の一実施例における装置の回路図であ
る。
【図３】この発明の一実施例における装置の外観斜視図
である。
【図４】この発明の一実施例における主回路の回路基板
の平面図である。
【図５】この発明の一実施例における制御回路の回路基
板の平面図である。
【図６】この発明の一実施例における装置の正面断面図
である。
【図７】この発明の一実施例の変形例における回路基板
の斜視図である。
【図８】この発明の第２の実施例における装置の外観斜
視図である。
【図９】この発明の第２の実施例における回路基板の平
面図である。
【図１０】この発明の第２の実施例の第１の変形例にお
ける回路基板の平面図である。
【図１１】この発明の第２の実施例の第２の変形例にお
ける回路基板の平面図である。
【符号の説明】
１００ 半導体パワーモジュール １２０ 主回路 １３０ 制御回路 Ｔ１〜Ｔ６ ＩＧＢＴ素子（電力制御半導体素子） １２１ 回路基板 １３１ 回路基板 ２００ 半導体パワーモジュール ２１０ 回路基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】（ａ）電力を制御する電力制御半導体素子
    を有する主回路と、 （ｃ）前記主回路を展開する第１の回路基板と、 （ｂ）当該主回路を制御する制御回路と、 （ｄ）前記制御回路を展開し、前記第１の回路基板とは
    分離して配置される、第２の回路基板と、 を備える半導体パワーモジュール。
  2. 【請求項２】（ａ）電力を制御する電力制御半導体素子
    を有する主回路と、 （ｂ）当該主回路を制御する制御回路と、 （ｃ）互いに分離された、前記主回路を展開する第１の
    領域と、前記制御回路を展開する第２の領域と、を有す
    る回路基板と、 を備える半導体パワーモジュール。
JP4172773A 1992-06-30 1992-06-30 半導体パワーモジュール Pending JPH0621330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4172773A JPH0621330A (ja) 1992-06-30 1992-06-30 半導体パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4172773A JPH0621330A (ja) 1992-06-30 1992-06-30 半導体パワーモジュール

Publications (1)

Publication Number Publication Date
JPH0621330A true JPH0621330A (ja) 1994-01-28

Family

ID=15948075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4172773A Pending JPH0621330A (ja) 1992-06-30 1992-06-30 半導体パワーモジュール

Country Status (1)

Country Link
JP (1) JPH0621330A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058771A (ko) * 1999-12-30 2001-07-06 구자홍 전기/전자 제품용 원 시스템 모듈
US6341066B1 (en) 1999-09-30 2002-01-22 Denso Corporation Electronic control unit having drive element and control processing element
US6442027B2 (en) 2000-02-23 2002-08-27 Denso Corporation Electronic control unit having connector positioned between two circuit substrates
US6466447B2 (en) 2000-02-24 2002-10-15 Denso Corporation Electronic control unit having flexible wires connecting connector to circuit board
JPWO2002082541A1 (ja) * 2001-04-02 2004-07-29 三菱電機株式会社 電力用半導体装置
JP2009021345A (ja) * 2007-07-11 2009-01-29 Mitsubishi Electric Corp パワー半導体モジュール
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2009105178A (ja) * 2007-10-23 2009-05-14 Nichicon Corp パワー半導体ユニット
US7602216B2 (en) 2007-02-20 2009-10-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2009289980A (ja) * 2008-05-29 2009-12-10 Mitsubishi Electric Corp 半導体装置
JP2010118699A (ja) * 2010-02-24 2010-05-27 Mitsubishi Electric Corp 電力用半導体装置
US7977974B2 (en) 2007-02-20 2011-07-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
EP2808892A1 (en) * 2013-05-31 2014-12-03 Kabushiki Kaisha Toyota Jidoshokki Inverter unit
US9736943B2 (en) 2013-07-11 2017-08-15 Mitsubishi Electric Corporation Power module

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6341066B1 (en) 1999-09-30 2002-01-22 Denso Corporation Electronic control unit having drive element and control processing element
KR20010058771A (ko) * 1999-12-30 2001-07-06 구자홍 전기/전자 제품용 원 시스템 모듈
US6442027B2 (en) 2000-02-23 2002-08-27 Denso Corporation Electronic control unit having connector positioned between two circuit substrates
US6466447B2 (en) 2000-02-24 2002-10-15 Denso Corporation Electronic control unit having flexible wires connecting connector to circuit board
JPWO2002082541A1 (ja) * 2001-04-02 2004-07-29 三菱電機株式会社 電力用半導体装置
JP4490041B2 (ja) * 2001-04-02 2010-06-23 三菱電機株式会社 電力用半導体装置
US7602216B2 (en) 2007-02-20 2009-10-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7977974B2 (en) 2007-02-20 2011-07-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2009021345A (ja) * 2007-07-11 2009-01-29 Mitsubishi Electric Corp パワー半導体モジュール
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2009105178A (ja) * 2007-10-23 2009-05-14 Nichicon Corp パワー半導体ユニット
JP2009289980A (ja) * 2008-05-29 2009-12-10 Mitsubishi Electric Corp 半導体装置
JP2010118699A (ja) * 2010-02-24 2010-05-27 Mitsubishi Electric Corp 電力用半導体装置
EP2808892A1 (en) * 2013-05-31 2014-12-03 Kabushiki Kaisha Toyota Jidoshokki Inverter unit
CN104218829A (zh) * 2013-05-31 2014-12-17 株式会社丰田自动织机 逆变器单元
US9385631B2 (en) 2013-05-31 2016-07-05 Kabushiki Kaisha Toyota Jidoshokki Inverter unit
US9736943B2 (en) 2013-07-11 2017-08-15 Mitsubishi Electric Corporation Power module

Similar Documents

Publication Publication Date Title
JP2854757B2 (ja) 半導体パワーモジュール
JP2725952B2 (ja) 半導体パワーモジュール
JP2725954B2 (ja) 半導体装置およびその製造方法
JPH0621330A (ja) 半導体パワーモジュール
JP6973406B2 (ja) 半導体モジュール
US10601417B2 (en) Switching circuit and method of manufacturing switching circuit
US10276386B2 (en) Signal relay board for power semiconductor modules
JP3941266B2 (ja) 半導体パワーモジュール
JP2001127387A (ja) プリント配線基板
WO1992021223A1 (en) Heat sink and electromagnetic interference shield assembly
JPH098482A (ja) スイッチング素子の放熱方法
JP2000031325A (ja) 半導体パワーモジュール及びこれを用いたインバータ装置
JP4381592B2 (ja) 半導体装置
JP4086963B2 (ja) パワーモジュール
US9991191B2 (en) Electronic power device with flat electronic interconnection structure
JPH09199666A (ja) 半導体集積回路装置
JP3149648B2 (ja) 半導体変換装置
JPH09180891A (ja) 電子回路装置
JPH03245769A (ja) 高集積型パワー半導体モジュール
WO2023002739A1 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
JP2000151306A (ja) 半導体装置
JPH0576783B2 (ja)
JP2000040637A (ja) パワー回路用配線基板のコンデンサ実装構造
JP2002184939A (ja) パワーモジュール
JPH04154152A (ja) 半導体集積回路