JP2009105178A - パワー半導体ユニット - Google Patents

Abstract

【課題】パワー半導体ユニットの小形化を図りながらも、パワー半導体モジュールから制御基板へのノイズの影響を大幅に低減する。
【解決手段】パワー半導体ユニット５は、パワー半導体モジュール１０と制御基板モジュール２０からなる。パワー半導体モジュール１０は、表面側に複数のパワー半導体素子が備えられたパワー半導体基板と、その表面側に所定の間隔を空けて平行に配置され、パワー半導体素子を駆動するドライバ基板１１とからなる。制御基板モジュール２０は、パワー半導体モジュール１０の直上にドライバ基板１１と対向して配置される、少なくとも１つのＧＮＤ層を有する多層配線基板であって、ドライバ基板１１に対向しない非対向面に制御信号を生成する信号生成回路が備えられた制御基板２１と、非対向面側の空間を覆うシールドプレート２３とからなる。
【選択図】図９

Description

本発明は、大電流を扱うインバータあるいはコンバータとして使用されるパワー半導体ユニットに関し、特に耐ノイズ性を向上させつつ小形化することができるパワー半導体ユニットに関する。

ハイブリッド電気自動車および電気自動車には、大容量の走行モータを駆動するための電力変換装置が使用されている。電力変換装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子が備えられ、直流電力を三相交流電力に変換して走行モータを駆動するインバータ動作、または三相交流電力を直流電力に変換してエネルギーを回生するコンバータ動作を行う。

電力変換装置の一例として、図１に、バッテリから直流電力の供給を受けてモータを駆動するインバータユニットを示す。
インバータユニット１は平滑コンデンサ４およびパワー半導体ユニット５からなり、さらに、パワー半導体ユニット５は、パワー半導体モジュール１０および制御基板モジュール２０からなる。

主バッテリ２は複数の二次電池を直列に接続した直流電源であり、高圧ケーブルを介して平滑コンデンサ４のＰ端子８_Ｐ１とＮ端子８_Ｎ１に接続される。平滑コンデンサ４は、リプル電流を吸収して入力電圧を安定化させるものである。
パワー半導体モジュール１０には、ＩＧＢＴ等のパワー半導体素子１４_Ｕ〜１４_Ｗ、およびフライホイールダイオード（ＦＷＤ）１５_Ｕ〜１５_Ｗが備えられる。パワー半導体素子１４_Ｕ〜１４_ＷとＦＷＤ１５_Ｕ〜１５_Ｗの逆並列接続体はブリッジ接続されて、三相インバータ回路を構成する。Ｕ、Ｖ、Ｗ各相の出力端子１８_Ｕ〜１８_Ｗは、出力バスバ２９_Ｕ〜２９_Ｗおよび高圧ケーブルを介して走行モータ６に接続される。

制御基板２１は、上位の電子制御ユニット（ＥＣＵ：Electrical Control Unit）から、走行モータ６を駆動するためのトルク指令値を受け取る。そして、制御基板２１は、主バッテリ２の電圧値、およびモータ位置検出用レゾルバ７から出力される位置情報を取り込みながら、Ｕ相電流センサ２２_ＵおよびＷ相電流センサ２２_Ｗによって検出されたＵ相およびＷ相の出力電流の瞬時値から、トルク指令値に基づいた電流値を逐次算出し、これをＰＷＭ信号に変換する。
生成されたＰＷＭ信号は、制御基板２１からドライバ基板１１に出力される。そして、ドライバ基板１１は、当該信号に基づいてパワー半導体モジュール１０の各相のパワー半導体素子１４_Ｕ〜１４_Ｗを駆動する。なお、制御基板２１およびドライバ基板１１は、いずれも補機バッテリ３から電圧（＋１４［Ｖ］）の供給を受けて動作する。

また、インバータユニット１は、インバータ回路を備えたパワー半導体モジュール１０と、平滑コンデンサ４と、制御基板モジュール２０とを、冷却機能を有するインバータケースに格納して使用される。

他の電力変換装置の例として、図２に示す三相式ＡＣ−ＤＣ−ＡＣ変換器がある。この三相式ＡＣ−ＤＣ−ＡＣ変換器には２つのパワー半導体モジュール１０_Ｃ、１０_Ｉが備えられており、このうち１０_Ｃはコンバータとして動作する三相ＰＷＭ整流器、１０_Ｉはインバータとして動作する三相インバータである。

図２に示す三相式ＡＣ−ＤＣ−ＡＣ変換器では、三相入力側に配置されたリアクトル５２によって瞬時電力が蓄積およびフィルタリングされた三相交流電力が、パワー半導体モジュール１０_Ｃによって直流電力に変換される。得られた直流電力は、平滑コンデンサ４で安定化された後に、パワー半導体モジュール１０_Ｉで所定の振幅、周波数に変換され、リアクトル５３を介して接続される三相負荷に供給される。

三相ＰＷＭ整流器として使用されるパワー半導体モジュール１０_Ｃと三相インバータとして使用するパワー半導体モジュール１０_Ｉは、いずれも図１に示すパワー半導体モジュール１０と同じものが使用可能であり、モータ駆動用、三相インバータ用、三相ＰＷＭ整流器用等の用途に応じて、組み合わせて使用する制御基板２１の回路構成が変更される。
したがって、開発・評価期間の短縮、および信頼性評価コストの観点から、通常、パワー半導体モジュール１０のドライバ基板１１と制御基板２１は独立した部品となっている。

図３は、図１に示すインバータユニット１の従来の構造を示すブロック図である。
インバータユニット１は、主に、パワー半導体モジュール１０と、その上部に配置される平滑コンデンサ４と、さらにその上部に配置される制御基板２１とからなる。すなわち、従来のインバータユニット１では、パワー半導体モジュール１０と制御基板２１の間に平滑コンデンサ４が配置されている。これにより、パワー半導体モジュール１０内のパワー半導体素子１４_Ｕ〜１４_Ｗから放射されるノイズが平滑コンデンサ４によって遮蔽され、制御基板２１上を伝送される各種信号にノイズが重畳するのを極力防ぐような構造となっている（例えば、特許文献１参照）。
また、図３に示すように、パワー半導体モジュール１０の出力側には通常、Ｕ相電流センサ２２_ＵおよびＷ相電流センサ２２_Ｗが接続されており、これらによってセンシングされた信号（Ｕ相およびＷ相の出力電流の瞬時値に対応した信号）が、制御基板２１に送られるようになっている。
特開２００３−１９９３６３号公報

［課題１］パワー半導体ユニットの大形化
図３に示すように、従来のインバータユニット１は、パワー半導体モジュール１０と制御基板２１の間に平滑コンデンサ４を挟み込んだ構成となっているので、パワー半導体モジュール１０−制御基板２１間の配線、および電流センサ２２_Ｕ、２２_Ｗ−制御基板２１間の配線が必然的に長くなっていた。このため、配線が肥大化し、パワー半導体ユニット（パワー半導体モジュール１０、制御基板２１および電流センサ２２_Ｕ、２２_Ｗ）が大形化してしまうという問題があった。

また、配線が長くなると、一方の配線が他方の配線に対するノイズ源となり得るとともに、前述のパワー半導体素子１４_Ｕ〜１４_Ｗによるノイズが重畳され易くなるという問題があった。つまり、図３に示す従来のインバータユニット１では、パワー半導体モジュール１０から制御基板２１への直接的なノイズの重畳は防げても、上記配線へのノイズの重畳を防ぐことはできなかった。

この問題を解決するため、従来のインバータユニット１では、各配線を絶縁性の材料で被覆し、その外側を接地された導電性の材料で被覆し、さらにその外側を絶縁性の材料で被覆することによって、配線のシールド処理を施すことが別途必要となる。しかしながら、このシールド処理は配線の肥大化を招き、パワー半導体ユニットを含むインバータユニット１が全体として大形化してしまうという問題があった。

［課題２］放射ノイズによる誤動作
図４は、上記パワー半導体ユニットの大形化の問題を解決するべく、制御基板２１をパワー半導体モジュール１０の近傍に配置してなるパワー半導体ユニット５と、平滑コンデンサ４とからなるインバータユニット１である。
しかしながら、単純に制御基板２１をパワー半導体モジュール１０の近傍に配置しただけの構成では、やはり制御基板２１へのノイズの重畳が問題となる。例えば、パワー半導体ユニット５のスイッチング動作による輻射ノイズが制御基板２１上の信号ラインに重畳した場合には、パワー半導体ユニット５の動作が正常であるにもかかわらず異常であるとして誤った判断がなされ、パワー半導体ユニット５の動作が緊急停止されるおそれがあった。

そこで、本発明は、パワー半導体ユニットの小形化を図りながらも、パワー半導体モジュールから制御基板へのノイズの影響を大幅に低減することを課題とする。

上記課題を解決するために、本発明に係る第１のパワー半導体ユニットは、
パワー半導体素子を用いて直流電力を交流電力に変換し、駆動すべき負荷に出力するパワー半導体ユニットであって、前記直流電力が給電される入力端子と、前記負荷に接続される出力端子と、前記パワー半導体素子が表面に設けられたパワー半導体基板と、該パワー半導体基板の表面側に所定の間隔を隔てて平行に配置され、入力された制御信号に基づいて前記パワー半導体素子を駆動するドライバ回路が設けられたドライバ基板と、を有するパワー半導体モジュールと、前記パワー半導体モジュールから前記負荷に対して出力される電流の電流値を検出する電流センサと、前記パワー半導体モジュールの直上に前記ドライバ基板と略平行に配置され、前記パワー半導体モジュールと対向する対向面と、該対向面の裏面である非対向面とを有し、前記電流センサによって検出された前記電流値に基づいて、前記制御信号を生成する信号生成回路が設けられた制御基板と、前記制御基板の前記非対向面側の空間を覆うシールドプレートと、を備え、前記信号生成回路が、前記制御基板の前記非対向面に設けられるとともに、前記電流センサが、前記制御基板の前記対向面に設けられたことを特徴とする。

上記第１のパワー半導体ユニットは、好ましくは、前記出力端子と前記負荷は出力バスバによって接続され、前記電流センサは、前記パワー半導体基板の法線方向に延びる中空口を有し、前記出力バスバが、前記中空口を通って前記法線方向に延設されていることを特徴とする。
また、好ましくは、前記直流電力は入力バスバを介して前記入力端子に給電され、前記入力バスバが、前記出力バスバと互いに向かい合うように配置されるとともに、前記法線方向に延設されていることを特徴とする。

上記課題を解決するために、本発明に係る第２のパワー半導体ユニットは、
パワー半導体素子を用いて、交流電源から入力される交流電力を直流電力に変換して、出力するパワー半導体ユニットであって、前記交流電力が給電される入力端子と、前記直流電力を出力する出力端子と、前記パワー半導体素子が表面に設けられたパワー半導体基板と、該パワー半導体基板の表面側に所定の間隔を隔てて平行に配置され、入力された制御信号に基づいて前記パワー半導体素子を駆動するドライバ回路が設けられたドライバ基板と、を有するパワー半導体モジュールと、前記交流電源から前記パワー半導体モジュールに対して入力される電流の電流値を検出する電流センサと、前記パワー半導体モジュールの直上に前記ドライバ基板と略平行に配置され、前記パワー半導体モジュールと対向する対向面と、該対向面の裏面である非対向面とを有し、前記電流センサによって検出された前記電流値に基づいて、前記制御信号を生成する信号生成回路が設けられた制御基板と、前記制御基板の前記非対向面側の空間を覆うシールドプレートと、を備え、前記信号生成回路が、前記制御基板の前記非対向面に設けられるとともに、前記電流センサが、前記制御基板の前記対向面に設けられたことを特徴とする。

上記第２のパワー半導体ユニットは、好ましくは、前記交流電力は入力バスバを介して前記入力端子に給電され、前記電流センサは、前記パワー半導体基板の法線方向に延びる中空口を有し、前記入力バスバが、前記中空口を通って前記法線方向に延設されていることを特徴とする。
また、好ましくは、前記直流電力は出力バスバを介して前記出力端子から出力され、前記出力バスバが、前記入力バスバと互いに向かい合うように配置されるとともに、前記法線方向に延設されていることを特徴とする。

さらに、上記第１および第２のパワー半導体ユニットは、好ましくは、前記制御基板は、少なくとも１つのＧＮＤ層を有する多層配線基板であり、前記シールドプレートと前記ＧＮＤ層によって、前記パワー半導体モジュールから前記信号生成回路に向けて発せられるノイズが遮蔽されることを特徴とする。
また、好ましくは、前記シールドプレートは端部が折り曲げられており、前記制御基板と前記ドライバ基板の間に形成された空間の少なくとも一部が、前記シールドプレートの折り曲げられた端部によって覆われていることを特徴とする。
また、好ましくは、前記制御基板の前記対向面、および前記ドライバ基板の前記制御基板に対向する面に、それぞれ、前記信号生成回路および前記ドライバ回路に給電するためのトランスが設けられ、前記トランスが、前記パワー半導体基板の面方向に互いにずらして前記トランス同士が干渉しないように配置されることを特徴とする。
さらに、好ましくは、前記制御基板の前記対向面には、外部電源と接続するためのコネクタが１個設けられ、前記コネクタを介して外部から供給される電圧によって、前記ドライバ回路および前記信号生成回路が駆動されることを特徴とする。

なお、図１に示すように、本明細書では、直流電力の供給を受けて、ＥＣＵからの指令に基づきモータ等の負荷を駆動する装置全体を「インバータユニット」と称し、この「インバータユニット」から平滑コンデンサを除いた他の部分を「パワー半導体ユニット」と称する。
また、本明細書では、「パワー半導体ユニット」のうち、ＥＣＵからの指令に基づいてＰＷＭ信号等の制御信号を生成する信号生成回路が設けられた制御基板とその周辺部品とからなる部分を「制御基板モジュール」と称し、生成された制御信号に基づいてパワー半導体素子を駆動するドライバ回路が設けられたドライバ基板とパワー半導体素子が備えられたパワー半導体基板とその周辺部品とからなる部分を「パワー半導体モジュール」と称する。

本発明によれば、パワー半導体ユニットの小形化を図りながらも、パワー半導体モジュールから制御基板へのノイズの影響を大幅に低減することができる。

すなわち、上記［課題１］に対しては、
（１）パワー半導体モジュールの直上に制御基板を配置することで、これらの間の配線を放射ノイズの影響をほとんど受けない程度に短くすることができ、配線の肥大化を防止しつつ、配線のシールド処理を省略することができる。
（２）さらに、電流センサを制御基板の対向面に設けることにより、制御基板−電流センサ間の配線を省略することができる。

また、上記［課題２］に対しては、
（３）制御基板に設けられた信号生成回路を、ドライバ基板と対向する対向面の反対側（対向面の裏面側）の非対向面に配置することにより、ノイズ源となるパワー半導体モジュールとの距離を大きくすることができるとともに、パワー半導体モジュールから発せられるノイズが制御基板に遮られ、信号生成回路に重畳するのを防止することができる。
（４）また、制御基板の非対向面側の空間を覆うシールドプレートにより、信号生成回路（およびその周辺回路）に向けて発せられるノイズを遮蔽することができる。これにより、パワー半導体ユニットの誤動作を防止することができる。
（５）さらに、制御基板を、少なくとも１つのＧＮＤ層を有する多層配線基板とすることにより、制御基板に設けられた信号生成回路（およびその周辺回路）をシールドプレートとＧＮＤ層とで挟み込むことができ、信号生成回路に向けて発せられるノイズを効果的に遮蔽することができる。

以下、添付図面を参照して、本発明に係るパワー半導体ユニットの好ましい実施形態について説明する。なお、以下では、一例として三相インバータとして動作するパワー半導体ユニットについて説明する。より具体的には、直流電力を三相交流電力に変換して負荷である走行モータに出力するパワー半導体ユニットについて説明する。

本発明に係るパワー半導体ユニット５と、平滑コンデンサ４とからなるインバータユニット１を図５に示す。ここでは、インバータユニット１の構成について、図１を参照しつつ図５を用いて説明する。
平滑コンデンサ４は、主バッテリ２（図１参照）に接続されるＰ端子８_Ｐ１およびＮ端子８_Ｎ１と、パワー半導体ユニット５に接続される各３つのＰ端子８_Ｐ２およびＮ端子８_Ｎ２（本願発明の「入力端子」に相当）とを備える。Ｐ端子８_Ｐ１および３つのＰ端子８_Ｐ２は各々が互いに平滑コンデンサ４の内部で接続されている。同様に、Ｎ端子８_Ｎ１および３つのＰ端子８_Ｎ２も各々が互いに平滑コンデンサ４の内部で接続されている。
パワー半導体ユニット５は、パワー半導体モジュール１０と、その直上に備えられる制御基板モジュール２０とからなる。制御基板モジュール２０は、制御基板２１、電流センサ２２_Ｕ、２２_Ｗ、入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮ、および出力バスバ２９_Ｕ〜２９_Ｗ等を一体化したものである（図１参照）。

図６（Ａ）は、本発明に係るパワー半導体ユニット５の外観斜視図、図６（Ｂ）はその分解斜視図である。図６（Ｂ）に示すように、パワー半導体モジュール１０と制御基板モジュール２０は、ネジ留めによって固定される。

図７（Ａ）は、パワー半導体モジュール１０の外観斜視図、図７（Ｂ）はその分解斜視図である。
パワー半導体モジュール１０は、主にパワー半導体基板１２と、その表面側に配置されるシールドプレート１３と、そのさらに表面側に配置されるドライバ基板１１とからなる。パワー半導体基板１２は、ＩＧＢＴ１４_Ｕ〜１４_Ｗ（本発明の「パワー半導体素子」に相当）とＦＷＤ１５_Ｕ〜１５_Ｗからなる複数の逆並列接続体をブリッジ接続して構成された三相インバータ回路を表面に設けて、放熱器３２（図１１（Ｂ）参照）の表面側に搭載したものである。放熱器３２の裏面側には、複数の放熱フィン３３が備えられ、冷却媒体で直接冷却されている。
ドライバ基板１１は、パワー半導体基板１２の表面側に、パワー半導体基板１２に対して所定の間隔を隔てて平行に配置される。また、ドライバ基板１１にはドライバ回路が設けられ、入力される制御信号に基づいてパワー半導体基板１２に備えられたＵ、Ｖ、Ｗ各相のＩＧＢＴ１４_Ｕ〜１４_Ｗを駆動する。シールドプレート１３は、ドライバ基板１１とパワー半導体基板１２の間に配置され、ＩＧＢＴ１４_Ｕ〜１４_Ｗのスイッチングによって発生するノイズを電磁・静電遮蔽する。

ドライバ基板１１は、コネクタ１７_ａ、１７_ｂおよび後述する制御基板２１を介して補機バッテリ３から供給される電圧（以下「補機バッテリ電圧」という、例えば＋１４［Ｖ］）に基づいて三相インバータ回路に供給される絶縁電圧を生成するトランス１６を備えている。トランス１６は、制御基板２１に対向するドライバ基板１１の表面に実装されている。
さらに、ドライバ基板１１は、過電流、過熱、過電圧等の異常状態を検出し、必要に応じてＩＧＢＴ１４_Ｕ〜１４_Ｗの駆動を停止等する保護回路を備えている。異常状態であることを示す信号（以下「フェイル信号」という）は、コネクタ１７_ａ、１７_ｂを介して制御基板２１に伝達される。また、制御基板２１で生成された制御信号（例えば、ＰＷＭ信号）は、コネクタ１７_ａ、１７_ｂを介してドライバ基板１１に伝達される。
なお、本発明において、補機バッテリ電圧は、コネクタ１７_ａ、１７_ｂを介して他の信号とともに制御基板２１側から供給されるので、ドライバ基板１１と補機バッテリ３を直接接続するためのコネクタは不要である。

図８（Ａ）は、図６（Ｂ）に示す制御基板モジュール２０を裏面側から見た外観斜視図、図８（Ｂ）はその分解斜視図である。
制御基板モジュール２０は、主に、ドライバ基板１１と対向する対向面（裏面）に電流センサ２２_Ｕ、２２_Ｗが表面実装された制御基板２１と、対向面の反対側の非対向面側（表面側）の空間を覆うシールドプレート２３と、ユニットカバー２４とからなる。制御基板２１は、パワー半導体モジュール１０の直上にドライバ基板１１と対向して配置され、シールドプレート２３とともにユニットカバー２４にネジ留めによって固定される。
このように、本発明に係るパワー半導体ユニットでは、パワー半導体モジュール１０の直上に制御基板２１が配置されることにより、これらの間の配線を放射ノイズの影響をほとんど受けない程度に短くすることができ、配線の肥大化を防止しつつ、配線に対するシールド処理を省略することができる。
なお、ドライバ基板１１と制御基板２１とは、パワー半導体モジュール１０から発せられるノイズから制御基板２１を保護するため、パワー半導体ユニット５の小形化を阻害しない範囲で一定の距離だけ離間して配置される。

ユニットカバー２４の入力端子側には、平滑コンデンサ４およびパワー半導体モジュール１０の入力端子に接続される入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮが相毎に備えられる。入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮはパワー半導体モジュール１０の側方に突設されるとともに、パワー半導体基板１２の表面の法線方向に延設されている。また、入力端子側と反対の出力端子側には、パワー半導体モジュール１０の各相の出力端子１８_Ｕ〜１８_Ｗと当該パワー半導体モジュール１０によって駆動される走行モータ６とを接続するための出力バスバ２９_Ｕ〜２９_Ｗが備えられる。入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮと出力バスバ２９_Ｕ〜２９_Ｗとは互いに向かい合うように配置されている。

図８（Ｂ）に示すように、制御基板２１の対向面側（裏面側）の出力端子側端部には、オンボードタイプの電流センサ２２_Ｕ、２２_Ｗが表面実装されている。これにより、制御基板２１−電流センサ２２_Ｕ、２２_Ｗ間の配線を省略することができる。電流センサ２２_Ｕ、２２_Ｗの内部にはそれぞれ、パワー半導体基板１２の表面の法線方向に延びる中空口が形成されている。そして、Ｕ相の電流センサ２２_Ｕの中空口には、Ｕ相出力バスバ２９_Ｕが挿入され、Ｗ相の電流センサ２２_Ｗの中空口には、Ｗ相出力バスバ２９_Ｗが挿入されることにより、Ｕ相出力電流Ｉ_ＵおよびＷ相出力電流Ｉ_Ｗが検出される。
なお、電流センサは、Ｕ相とＷ相にのみ配置されており、Ｖ相には配置されない。Ｖ相出力電流Ｉ_Ｖは、式Ｉ_Ｖ＝−Ｉ_Ｕ−Ｉ_Ｗを用いて算出できるからである。

この他、制御基板２１の対向面側（裏面側）には、ＥＣＵ、モータ位置検出用レゾルバ７および補機バッテリ３と接続するためのコネクタ２７、補機バッテリ電圧に基づいて制御基板２１の各部に供給するための電圧を生成するトランス２５、およびドライバ基板１１のコネクタ１７_ａ、１７_ｂに接続される中継ハーネス２６_ａ、２６_ｂが備えられる。
ドライバ基板１１に備えられるトランス１６と制御基板２１に備えられるトランス２５とは、パワー半導体基板１２の面方向にずらして配置される。これにより、トランス同士が互いに物理的・電磁気的に干渉するのを防止しながら、パワー半導体ユニット５の小形化を図ることができる。
また、前記の通り、本発明に係るパワー半導体ユニットでは、コネクタ２７を介して供給される補機バッテリ電圧によって、ドライバ回路および信号生成回路が駆動される。したがって、コネクタ２７は１個だけでよく、複数のコネクタが干渉するのを防止するために、パワー半導体ユニット５を大形化する必要がない。

制御基板２１で生成されたＰＷＭ信号、および補機バッテリ３から供給された補機バッテリ電圧は、中継ハーネス２６_ａ、２６_ｂを介してドライバ基板１１に伝達される。また、ドライバ基板１１からは、中継ハーネス２６_ａ、２６_ｂを介してフェイル信号が伝達される。

図９（Ａ）は、ユニットカバー２４を取り除いたパワー半導体ユニット５を出力端子側から見た外観斜視図である。
パワー半導体モジュール１０の側面に備えられた各相の出力端子１８_Ｕ〜１８_Ｗには、それぞれ出力バスバ２９_Ｕ〜２９_Ｗが接続される。出力バスバ２９_Ｕ〜２９_Ｗは、当該バスバによって形成される電流経路が、互いに平行に配置されたドライバ基板１１および制御基板２１と直交するような形状となっている。

シールドプレート２３は、端部が折り曲げられており、制御基板２１の対向面側（裏面側）の空間の少なくとも一部がシールドプレート２３の折り曲げられた端部によって覆われている。具体的には、制御基板２１とＶ相出力バスバ２９_Ｖの間を遮るように折り曲げられている。これにより、Ｖ相出力電流に応じてＶ相出力バスバ２９_Ｖから放射されるノイズが、制御基板２１に重畳するのを防いでいる。その結果、制御基板２１の表面に搭載されたＣＰＵ３０の誤動作を防止することができる。
電流センサ２２_Ｕ、２２_Ｗが備えられたＵ相、Ｗ相については、上記シールドプレート２３の折り曲げを行っていない。これは、中空口の周りに巻回された電磁鋼板によって、出力バスバ２９_Ｕ、２９_Ｗの周囲に発生する磁界が封じ込められるからである。
なお、シールドプレート２３の折り曲げられた端部が延設される長さは、パワー半導体モジュール１０の各相の出力端子１８_Ｕ〜１８_Ｗ、各相の入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮ、および各相の出力バスバ２９_Ｕ〜２９_Ｗとの距離が、ＩＥＣ規格等で要求される空間絶縁距離だけ離せるように決定されるのが望ましい。

図９（Ｂ）は、ユニットカバー２４を取り除いたパワー半導体ユニット５を入力端子側から見た外観斜視図である。
パワー半導体モジュール１０と制御基板モジュール２０は、入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮで接続される。各相の入力バスバ（例えば、Ｕ相入力バスバ１９_ＵＰと１９_ＵＮ）は、それぞれ、一部分が重なり合うように備えられている。入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮの形状については、後で詳細に説明を行う。

入力端子側においても、シールドプレート２３は折り曲げられ、制御基板２１と各相の入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮの間が遮られている。これにより、各相の入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮから放射されるノイズが、制御基板２１に重畳するのを防いでいる。
このように、本発明に係るパワー半導体ユニットでは、シールドプレート２３が入力側および出力側で折り曲げられた逆Ｕ字状に形成されることにより、シールド効果が高められている。

図１０（Ａ）は、表面側から見た制御基板２１およびシールドプレート２３の分解斜視図である。
制御基板２１の表面側（非対向面側）には、演算回路（例えば、ＣＰＵ３０）、およびレゾルバ信号処理ＩＣ等の数十ＭＨｚのクロックで動作する信号処理回路（例えば、信号処理ＩＣ３１）が備えられる。ＣＰＵ３０は、裏面側の電流センサ２２_Ｕ、２２_Ｗによって得られたＵ相およびＷ相の出力電流の瞬時値を参照して、コネクタ２７を介して外部より入力される負荷の出力設定値、つまりＥＣＵより入力されたトルク指令値（負荷に出力させるトルク値）に基づいて、ドライバ回路に対する制御信号（ＰＷＭ信号）を生成する。なお、本明細書では、ＣＰＵ３０、信号処理ＩＣ３１および制御基板２１の表面側に形成された配線を、総称して「信号生成回路」とする。
本発明に係るパワー半導体ユニットにおいて、信号生成回路は、パワー半導体モジュール１０の非対向面側（表面側）に設けられているので、パワー半導体モジュール１０との距離を大きくすることができるとともに、パワー半導体モジュール１０から発せられるノイズが制御基板２１に遮られ、信号生成回路に重畳するのを防止することができる。

ＣＰＵ３０および信号処理ＩＣ３１は、制御基板２１の表面側に配置されるシールドプレート２３によって覆われている。シールドプレート２３には、適宜、補強のためのプレス加工が施される。また、シールドプレート２３と制御基板２１の間に形成される空間の高さは、約５［ｍｍ］である。

図１０（Ｂ）は、図１０（Ａ）の制御基板２１およびシールドプレート２３を重ね合わせた状態の、線Ｂ−Ｂにおける断面模式図である。
制御基板２１は、Ｌ１層〜Ｌ４層の４つの配線層を備えた多層配線基板である。最上層であるＬ１層には、ＣＰＵ３０および信号処理ＩＣ３１に関連したディジタル信号およびアナログ信号のための配線が形成される。Ｌ２層は、主に、制御基板２１のほぼ全面にわたって形成されたＧＮＤ層である。ＧＮＤ層は、制御基板モジュール２０の下側に位置するパワー半導体モジュール１０からのノイズを遮蔽するとともに、Ｌ１層に形成された配線のインピーダンスを低減して耐ノイズ性を向上させることができる。
Ｌ３層には、主に電源に関連した配線が形成される。また、Ｌ４層には、主にトランス２５、コネクタ２７および電流センサ２２_Ｕ、２２_Ｗに関連した配線が形成される。

結局、制御基板２１の表面側（非対向面側）に備えられた信号生成回路は、表面側および側面側を覆うシールドプレート２３とＧＮＤ層とによって挟み込まれ、電磁・静電的に遮蔽される。
これにより、本発明に係るパワー半導体ユニットでは、パワー半導体モジュール１０のスイッチングによるノイズ、および各相の入力バスバ１９_ＵＰ〜１９_ＷＰ、１９_ＵＮ〜１９_ＷＮ、出力バスバ２９_Ｕ〜２９_Ｗを流れる大電流によって誘導されるノイズが、制御基板２１の表面側（非対向面側）に備えられた信号生成回路に重畳されるのを防ぐことができる。

図１１（Ｂ）は、図１１（Ａ）に示すパワー半導体ユニット５の線Ｂ−Ｂにおける断面図である。
図１１（Ｂ）に示すように、パワー半導体モジュール１０のドライバ基板１１と制御基板モジュール２０の制御基板２１は互いに一定の距離をおいて略平行に配置される。ドライバ基板１１と制御基板２１の間の距離は、制御基板２１およびドライバ基板１１に備えられる各種部品の中で、最も背が高い電流センサ２２_Ｕ、２２_Ｗの高さに基づいて決定される。電流センサ２２_Ｕ、２２_Ｗは、制御基板２１の端部に設けられるため、ドライバ基板１１と制御基板２１との間の空間領域にはトランス１６、２５が配置され、当該空間領域が有効的に活用される。

続いて、図１２〜図１４を参照して、本発明に係るパワー半導体ユニットに使用される入力バスバ、および出力バスバの形状について、詳細に説明する。

図１２（Ａ）は、本発明に係るパワー半導体ユニット５で使用される“ストレート構造”の入力バスバ１９_ＵＰおよび１９_ＵＮを示した斜視図である。図１２（Ｂ）は、比較実験のために用意した“クロス構造”の入力バスバ１９’_ＵＰ、１９’_ＵＮである。なお、図１２（Ａ）および（Ｂ）は、一例としてＵ相の入力バスバの構造を示したものであるが、以下に示す比較実験では、Ｖ相およびＷ相の入力バスバも同一の構造とした。

入力バスバ１９_ＵＰ、１９_ＵＮ、１９’_ＵＰ、１９’_ＵＮは、それぞれ幅１５［ｍｍ］、厚さ１．５［ｍｍ］、高さ３５［ｍｍ］であり、ｆ＝１［ｋＨｚ］での配線インダクタンスは、それぞれ約１６［ｎＨ］（ストレート構造）、約２０［ｎＨ］（クロス構造）である。

ストレート構造の入力バスバを使用したインバータユニット１（図５参照）、およびクロス構造の入力バスバを使用したインバータユニット１において、走行モータ６の実効電流を０から１５０［Ａ_ｒｍｓ］まで連続的に変化させた際に、サーミスタによって得られたモータ温度に関するアナログ信号の配線にノイズが重畳されるか否かについて実験を行った。
なお、本実験では、主バッテリ２の電圧は３６５［Ｖ］とした。また、入力バスバから放射されるノイズの影響をより明確にするため、制御基板２１の表面側を覆うシールドプレート２３を取り除いて実験を行った。

図１３（Ａ）は、ストレート構造の入力バスバ１９_ＵＰ、１９_ＵＮを使用したインバータユニット１の実験結果、図１３（Ｂ）は、クロス構造の入力バスバ１９’_ＵＰ、１９’_ＵＮを使用したインバータユニット１の実験結果を示すグラフである。各グラフの縦軸は、サーミスタによって得られたモータ温度に関するアナログ信号をＣＰＵ３０に取り込んでディジタルデータに変換したものである。本実験では、モータ温度の検出にサーミスタを使用しているので、温度上昇（時間経過）に伴って、各グラフのディジタルデータは減少する。

図１３（Ａ）に示すように、ストレート構造の入力バスバ１９_ＵＰ、１９_ＵＮでは、Ｌ１層に設けられたモータ温度に関するアナログ信号の配線にノイズの重畳は見られない。これに対して、図１３（Ｂ）に示すように、クロス構造の入力バスバ１９’_ＵＰ、１９’_ＵＮでは、不規則なノイズが重畳している。

この実験結果について、図１４を参照して検討する。図１４（Ａ）は、ストレート構造の入力バスバによって形成される電流経路を示す図である。
主バッテリ２から供給された電流は、平滑コンデンサ４のＰ端子８_Ｐ２、８_Ｐ１を経由して入力バスバ１９_ＵＰの上部からの下部に向かって流れ、Ｕ相のパワー半導体素子１４_Ｕのコレクタに入力される。そして、この電流は、Ｕ相のパワー半導体素子１４_Ｕのエミッタから出力され、入力バスバ１９_ＵＮを下部から上部に向かって流れ、平滑コンデンサ４のＮ端子８_Ｎ２、８_Ｎ１を経由して主バッテリ２に戻って行く。

図１４（Ａ）から明らかなように、ストレート構造において、入力バスバ１９_ＵＰに流れる電流、および入力バスバ１９_ＵＮに流れる電流はｘ方向、ｙ方向ともに逆方向なので、これらの電流によって発生する磁界の磁束は、完全に相殺されるか、または弱められる。
また、ストレート構造では、ｘ方向の電流成分が少ないので、ｘ方向の電流による磁束が制御基板２１の配線に鎖交するのを低減し、ノイズを重畳させることはほとんどないと思われる。

一方、クロス構造の入力バスバによって形成される電流経路は、図１４（Ｂ）に示す通りである。
図１４（Ｂ）から明らかなように、クロス構造では、入力バスバ１９_ＵＰに流れるｘ方向の電流と、入力バスバ１９_ＵＮに流れるｘ方向の電流が同一方向に流れ、これらの電流による磁束が強め合う部分が存在する。ｘ方向の電流による磁束は、制御基板２１の配線に鎖交し、当該配線によって伝送される信号に多大な影響を与える。
すなわち、クロス構造の入力バスバでは、インバータに流れる瞬間的な大電流に応じて鎖交磁束が変化し、制御基板２１の配線にノイズが重畳することにより、図１３（Ｂ）に示すような温度データの異常が起こったものと思われる。

なお、図１２〜図１４では、入力バスバの構造について比較を行ったが、出力バスバについても同様のことがいえる。すなわち、出力バスバ２９_Ｕ〜２９_Ｗは、制御基板２１の配線にノイズが重畳するのを防ぐべく、平行に配置されたドライバ基板１１および制御基板２１と直交する方向（＝ｙ方向）に電流経路が形成されるような形状とするのが望ましい。

以上、本発明の好ましい実施形態について説明したが、本発明は上記構成に限定されるものではない。

例えば、本発明に係るパワー半導体ユニットは、モータ等の負荷を駆動するインバータだけでなく、コンバータにも適用することができる。この場合、パワー半導体ユニットには、入力側に接続された多相交流電源から交流電力が入力バスバを介して入力端子に給電される。そして、パワー半導体ユニットは、電流センサによって得られた各相の入力電流値を参照しつつ、出力側に接続された平滑コンデンサに直流電力を出力する。また、信号生成回路は電流センサによって得られた入力電流値に基づいて制御信号を生成する。
電流センサには、インバータユニット１で説明したのと同様に、パワー半導体基板の法線方向に延びる中空口が形成され、入力バスバが、該中空口を通って法線方向に延設されている。なお、パワー半導体ユニットの構成は、図５〜図１１に示す構成とほぼ同等であるので、ここでは説明を省略する。

また、本発明に係るパワー半導体ユニットは、インバータとして動作するパワー半導体ユニットと、コンバータとして動作するパワー半導体ユニットとを組み合わせて構成される三相式ＡＣ−ＤＣ−ＡＣ変換器（図２参照）に適用することもできる。

図１５に示す三相式ＡＣ−ＤＣ−ＡＣ変換器５０では、平滑コンデンサ４に三相ＰＷＭ整流器として動作するパワー半導体ユニット５_Ｃと、三相インバータとして動作するパワー半導体ユニット５_Ｉが接続される。
交流電力は、三相ケーブル５１およびリアクトル５２を介してパワー半導体ユニット５_Ｃの出力端子２９_Ｕ〜２９_Ｗに入力される。交流電圧（ＡＣ１００Ｖまたは２００Ｖ、５０Ｈｚまたは６０Ｈｚ）はリアクトル５２に磁気エネルギーを蓄えつつ、パワー半導体ユニット５_Ｃ（具体的には、パワー半導体ユニット５_Ｃに含まれるパワー半導体モジュール１０_Ｃ）によって直流電圧に変換され、平滑コンデンサ４に蓄電される。

図１５に示す三相式ＡＣ−ＤＣ−ＡＣ変換器５０において、平滑コンデンサ４は複数の電解コンデンサを並列接続して構成され、静電容量は数千〜数万μＦである。このような平滑コンデンサ４によれば、瞬時停電あるいは負荷変動によって、ＤＣバス電圧が変動した場合においても、三相インバータとして動作するパワー半導体ユニット５_Ｉの制御を安定させることができる。
安定化されたＤＣバス電圧は、パワー半導体モジュール１０_Ｉによって、所定振幅、所定周波数の三相交流波形に変換され、リアクトル５３を介して負荷に給電される。

なお、図１５に示す三相式ＡＣ−ＤＣ−ＡＣ変換器では、各構成要素を一直線状に配置したが、Ｕ字型に折り返したりするなど自由にレイアウトすることができる。
また、本発明に係るパワー半導体ユニットは、三相のインバータおよびコンバータだけでなく、単相または三相を超える多相のインバータおよびコンバータにも容易に適用することができる。

インバータユニットの回路構成を示す図である。 三相式ＡＣ−ＤＣ−ＡＣ変換器の回路構成を示す図である。 従来のインバータユニットの構造を示すブロック図である。 従来のインバータユニットの構造を示すブロック図である。 本発明に係るパワー半導体ユニットを備えたインバータユニットの外観斜視図である。 本発明に係るパワー半導体ユニットであって、（Ａ）は外観斜視図、（Ｂ）は分解斜視図である。 本発明に係るパワー半導体モジュールであって、（Ａ）は外観斜視図、（Ｂ）は分解斜視図である。 本発明に係る制御基板モジュールであって、（Ａ）は外観斜視図、（Ｂ）は分解斜視図である。 ユニットカバーを取り除いた本発明に係るパワー半導体ユニットであって、（Ａ）は出力端子側から見た外観斜視図、（Ｂ）は入力端子側から見た外観斜視図である。 本発明に係る制御基板およびシールドプレートの位置関係を示す図であって、（Ａ）は分解斜視図、（Ｂ）は線Ｂ−Ｂにおける断面図である。 本発明に係るパワー半導体ユニットであって、（Ａ）は上面図、（Ｂ）は線Ｂ−Ｂにおける断面図である。 各相の入力バスバの斜視図であって、（Ａ）は本発明に係るストレート構造の入力バスバ、（Ｂ）は比較のためのクロス構造の入力バスバである。 ノイズが重畳するか否かについての実験結果のグラフであって、（Ａ）はストレート構造の入力バスバを適用した場合のグラフ、（Ｂ）はクロス構造の入力バスバを適用した場合のグラフである。 入力バスバの電流経路を示す図であって、（Ａ）はストレート構造の入力バスバの電流経路、（Ｂ）はクロス構造の入力バスバの電流経路である。 本発明に係るパワー半導体ユニットを適用した三相式ＡＣ−ＤＣ−ＡＣ変換器の外観斜視図である。

符号の説明

１ インバータユニット
２ 主バッテリ
３ 補機バッテリ
４ 平滑コンデンサ
５、５_Ｉ、５_Ｃ パワー半導体ユニット
６ 走行モータ
７ モータ位置検出用レゾルバ
８_Ｐ１、８_Ｐ２ Ｐ端子
８_Ｎ１、８_Ｎ２ Ｎ端子
１０ パワー半導体モジュール
１０_Ｃ パワー半導体モジュール（三相ＰＷＭ整流器）
１０_Ｉ パワー半導体モジュール（三相インバータ）
１１ ドライバ基板
１２ パワー半導体基板
１３ シールドプレート
１４_Ｕ、１４_Ｖ、１４_Ｗ パワー半導体素子（ＩＧＢＴ）
１５_Ｕ、１５_Ｖ、１５_Ｗ ＦＷＤ素子
１６ トランス
１７_ａ、１７_ｂ コネクタ
１８_Ｕ Ｕ相出力端子
１８_Ｖ Ｖ相出力端子
１８_Ｗ Ｗ相出力端子
１９_ＵＰ、１９_ＵＮ Ｕ相入力バスバ
１９_ＶＰ、１９_ＶＮ Ｖ相入力バスバ
１９_ＷＰ、１９_ＷＮ Ｗ相入力バスバ
２０ 制御基板モジュール
２１ 制御基板
２２_Ｕ Ｕ相電流センサ
２２_Ｗ Ｗ相電流センサ
２３ シールドプレート
２４ ユニットカバー
２５ トランス
２６_ａ、２６_ｂ 中継ハーネス
２７ コネクタ
２８ ＩＣ
２９_Ｕ Ｕ相出力バスバ
２９_Ｖ Ｖ相出力バスバ
２９_Ｗ Ｗ相出力バスバ
３０ 演算回路
３１ 信号処理ＩＣ
３２ 放熱器
３３ 放熱フィン
５０ 三相式ＡＣ−ＤＣ−ＡＣ変換器
５１ 三相ケーブル
５２ リアクトル
５３ リアクトル

Claims (10)

1. パワー半導体素子を用いて直流電力を交流電力に変換し、駆動すべき負荷に出力するパワー半導体ユニットであって、
   前記直流電力が給電される入力端子と、
   前記負荷に接続される出力端子と、
   前記パワー半導体素子が表面に設けられたパワー半導体基板と、該パワー半導体基板の表面側に所定の間隔を隔てて平行に配置され、入力された制御信号に基づいて前記パワー半導体素子を駆動するドライバ回路が設けられたドライバ基板と、を有するパワー半導体モジュールと、
   前記パワー半導体モジュールから前記負荷に対して出力される電流の電流値を検出する電流センサと、
   前記パワー半導体モジュールの直上に前記ドライバ基板と略平行に配置され、前記パワー半導体モジュールと対向する対向面と、該対向面の裏面である非対向面とを有し、前記電流センサによって検出された前記電流値に基づいて、前記制御信号を生成する信号生成回路が設けられた制御基板と、
   前記制御基板の前記非対向面側の空間を覆うシールドプレートと、
   を備え、
   前記信号生成回路が、前記制御基板の前記非対向面に設けられるとともに、前記電流センサが、前記制御基板の前記対向面に設けられたことを特徴とするパワー半導体ユニット。
2. 前記出力端子と前記負荷は出力バスバによって接続され、
   前記電流センサは、前記パワー半導体基板の法線方向に延びる中空口を有し、
   前記出力バスバが、前記中空口を通って前記法線方向に延設されていることを特徴とする請求項１に記載のパワー半導体ユニット。
3. 前記直流電力は入力バスバを介して前記入力端子に給電され、
   前記入力バスバが、前記出力バスバと互いに向かい合うように配置されるとともに、前記法線方向に延設されていることを特徴とする請求項２に記載のパワー半導体ユニット。
4. パワー半導体素子を用いて、交流電源から入力される交流電力を直流電力に変換して、出力するパワー半導体ユニットであって、
   前記交流電力が給電される入力端子と、
   前記直流電力を出力する出力端子と、
   前記パワー半導体素子が表面に設けられたパワー半導体基板と、該パワー半導体基板の表面側に所定の間隔を隔てて平行に配置され、入力された制御信号に基づいて前記パワー半導体素子を駆動するドライバ回路が設けられたドライバ基板と、を有するパワー半導体モジュールと、
   前記交流電源から前記パワー半導体モジュールに対して入力される電流の電流値を検出する電流センサと、
   前記パワー半導体モジュールの直上に前記ドライバ基板と略平行に配置され、前記パワー半導体モジュールと対向する対向面と、該対向面の裏面である非対向面とを有し、前記電流センサによって検出された前記電流値に基づいて、前記制御信号を生成する信号生成回路が設けられた制御基板と、
   前記制御基板の前記非対向面側の空間を覆うシールドプレートと、
   を備え、
   前記信号生成回路が、前記制御基板の前記非対向面に設けられるとともに、前記電流センサが、前記制御基板の前記対向面に設けられたことを特徴とするパワー半導体ユニット。
5. 前記交流電力は入力バスバを介して前記入力端子に給電され、
   前記電流センサは、前記パワー半導体基板の法線方向に延びる中空口を有し、
   前記入力バスバが、前記中空口を通って前記法線方向に延設されていることを特徴とする請求項４に記載のパワー半導体ユニット。
6. 前記直流電力は出力バスバを介して前記出力端子から出力され、
   前記出力バスバが、前記入力バスバと互いに向かい合うように配置されるとともに、前記法線方向に延設されていることを特徴とする請求項５に記載のパワー半導体ユニット。
7. 前記制御基板は、少なくとも１つのＧＮＤ層を有する多層配線基板であり、
   前記シールドプレートと前記ＧＮＤ層によって、前記パワー半導体モジュールから前記信号生成回路に向けて発せられるノイズが遮蔽されることを特徴とする請求項１〜６のいずれかに記載のパワー半導体ユニット。
8. 前記シールドプレートは端部が折り曲げられており、
   前記制御基板と前記ドライバ基板の間に形成された空間の少なくとも一部が、前記シールドプレートの折り曲げられた端部によって覆われていることを特徴とする請求項１〜７のいずれかに記載のパワー半導体ユニット。
9. 前記制御基板の前記対向面、および前記ドライバ基板の前記制御基板に対向する面に、それぞれ、前記信号生成回路および前記ドライバ回路に給電するためのトランスが設けられ、前記トランスが、前記パワー半導体基板の面方向に互いにずらして前記トランス同士が干渉しないように配置されることを特徴とする請求項１〜８のいずれかに記載のパワー半導体ユニット。
10. 前記制御基板の前記対向面には、外部電源と接続するためのコネクタが１個設けられ、前記コネクタを介して外部から供給される電圧によって、前記ドライバ回路および前記信号生成回路が駆動されることを特徴とする請求項１〜９のいずれかに記載のパワー半導体ユニット。

Images