JP4381592B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4381592B2
JP4381592B2 JP2000359281A JP2000359281A JP4381592B2 JP 4381592 B2 JP4381592 B2 JP 4381592B2 JP 2000359281 A JP2000359281 A JP 2000359281A JP 2000359281 A JP2000359281 A JP 2000359281A JP 4381592 B2 JP4381592 B2 JP 4381592B2
Authority
JP
Japan
Prior art keywords
path
control current
semiconductor device
return
temperature detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000359281A
Other languages
English (en)
Other versions
JP2002164509A (ja
Inventor
満紀 久保
剛司 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000359281A priority Critical patent/JP4381592B2/ja
Publication of JP2002164509A publication Critical patent/JP2002164509A/ja
Application granted granted Critical
Publication of JP4381592B2 publication Critical patent/JP4381592B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、温度検出機能を備えた半導体装置、特に電力用半導体素子を有する半導体装置に関する。
【0002】
【従来の技術】
電力用半導体素子の動作時、その接合部に異常な温度上昇が生じて破壊や劣化が生じるのを避けるために、通常、温度検出用ダイオードが設けられている。この温度検出用ダイオードは、電力用半導体素子が形成されている半導体基板と同一の半導体基板上に設けられている。具体的には、半導体基板上で電気的に完全に絶縁している絶縁酸化膜上に設けられた多結晶シリコンダイオードが用いられる。この温度検出用ダイオードからの信号を検出回路で検出し、半導体基板の温度を算出して、電力用半導体素子を制御している。
【0003】
また、この多結晶シリコンダイオードからなる温度検出用ダイオードと検出回路との間は、例えば、多結晶シリコンダイオード上に設けられた一対のボンディングワイヤと一対の中継リードとから構成される。このボンディングワイヤと中継リードは、制御電流の経路を構成している。また、電力用半導体素子と温度検出用ダイオードは、半導体基板上に貼り付けられる。この半導体基板は、放熱板上に電気的絶縁物を介して設けられている。この放熱板は、アースグランドされているか又は電気的接続が全くないものであり、中継リードが挿入された樹脂ケースに取り付けられる。
【0004】
さらに、検出回路は、順電圧降下比較回路等からなる。この検出回路を含む制御回路は、例えば、電力用半導体素子制御部、温度検出用ダイオードへの制御電流発生回路、それに信号検出用の順電圧降下比較回路等で構成される。
【0005】
特開平7−202129号公報に記載されている半導体装置では、電力用半導体素子の熱破壊防止のために温度検出ダイオードを備えている。この温度検出用ダイオードは、互いに逆方向のダイオードが並列接続されている。このうち一方のダイオードを温度検出用、他方のダイオードを静電吸収ダイオードとして使用している。これによって静電気放電(ESD)イミュニティを改善している。
【0006】
また、特開平10−41510号公報に記載されている温度検知部内蔵型バイポーラ半導体素子では、絶縁ゲートバイポーラトランジスタ(IGBT)を設けている半導体基板内に絶縁膜を設けることなく温度検知用ダイオードを形成している。このため、温度検出用ダイオードへのIGBTの主電流の影響を抑えるために、温度検出用ダイオードとIGBTの各領域との間を一定距離以上離すように限定している。
【0007】
【発明が解決しようとする課題】
特開平7−202129号公報に記載されている上記半導体装置は、ESDイミュニティ改善には寄与している。しかし、半導体素子の近傍で高周波の電磁妨害波が発生すると、温度検出用ダイオードの制御電流の経路と、放熱板やアースグランド又は電力用半導体素子の大電流用電極との間で静電結合や電磁結合により起電力が発生する。この起電力は、制御電流の往路及び帰路のそれぞれで発生するが、順電圧降下回路の入力インピーダンスの不均衡等によって往路と帰路で相殺されずに起電力が発生する場合がある。また、制御電流のループに磁力線が鎖交した場合も電磁誘導による起電力が発生する。これらの機構によって発生する起電力は、温度検出用ダイオードの感度(温度係数)に対して比較的大きい。このため、温度検出用ダイオードの順電圧降下比較回路において適正な温度検出ができない場合があり、電磁妨害波耐性(EMI)のレベルは低く十分なものではない。
【0008】
また、特開平10−41510号公報に記載されている温度検知部内蔵型バイポーラ半導体素子では、IGBTを形成している半導体基板に直接温度検出用ダイオードの領域を形成している。このため、IGBTの主電流の影響を完全に避けることは困難である。
【0009】
そこで、本発明の目的は、電磁妨害波耐性の高い温度検出機能を有する半導体装置を提供することである。
【0010】
【課題を解決するための手段】
【0011】
本発明に係る半導体装置は、半導体基板上に設けられた温度検出用センサと、前記温度検出用センサから信号を検出する検出回路と、
前記温度検出用センサと前記検出回路とを電気的に接続する往路と帰路とで構成される制御電流の経路と
からなり、
前記制御電流の経路は、少なくとも一つのインダクタを配置すると共に、前記制御電流の経路である前記往路と前記帰路の間には少なくとも一つのキャパシタを接続し、前記少なくとも一つのインダクタと前記キャパシタとによってLCローパスフィルタを構成することを特徴とする。
【0012】
また、本発明に係る半導体装置は、前記半導体装置であって、前記制御電流の経路である前記往路と前記帰路は、略等長であって、互いに平行に配置されており、それぞれのインピーダンスが同じであることを特徴とする。
【0013】
さらに、本発明に係る半導体装置は、前記半導体装置であって、前記制御電流の経路である前記往路及び前記帰路と平行に配置されているグランドプレーンをさらに含むことを特徴とする。
【0014】
またさらに、本発明に係る半導体装置は、前記半導体装置であって、前記温度検出用センサが設けられている前記半導体基板と同一の半導体基板上に設けられた電力用半導体素子をさらに含むことを特徴とする。
【0015】
【発明の実施の形態】
本発明の実施の形態に係る半導体装置は、第1の態様では、制御電流の経路に少なくとも一つのインダクタを配置すると共に、制御電流の経路を構成する往路及び帰路の間に少なくとも一つのキャパシタを接続する。このインダクタとキャパシタによって制御電流の経路にLCローパスフィルタを構成している。このLCローパスフィルタによって制御電流の経路における高周波の電磁妨害波に対する電磁妨害波耐性を改善できる。
【0016】
また、第2の態様では、制御電流の経路は、略等長であって、互いに平行に配置されている往路と帰路の2線からなり、この往路及び帰路は、それぞれインダクタ成分を有すると共に、この往路と帰路の間にはキャパシタ成分を有する。このインダクタ成分とキャパシタ成分とによってLCローパスフィルタとして機能させている。これによって、制御電流の経路における高周波の電磁妨害波に対する電磁妨害波耐性を改善できる。
【0017】
さらに、第3の態様では、制御電流の経路である往路及び帰路に平行に配置されているグランドプレーンをさらに含んでいる。この制御電流の経路は、経路に平行に近接したグランドプレーンとの間で静電結合する。これによって、制御電流の経路と検出回路の基準電位との間での電磁誘導による起電力発生を抑制し、検出回路での信号検出に及ぼす影響を抑えることができる。
【0018】
実施の形態1.
本発明の実施の形態1に係る半導体装置は、制御電流の経路3a、3bに少なくとも一つのインダクタ4a、4bを配置すると共に、制御電流の経路を構成する往路と帰路3a、3bの間に少なくとも一つのキャパシタ5を接続している。このインダクタ4a、4bとキャパシタ5によって制御電流の経路にLCローパスフィルタを構成している。これによって、制御電流の経路における高周波の電磁妨害波22に対する電磁妨害波耐性を改善できる。
【0019】
具体的には、この半導体装置は、図1に示すように、素子部、ボンディングワイヤ部、中継リード部、それに制御基板部からなる。素子部では電力用半導体素子2が設けられている半導体基板上に温度検出用センサ1が形成されている。また、制御基板部に、この温度検出用センサ1からの信号を検出する検出回路10と、この温度検出用センサ1と検出回路10とを電気的に接続する制御電流の経路3a、3bを有している。この半導体装置は、制御電流の経路3a、3bに少なくとも一つのインダクタ4a、4bを配置すると共に、制御電流の経路を構成する往路と帰路の間に少なくとも一つのキャパシタ5を接続している。この検出回路10を構成するオペアンプ6の2つの入力部は、一方が制御電流の電源7と接続され、温度検出用センサ1からの順電圧降下電圧信号が入力される。もう一方にはリファレンス電力8が接続されている。そして、この検出回路10からの出力は、電力用半導体素子2の駆動部9に接続されており、駆動部9のオン・オフを制御している。
【0020】
以下、各構成要素について、説明する。まず、この制御電流の経路は、図2のレイアウトに示すように、スルーホール18から検出回路である比較演算増幅回路10を結んでいる。この制御電流の経路を構成する往路と帰路3a、3bのそれぞれに一つづつインダクタ4a、4bを配置すると共に、往路と帰路との間に一つのキャパシタ5を接続している。このインダクタ4a、4bとキャパシタ5の組み合わせによってLCローパスフィルタを構成し、高周波の電磁波成分をカットオフしている。これによって、制御電流の経路において、高周波の電磁妨害波耐性を改善できる。なお、往路と帰路は、それぞれ一つ以上のインダクタを配置していてもよい。また、往路と帰路との間のキャパシタは、往路と帰路の配線の複数箇所に接続していてもよい。
【0021】
また、この温度検出用センサ1は、図4に示すように、電力用半導体素子2が形成されている半導体基板31と同一の半導体基板上に絶縁膜32を介して形成されたn型領域33とp型領域34の接合で構成される複数のダイオードからなる。具体的には、互いに逆方向のダイオードを並列に組み合わせて構成されている。このダイオードは一方の向きについて少なくとも一つあればよい。
【0022】
さらに、検出回路10は、例えば、順電圧降下比較回路である比較演算増幅回路からなる。この比較演算増幅回路は、温度検出センサ1からの信号をオペアンプ6で処理している。また、このオペアンプ6へはリファレンス入力と、温度検出センサ1からの信号が入力される。
【0023】
次に、この半導体装置における電磁妨害波耐性の作用について説明する。図3に示すように、電力用半導体素子2の近傍で発生した高周波の電磁妨害波を受けると、制御電流の経路3a、3bと電力用半導体素子2のエミッタ電極あるいはドレイン電極との間でこの高周波の電磁妨害波22が静電結合又は電磁結合しコモンモードの起電力が発生する。これに対して、実施の形態1に係る半導体装置では、制御電流の経路3a、3bにLCローパスフィルタを構成している。これによって、高周波成分がカットオフされ、検出回路10での信号検出に及ぼす影響を抑えることができる。
【0024】
実施の形態2.
本発明の実施の形態2に係る半導体装置は、制御電流の経路は、略等長であって、互いに平行で近接して配置されている往路と帰路3a、3bの2線からなる。また、この往路及び帰路は、それぞれインダクタ成分24を有すると共に、この往路と帰路の間にはキャパシタ成分25を有する。このインダクタ成分24とキャパシタ成分25は、通常、制御電流の経路の配置によって生成される寄生成分と呼ばれるものであるが、本実施の形態2では、制御電流の経路の配置から計算された成分である。このインダクタ成分24とキャパシタ成分25によって制御電流の経路において、LCローパスフィルタとして機能させている。これによって、制御電流の経路における高周波の電磁妨害波に対する電磁妨害波耐性を改善できる。
【0025】
具体的には、この半導体装置は、実施の形態1に係る半導体装置と比較すると、図5に示すように、制御電流の経路3a、3bにインダクタやキャパシタを実際に組み込んでいない点で相違する。また、往路と帰路3a、3bとを、略等長であって、互いに平行で近接して配置している点で相違する。このように往路と帰路3a、3bとを互いに平行で近接して配置することによって、この往路と帰路3a、3bのそれぞれにインダクタ成分24を発生させると共に、この往路と帰路の間にキャパシタ成分25を生じさせている。このインダクタ成分24とキャパシタ成分25によってLCローパスフィルタとして機能させている。このインダクタ成分24やキャパシタ成分25等の寄生成分は、部品として組み込まれるインダクタやキャパシタに比べて小さいものであるので、比較的弱い高周波の電磁妨害波に対して有効である。
【0026】
この制御電流の経路は、往路と帰路3a、3bの配線を互いに平行で近接して配置するものであればよい。例えば、平行な2線の配線を近接して固定したものでもよく、また、制御基板上にパターン形成されるものであってもよい。この制御電流の経路を構成する往路と帰路3a、3bの間の間隔は、好ましくは0.5mm以下、より好ましくは0.3mm以下である。さらに、この往路と帰路3a、3bは、略等しい長さであるのが好ましい。また、この往路と帰路3a、3bは、配線方向に対して対称形状(鏡像形状)とするのが好ましい。
【0027】
次に、この半導体装置における高周波の電磁妨害波耐性の改善に関する作用について説明する。図5に示すように、電力用半導体素子2の近傍で発生した高周波の電磁妨害波22を受けると、制御電流の経路3a、3bと放熱板14との間でこの高周波の電磁妨害波22が静電結合又は電磁結合しコモンモードの起電力23a、23bが発生する。これに対して、この実施の形態2に係る半導体装置では、制御電流の経路は、互いに平行で近接して配置されている往路と帰路3a、3bの2線からなる。また、この往路と帰路3a、3bを略等長にし、配線方向に対して対称形状としている。これによって、往路と帰路3a、3bの配線間の静電結合度は高くなる。また、往路と帰路のそれぞれのインピーダンスが同じであることから、コモンモードからノーマルモードへのモード遷移が小さくなる。そのため、高周波の電磁妨害波22による検出回路10での信号検出に及ぼす影響を抑えることができる。
【0028】
実施の形態3.
本発明の実施の形態3に係る半導体装置は、制御電流の経路である往路及び帰路に平行に近接して配置されているグランドプレーン16をさらに含んでいる。この制御電流の経路は、経路に平行に近接したグランドプレーン16との間で静電結合する。これによって、制御電流の経路と検出回路の基準電位との間での電磁誘導による起電力発生を抑制し、検出回路10での信号検出に及ぼす影響を抑えることができる。
【0029】
具体的には、この半導体装置は、実施の形態2に係る半導体装置と比較すると、図6に示すように、制御電流の経路である往路及び帰路3a、3bに平行に近接して配置されているグランドプレーン16をさらに含んでいる点で相違する。この制御電流の経路3a、3bとこのグランドプレーン16との間には、静電結合によりキャパシタ成分26a、26bを生じている。このキャパシタ成分26a、26bは、通常、寄生成分といわれるものであるが、本実施の形態3においては、グランドプレーンの配置によって計算されたものである。
【0030】
なお、このグランドプレーン16は、制御電流の経路3a、3bと近接して配置されていればよい。その素材は低抵抗のものであればよく、形状は任意である。さらに、グランドプレーン16は、電位安定のために大面積のベタパターンからなるのが好ましい。また、このグランドプレーン16と制御電流の経路3a、3bとの間の間隔は、好ましくは0.5mm以下、より好ましくは0.3mm以下である。
【0031】
次に、この半導体装置における高周波の電磁妨害波耐性の改善に関する作用について説明する。図6に示すように、制御電流の往路と帰路3a、3bとの間で高周波インピーダンス特性に不均衡が存在する場合、高周波の電磁妨害波22によるコモンモードの起電力がノーマルモードに遷移する。これに対して、この実施の形態3に係る半導体装置では、制御電流の往路と帰路3a、3bのそれぞれに平行にグランドプレーン16を近接して設けている。これによってこの往路と帰路は、経路に平行に近接するグランドプレーン16と静電結合し、制御電流の経路と検出回路の基準電位間での電磁誘導による起電力の発生を抑制する。そこで、検出回路10での信号検出に及ぼす影響を抑えることができる。
【0032】
実施の形態4.
本発明の実施の形態に係る半導体装置では、制御電流の経路3a、3bに少なくとも一つのインダクタ4a、4bを配置すると共に、制御電流の経路を構成する往路と帰路3a、3bの間に少なくとも一つのキャパシタ5を接続している。このインダクタ4a、4bとキャパシタ5によって制御電流の経路にLCローパスフィルタを構成している。また、この制御電流の経路は、略等長であって、互いに平行で近接して配置されている往路と帰路3a、3bの2線からなる。この往路及び帰路3a、3bは、それぞれインダクタ成分24を有すると共に、この往路と帰路の間にはキャパシタ成分25を有する。このインダクタ成分24とキャパシタ成分25によって制御電流の経路において、LCローパスフィルタとして機能させている。これらのLCローパスフィルタによって、制御電流の経路3a、3bにおける高周波の電磁妨害波22に対する電磁妨害波耐性を改善できる。さらに、この半導体装置では、制御電流の経路である往路及び帰路3a、3bに近接して配置されているグランドプレーン16をさらに含んでいる。この制御電流の経路3a、3bは、経路に平行に近接したグランドプレーン16との間で静電結合する。これによって、制御電流の経路3a、3bと検出回路の基準電位との間での電磁誘導による起電力発生を抑制し、検出回路10での信号検出に及ぼす影響を抑えることができる。
【0033】
この半導体装置を実施の形態3に係る半導体装置と比較すると、図7のレイアウト及び図8の回路のモデル図に示すように、制御電流の経路3a、3bにインダクタ4a、4bやキャパシタ5を実際に組み込んでいる点で相違する。即ち、このインダクタ4a、4bとキャパシタ5によって制御電流の経路に実際のLCローパスフィルタを構成している。また、インダクタ成分24とキャパシタ成分25によってもう一つのLCローパスフィルタとして機能させている。さらに、制御電流の経路3a、3bに平行に近接して配置されるグランドプレーン16を備えている。したがって、上記実施の形態1から実施の形態3において示した構成を併せ持ち、優れた高周波の電磁妨害波耐性を有している。これによって、制御電流の経路3a、3bと検出回路の基準電位間での電磁誘導による起電力の発生を抑制する。そこで、検出回路10での信号検出に及ぼす影響を抑えることができる。
【0034】
【発明の効果】
以上、詳述した通り、本発明に係る半導体装置によれば、制御電流の経路は、少なくとも一つのインダクタを配置すると共に、制御電流の経路を構成する往路と帰路の間には少なくとも一つのキャパシタを接続している。この少なくとも一つのインダクタとキャパシタとによってLCローパスフィルタを構成している。このLCローパスフィルタによって、高周波成分がカットオフされ、検出回路での信号検出に及ぼす影響を抑えることができる。
【0035】
また、本発明に係る半導体装置によれば、制御電流の往路と帰路の配線は、略等長であって、互いに平行に配置している。これによって往路と帰路の配線間の静電結合度は高くなり、往路と帰路は、それぞれインダクタ成分を有すると共に、往路と帰路との間にキャパシタ成分を有する。このインダクタ成分とキャパシタ成分とによってLCローパスフィルタとして機能させている。そのため、高周波の電磁妨害波による検出回路での信号検出に及ぼす影響を抑えることができる。また、往路と帰路のそれぞれのインピーダンスが同じであることから、コモンモードからノーマルモードへのモード遷移が小さくなる。そのため、高周波の電磁妨害波による検出回路での信号検出に及ぼす影響を抑えることができる。
【0036】
さらに、本発明に係る半導体装置によれば、制御電流の経路に平行にグランドプレーンを配置している。これによって、制御電流の経路と平行に近接しているグランドプレーンとは静電結合する。そのため、制御電流の経路と検出回路の基準電位間での電磁誘導による起電力の発生を抑制する。そこで、検出回路での信号検出に及ぼす影響を抑えることができる。
【0037】
本発明に係る半導体装置によれば、温度検出対象である電力用半導体素子を形成している半導体基板と同一の半導体基板上に、絶縁膜を介して温度検出用センサを設けている。そこで、電力用半導体素子の実際の温度を正確に検出することができ、電力用半導体素子の適切な温度制御ができる。
【図面の簡単な説明】
【図1】 実施の形態1に係る半導体装置の温度検出用素子に関する回路のブロック図である。
【図2】 実施の形態1に係る半導体装置における温度検出用素子の制御電流の経路に関する具体的なレイアウトの上面図である。
【図3】 実施の形態1に係る半導体装置における温度検出用センサの制御電流の経路と電力用半導体素子の電極との間で結合した高周波の電磁波成分の抑制を示す回路のモデル図である。
【図4】 実施の形態1に係る半導体装置における温度検出用センサの断面図である。
【図5】 実施の形態2に係る半導体装置における温度検出用素子の制御電流の経路と放熱板との間で結合した高周波の電磁波成分の抑制を示す回路のモデル図である。
【図6】 実施の形態3に係る半導体装置における温度検出用素子の制御電流の経路とグランドプレーンとの間で結合した高周波の電磁波成分の抑制を示す回路のモデル図である。
【図7】 実施の形態4に係る半導体装置における温度検出用素子の制御電流の経路に関する具体的なレイアウトの上面図である。
【図8】 実施の形態4に係る半導体装置における温度検出用素子の制御電流の経路とグランドプレーンとの間で結合した高周波の電磁波成分の抑制を示す回路のモデル図である。
【符号の説明】
1 温度検出用センサ、 2 電力用半導体素子、 3a、3b 制御電流の経路(往路、帰路)、 4a、4b インダクタ、 5 キャパシタ、 6 オペアンプ、 7 制御電流電源、 8 リファレンス、 9 電力用半導体素子駆動部、 10 比較演算増幅回路(検出回路)、 12 電力用半導体素子主回路、 14 放熱板、 16 グランドプレーン、 18 スルーホール、 20 高周波電磁波成分、 21 容量結合した高周波電磁波成分、 22 モード遷移後の高周波電磁波成分(ノーマルモード)、 23 容量結合した高周波電磁波成分(コモンモード)、 24 インダクタ成分、 25 キャパシタ成分、 26a、26b キャパシタ成分、 31 半導体基板、 32 絶縁膜、 33 n型領域、 34 p型領域、 35 電極

Claims (3)

  1. 半導体基板上に設けられた温度検出用センサと、
    前記温度検出用センサから信号を検出する検出回路と、
    前記温度検出用センサと前記検出回路とを電気的に接続する往路と帰路とで構成される制御電流の経路と
    からなり、
    前記制御電流の経路は、少なくとも一つのインダクタを配置すると共に、前記制御電流の経路である前記往路と前記帰路の間には少なくとも一つのキャパシタを接続し、前記少なくとも一つのインダクタと前記キャパシタとによってLCローパスフィルタを構成すると共に、
    前記制御電流の経路を構成する前記往路と前記帰路は、等長であって、互いに平行に配置されており、それぞれのインピーダンスが同じであることを特徴とする半導体装置。
  2. 半導体基板上に設けられた温度検出用センサと、
    前記温度検出用センサから信号を検出する検出回路と、
    前記温度検出用センサと前記検出回路とを電気的に接続する往路と帰路とで構成される制御電流の経路と
    からなり、
    前記制御電流の経路は、少なくとも一つのインダクタを配置すると共に、前記制御電流の経路である前記往路と前記帰路の間には少なくとも一つのキャパシタを接続し、前記少なくとも一つのインダクタと前記キャパシタとによってLCローパスフィルタを構成すると共に、
    前記制御電流の経路である前記往路及び前記帰路に平行に配置されているグランドプレーンをさらに含むことを特徴とする導体装置。
  3. 前記温度検出用センサが設けられている前記半導体基板と同一の半導体基板上に設けられた電力用半導体素子をさらに含むことを特徴とする請求項1又は2に記載の半導体装置。
JP2000359281A 2000-11-27 2000-11-27 半導体装置 Expired - Lifetime JP4381592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000359281A JP4381592B2 (ja) 2000-11-27 2000-11-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000359281A JP4381592B2 (ja) 2000-11-27 2000-11-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2002164509A JP2002164509A (ja) 2002-06-07
JP4381592B2 true JP4381592B2 (ja) 2009-12-09

Family

ID=18831064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000359281A Expired - Lifetime JP4381592B2 (ja) 2000-11-27 2000-11-27 半導体装置

Country Status (1)

Country Link
JP (1) JP4381592B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4929860B2 (ja) 2006-06-12 2012-05-09 株式会社デンソー 半導体装置
JP2008042950A (ja) * 2006-08-01 2008-02-21 Mitsubishi Electric Corp 電力変換装置
JP4329829B2 (ja) 2007-02-27 2009-09-09 株式会社デンソー 半導体装置
JP5310219B2 (ja) * 2009-04-16 2013-10-09 株式会社デンソー 物理量検出装置
JP5782825B2 (ja) * 2011-05-18 2015-09-24 オムロン株式会社 パワーコンディショナ
JP5295405B1 (ja) * 2012-04-04 2013-09-18 三菱電機株式会社 スイッチ素子の温度検出回路
JP6764834B2 (ja) * 2017-06-23 2020-10-07 日立オートモティブシステムズ株式会社 検知器及び電力変換装置
JP2020180783A (ja) * 2017-08-04 2020-11-05 三洋電機株式会社 回路装置、及び検出システム
JP7186703B2 (ja) * 2017-08-04 2022-12-09 三洋電機株式会社 回路装置、及び温度検出システム

Also Published As

Publication number Publication date
JP2002164509A (ja) 2002-06-07

Similar Documents

Publication Publication Date Title
JP4955078B2 (ja) 半導体装置
EP3442020B1 (en) Power semiconductor module
US8487407B2 (en) Low impedance gate control method and apparatus
JP6685414B2 (ja) 電力用半導体モジュール及び電力用半導体装置
US8913401B2 (en) Multilayer wiring board
TWI694587B (zh) 半導體裝置
JP4381592B2 (ja) 半導体装置
JP4484400B2 (ja) 半導体装置
JP6536768B1 (ja) Esd保護素子
JPH0621330A (ja) 半導体パワーモジュール
US6291826B1 (en) Semiconductor element for electric power with a diode for sensing temperature and a diode for absorbing static electricity
JP6464580B2 (ja) 電力変換装置
US7015588B2 (en) Semiconductor device
JP2003282781A (ja) 回路基板
JP2002057418A (ja) プリント配線基板
JP2005512325A (ja) 振動傾向の減少した半導体部品構造
JP2685135B2 (ja) 半導体集積回路
US20240105761A1 (en) Semiconductor device
JP4357768B2 (ja) 半導体集積回路
JP6676888B2 (ja) 電力変換装置
KR102592448B1 (ko) 윌킨슨 타입 합성기 및 고주파 전원 장치
US20070132069A1 (en) Semiconductor chip and shielding structure thereof
JP2010021961A (ja) 増幅器
WO2021145086A1 (ja) ノイズ抑制回路、回路基板、及び電子機器
JPH03502396A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4381592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term