JP4955078B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4955078B2 JP4955078B2 JP2010010935A JP2010010935A JP4955078B2 JP 4955078 B2 JP4955078 B2 JP 4955078B2 JP 2010010935 A JP2010010935 A JP 2010010935A JP 2010010935 A JP2010010935 A JP 2010010935A JP 4955078 B2 JP4955078 B2 JP 4955078B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor device
- igbts
- emitter
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inverter Devices (AREA)
Description
図1は、実施の形態1による半導体装置の回路図である。図2は、図1の半導体装置101の外観斜視図であり、図3は、図2のX−X切断線に沿った半導体装置101の断面図である。
図4は、実施の形態2による半導体装置の平面断面図である。この半導体装置102の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図4は図2の半導体装置101を半導体装置102としたときのX−X切断線に沿った断面図に相当する。なお、以下の各図において、図1〜図3に示した半導体装置101と同一部分または相当部分(同一の機能をもつ部分)については、同一符号を付してその詳細な説明を略する。
図5は、実施の形態3による半導体装置の平面断面図である。この半導体装置103の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図5は図2の半導体装置101を半導体装置103としたときのX−X切断線に沿った断面図に相当する。
図6は、実施の形態4による半導体装置の平面断面図である。この半導体装置104の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図6は図2の半導体装置101を半導体装置104としたときのX−X切断線に沿った断面図に相当する。
図7は、実施の形態5による半導体装置の平面断面図である。図8は、この半導体装置105の一部を示す回路図である。半導体装置105の外観斜視図は、実施の形態1の図2と同一であり、図7は図2の半導体装置101を半導体装置105としたときのX−X切断線に沿った断面図に相当する。
図9は、実施の形態6による半導体装置の平面断面図である。この半導体装置106の外観斜視図は、実施の形態1の図2と同一であり、図9は図2の半導体装置101を半導体装置106としたときのX−X切断線に沿った断面図に相当する。
図12は、実施の形態7による半導体装置の平面断面図である。この半導体装置107の外観斜視図は、実施の形態1の図2と同一であり、図12は図2の半導体装置101を半導体装置107としたときのX−X切断線に沿った断面図に相当する。
図16は、上記した実施の形態1〜7による半導体装置101〜107、および以下に述べる実施の形態8〜17による半導体装置108〜117の各々が備えるIGBT3の平面図である。IGBT3は、その上面に、ゲート配線32、ゲートパッド33、および複数のエミッタパッド34を備えている。ゲート配線32はゲートパッド33に接続されている。ゲートパッド33には、例えば図3に示した導体ワイヤ17が接続される。すなわちゲートパッド33は、ゲート電極のボンディングパッドである。複数のエミッタパッド34は、IGBT3の上面の大半部を覆うエミッタ電極のうち、導体ワイヤを接続可能な部分である。すなわちエミッタパッド34は、エミッタ電極のボンディングパッドである。
図17は、実施の形態8による半導体装置の平面断面図である。この半導体装置108の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図17は図2の半導体装置101を半導体装置108としたときのX−X切断線に沿った断面図に相当する。
図18は、実施の形態9による半導体装置の平面断面図である。この半導体装置109の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図18は図2の半導体装置101を半導体装置109としたときのX−X切断線に沿った断面図に相当する。
図19は、実施の形態10による半導体装置の平面断面図である。この半導体装置110の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図19は図2の半導体装置101を半導体装置110としたときのX−X切断線に沿った断面図に相当する。
図20は、実施の形態11による半導体装置の平面断面図である。この半導体装置111の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図20は図2の半導体装置101を半導体装置111としたときのX−X切断線に沿った断面図に相当する。
図22は、実施の形態12による半導体装置の平面断面図である。この半導体装置112の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図22は図2の半導体装置101を半導体装置112としたときのX−X切断線に沿った断面図に相当する。
図23は、実施の形態13による半導体装置の平面断面図である。この半導体装置113の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図23は図2の半導体装置101を半導体装置113としたときのX−X切断線に沿った断面図に相当する。
図24は、実施の形態14による半導体装置の平面断面図である。この半導体装置114の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図24は図2の半導体装置101を半導体装置114としたときのX−X切断線に沿った断面図に相当する。
図25は、実施の形態15による半導体装置の平面断面図である。この半導体装置115の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図25は図2の半導体装置101を半導体装置115としたときのX−X切断線に沿った断面図に相当する。
図26は、実施の形態16による半導体装置の平面断面図である。この半導体装置116の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図26は図2の半導体装置101を半導体装置116としたときのX−X切断線に沿った断面図に相当する。
図27は、実施の形態17による半導体装置の平面断面図である。この半導体装置117の回路図および外観斜視図は、実施の形態1の図1および図2と同一であり、図27は図2の半導体装置101を半導体装置117としたときのX−X切断線に沿った断面図に相当する。
(1)以上の各実施の形態では、半導体装置がIGBT3を備える例を示したが、本発明は、主電流(例えばエミッタ電流、ドレイン電流など)が流れる一対の主電極、および駆動信号を受信しそれに応答して主電流を制御する制御電極を有するスイッチング素子を備える半導体装置に広く適用可能である。スイッチング素子は、例えば、MOSFETあるいはバイポーラトランジスタであってもよい。一般のスイッチング素子では、ゲート配線32は、制御電極配線へ拡張され、ゲートパッド33は、制御電極のボンディングパッドへ拡張され、エミッタパッド34は、主電極のボンディグパッドへ拡張される。
Claims (3)
- 主面を有する基板と、
互いに電気的に絶縁されて前記主面の上に配設された第1配線パターン及び第2配線パターンと、
前記第1配線パターンの上に配置されることにより、一方主電極どうしが互いに電気的に接続された複数のスイッチング素子と、
前記複数のスイッチング素子の他方主電極に一端が接続され、前記第2配線パターンへ他端が接続された複数の第1導体ワイヤと、
前記第2配線パターンに接続され、前記複数のスイッチング素子の前記他方主電極と外部とを、前記第2配線パターンを通じて電気的に接続する外部端子と、
前記複数のスイッチング素子の前記他方主電極どうしを、前記第2配線パターンを中継することなく電気的に接続する導電体と、を備える半導体装置であって、
前記第2配線パターンが、前記複数のスイッチング素子の配列方向に沿って延在しており、
前記第2配線パターンには、前記配列方向の一端側に連結部を残し他端側に連結部を残さないように前記配列方向に沿って延在するスリットが形成されており、
前記複数の第1導体ワイヤの前記他端は、前記スリットよりも前記複数のスイッチング素子に近い第1部分において前記第2配線パターンに接続されており、
前記外部端子は、前記一端側の前記連結部において前記第2配線パターンに接続されており、
前記半導体装置は、
前記スリットよりも前記複数のスイッチング素子から遠い第2部分の中の前記他端側において前記第2配線パターンに接続され、前記複数のスイッチング素子の前記他方主電極と外部とを前記第2配線パターンを通じて電気的に接続する別の外部端子と、
前記第1部分に一端が接続され、前記第2部分に他端が接続された第5導体ワイヤと、をさらに備える半導体装置。 - 主面を有する基板と、
前記主面の上に配設された第1配線パターンと、
前記第1配線パターンの上に配置されることにより、一方主電極どうしが互いに電気的に接続された複数のスイッチング素子と、
前記第1配線パターンに対して電気的に絶縁されて前記複数のスイッチング素子の配列方向に沿って延在するように前記主面の上に配設され、前記配列方向の一端側に連結部を残し他端側に連結部を残さないように前記配列方向に沿って延在するスリットが形成されている第2配線パターンと、
前記複数のスイッチング素子の他方主電極に一端が接続され、前記スリットよりも前記複数のスイッチング素子に近い第1部分において前記第2配線パターンへ他端が接続された複数の第1導体ワイヤと、
前記一端側の前記連結部において前記第2配線パターンに接続され、前記複数のスイッチング素子の前記他方主電極と外部とを、前記第2配線パターンを通じて電気的に接続する外部端子と、
前記スリットよりも前記複数のスイッチング素子から遠い第2部分の中の前記他端側において前記第2配線パターンに接続され、前記複数のスイッチング素子の前記他方主電極と外部とを、前記第2配線パターンを通じて電気的に接続する別の外部端子と、
前記第1部分に一端が接続され、前記第2部分に他端が接続された第5導体ワイヤと、を備える半導体装置。 - 前記複数のスイッチング素子の各々が、絶縁ゲート型のスイッチング素子である、請求項1または請求項2のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010010935A JP4955078B2 (ja) | 2000-08-28 | 2010-01-21 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000257227 | 2000-08-28 | ||
JP2000257227 | 2000-08-28 | ||
JP2010010935A JP4955078B2 (ja) | 2000-08-28 | 2010-01-21 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001184608A Division JP4484400B2 (ja) | 2000-08-28 | 2001-06-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010088299A JP2010088299A (ja) | 2010-04-15 |
JP4955078B2 true JP4955078B2 (ja) | 2012-06-20 |
Family
ID=18745720
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010010935A Expired - Lifetime JP4955078B2 (ja) | 2000-08-28 | 2010-01-21 | 半導体装置 |
JP2010010934A Expired - Lifetime JP4955077B2 (ja) | 2000-08-28 | 2010-01-21 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010010934A Expired - Lifetime JP4955077B2 (ja) | 2000-08-28 | 2010-01-21 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20020024134A1 (ja) |
JP (2) | JP4955078B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11605613B2 (en) | 2020-05-08 | 2023-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060157A (ja) * | 2001-08-08 | 2003-02-28 | Mitsubishi Electric Corp | パワーモジュール |
JP2006049341A (ja) * | 2004-07-30 | 2006-02-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US9287765B2 (en) | 2010-07-15 | 2016-03-15 | Delta Electronics, Inc. | Power system, power module therein and method for fabricating power module |
CN103855914B (zh) * | 2012-12-03 | 2017-04-05 | 台达电子工业股份有限公司 | 电源系统及其中的功率模块以及制作功率模块的方法 |
JP5440438B2 (ja) * | 2010-08-04 | 2014-03-12 | 三菱電機株式会社 | パワーモジュール |
JP5637944B2 (ja) * | 2011-06-29 | 2014-12-10 | 株式会社 日立パワーデバイス | パワー半導体モジュール |
JP5801339B2 (ja) | 2013-03-22 | 2015-10-28 | 株式会社東芝 | 半導体装置 |
JP6065744B2 (ja) * | 2013-05-20 | 2017-01-25 | 株式会社デンソー | 半導体モジュール |
JP6394459B2 (ja) * | 2015-03-26 | 2018-09-26 | 住友電気工業株式会社 | 半導体装置 |
EP3178110A1 (en) | 2015-10-29 | 2017-06-14 | ABB Schweiz AG | Semiconductor module |
JP6439750B2 (ja) | 2016-05-20 | 2018-12-19 | 株式会社デンソー | 半導体装置 |
JP6624011B2 (ja) | 2016-11-03 | 2019-12-25 | 株式会社デンソー | 半導体装置 |
DE112018001927T5 (de) | 2017-03-14 | 2019-12-19 | Rohm Co., Ltd. | Halbleiterbauelement |
WO2019044748A1 (ja) | 2017-09-04 | 2019-03-07 | 三菱電機株式会社 | 半導体モジュール及び電力変換装置 |
JP7195208B2 (ja) * | 2019-04-12 | 2022-12-23 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7361672B2 (ja) * | 2020-10-27 | 2023-10-16 | 三菱電機株式会社 | 半導体装置 |
JP2023109317A (ja) * | 2022-01-27 | 2023-08-08 | 株式会社 日立パワーデバイス | パワー半導体モジュール |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2973799B2 (ja) * | 1993-04-23 | 1999-11-08 | 富士電機株式会社 | パワートランジスタモジュール |
DE19549011C2 (de) * | 1995-12-28 | 1998-12-03 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips und zusätzlicher Verbindung der Emitterkontakte |
-
2001
- 2001-03-02 US US09/796,518 patent/US20020024134A1/en not_active Abandoned
-
2010
- 2010-01-21 JP JP2010010935A patent/JP4955078B2/ja not_active Expired - Lifetime
- 2010-01-21 JP JP2010010934A patent/JP4955077B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11605613B2 (en) | 2020-05-08 | 2023-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20020024134A1 (en) | 2002-02-28 |
JP2010088299A (ja) | 2010-04-15 |
JP2010178615A (ja) | 2010-08-12 |
JP4955077B2 (ja) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4955078B2 (ja) | 半導体装置 | |
JP4484400B2 (ja) | 半導体装置 | |
CN103051312B (zh) | 低阻抗栅极控制方法和设备 | |
TWI573240B (zh) | 低電磁干擾電路之封裝組態 | |
CN103782380B (zh) | 半导体模块 | |
JP4125567B2 (ja) | 近接して結合された高電圧出力及びオフラインのトランジスタ対を有する集積回路 | |
EP3442020B1 (en) | Power semiconductor module | |
US10049968B2 (en) | Semiconductor device | |
EP0585578A1 (en) | Semiconductor device with reduced floating inductance and method of fabricating same | |
CN107851637B (zh) | 功率半导体模块 | |
US6249024B1 (en) | Power module with repositioned positive and reduced inductance and capacitance | |
JPWO2018056213A1 (ja) | 電力用半導体モジュール及び電力用半導体装置 | |
EP2862202B1 (en) | Substrate for mounting multiple power transistors thereon and power semiconductor module | |
JP4164810B2 (ja) | 電力用半導体モジュール | |
JP7438021B2 (ja) | 半導体装置 | |
US6552429B2 (en) | Power switching semiconductor device with suppressed oscillation | |
US11158569B2 (en) | Semiconductor component and semiconductor package | |
KR20120012407A (ko) | 전력반도체 모듈 및 서브모듈 | |
US5892268A (en) | Inductive load driving and control circuits inside isolation regions | |
CN114079446A (zh) | 开关装置及用于制造开关装置的方法 | |
KR20040010128A (ko) | 파워모듈의 게이트 구동회로 | |
JP2685135B2 (ja) | 半導体集積回路 | |
JPH0878619A (ja) | 電力用半導体装置 | |
JP4073621B2 (ja) | パワーモジュール | |
JPH04267550A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4955078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |