JP4073621B2 - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP4073621B2 JP4073621B2 JP2000380202A JP2000380202A JP4073621B2 JP 4073621 B2 JP4073621 B2 JP 4073621B2 JP 2000380202 A JP2000380202 A JP 2000380202A JP 2000380202 A JP2000380202 A JP 2000380202A JP 4073621 B2 JP4073621 B2 JP 4073621B2
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- power module
- wiring
- control board
- circuit wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
【０００１】
【発明の属する技術分野】
本発明は、インバータ等の電力変換に用いられるパワーモジュールに関し、特に、制御回路の誤動作を防止したパワーモジュールに関する。
【０００２】
【従来の技術】
図１０は、従来のパワーモジュールの１つであるインテリジェント・パワー・モジュール（ＩＰＭ）の断面図である。全体が１００で示されるパワーモジュールは、筐体１とベース板２とを含む。ベース板２上には、絶縁基板３が設けられている。絶縁基板３の表面及び裏面には、金属パターンが形成されており（図示せず）、裏面の金属パターンとベース板２とが半田等の導電性材料により接続されている。また、表面の金属パターン上には、ＩＧＢＴ４やダイオード５が設けられている。ＩＧＢＴ４等は主電極６と電気的に接続され、パワーモジュールの主回路配線を形成している。
また、筐体１には、絶縁基板３上のＩＧＢＴ４を制御する制御回路（図示せず）が設けられた制御基板７が固定されている。制御回路とＩＧＢＴ４等とは、中継端子８、ボンディングワイヤ９で接続されている。
【０００３】
図１１は、パワーモジュール１００に含まれる絶縁基板３の上面図である。また、図１２は、３相インバータの１相分を構成するパワーモジュールの簡略化した回路構成を示したものである。なお、３相インバータの３相分をパワーモジュール１台で構成している場合もあるが、１相分に着目すると、その回路構成は、図１２と同様である。
図１１に示すように、絶縁基板３の上には、正極側コレクタパターン１０と負極側コレクタパターン１１とが形成されている。正極側コレクタパターン１０の上には、ダイオード５のカソード電極とＩＧＢＴ４のコレクタ電極とが正極側コレクタパターン１０に接続するように、ダイオード５、ＩＧＢＴ４が搭載されている。同様に、負極側のコレクタパターン１１上にも、ダイオード５とＩＧＢＴ４とが搭載されている。
【０００４】
正極側電極１２と正極側コレクタパターン１０との間、ＩＧＢＴ４のエミッタ電極とダイオード５のアノード電極との間、ダイオード５のアノード電極と負極側コレクタパターン１１との間は、それぞれボンディングワイヤ１４により接続されている。また、負極側電極１３、ＩＧＢＴ４のエミッタ電極、ダイオード５のアノード電極の間もボンディングワイヤ１４により接続されている。更に、負極側コレクタパターン１１と交流側電極１５との間もボンディングワイヤ１４により接続されている。
【０００５】
図１２は、３相インバータの１相分を構成するパワーモジュールの簡略化した回路構成を示したものである。図示はしていないが、交流側電極１５には負荷が接続される。パワーモジュール１００の制御回路により、駆動回路１、２が２つのＩＧＢＴ４を交互にオン／オフさせると、交流側電極は交互に、正極及び負極の電位となり、交流側電極に接続される負荷には交流電流が供給される。
【０００６】
【発明が解決しようとする課題】
ＩＧＢＴ等のパワー素子の高性能化により、パワーモジュール１００のＩＧＢＴ４を流れる電流の大電流化、スイッチング速度の高速化が図られると、スイッチング時に発生する磁界強度が大きくなる。
その結果、パワー半導体モジュール内部の主回路配線と、パワー部上方に位置する制御基板上の制御回路配線パターン間に存在する相互インダクタンスにより、スイッチング時に、パワー半導体モジュール内部の主回路配線を流れる電流により発生する磁界が、制御回路の動作に影響を及ぼす可能性が高くなる。更に、パワー半導体モジュールの小型化により、制御基板とパワー部間の距離が短くなると、その影響はいっそう大きなものとなる。
特に、ＧＮＤは、すべての信号の基準電位であるため、その電位は十分に安定している必要がある。
【０００７】
このような状況において、スイッチング時に発生する磁界が鎖交するように、制御回路にループ状のＧＮＤ配線が形成されていた場合、このループ状のＧＮＤ配線に誘導電流が流れるためＧＮＤ電位が変動し、その結果、制御回路が誤動作する可能性が生じてくる。
【０００８】
即ち、図１３の制御基板７の断面図に示すように、制御回路に用いられるＩＣ１７では、ＧＮＤピン２０が対向して設けられている。また、ＧＮＤピン２０の間は、ＩＣ１７の内部の配線１６により接続されている。従って、板状のＧＮＤパターン１８を内部に有する制御基板７にＧＮＤピン２０を載置し、ＧＮＤピン２０を、スルーホール１９を介してＧＮＤパターン１８に接続させた場合、ＧＮＤラインのループ（以下、「ＧＮＤループ」という。）が形成される。また、ＧＮＤピン２０を制御基板表面に設けたＧＮＤ配線パターンで接続したとしても、同様に、ＧＮＤループが形成される。
このようなＧＮＤループが形成されるにも関わらず、従来のパワー半導体モジュール１００では、制御用ＩＣ１４の実装方法に関し、パワー半導体モジュール内部の主回路配線を流れる電流により発生する磁界の影響が十分に考慮されていなかった。
【０００９】
図１４に示すように、パワー半導体モジュール内部の主回路配線導体を流れる電流方向２１と、制御用ＩＣ１４の両端に存在するＧＮＤピンとが平行となるように配置すると、主回路配線を流れる電流により発生する磁界２２が、上記ＧＮＤループに鎖交する。
その結果、ＧＮＤループに誘導電流が誘起され、すべての信号の基準電位であるＧＮＤ電位が変動するため、制御回路の誤動作を引き起こす可能性がある。
特に、主回路配線に流れる電流のスイッチング速度の高速化や大電流化により、かかる誤動作が発生しやすい状況となる。
なお、主回路配線の電流方向２１は、絶縁基板３上に設けられた主回路配線を電流が流れる方向をいい、特に、ＩＧＢＴ４とダイオード５との間を最短で接続する配線の方向をいう。
【００１０】
そこで、本発明は、スイッチング時に発生する磁界のＧＮＤループへの鎖交を回避することにより、ＧＮＤ電位の変動を無くし、制御回路の誤動作を防止したパワーモジュールを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、絶縁基板と制御基板とが筐体内に設けられたパワーモジュールであって、パワー素子と該パワー素子に接続された主回路配線とが設けられた絶縁基板と、該パワー素子を制御するＩＣと該ＩＣに接続された制御回路配線とが設けられた制御基板であって、該ＩＣに含まれるＧＮＤラインと該制御回路配線に含まれるＧＮＤラインとからＧＮＤループが形成された該制御基板とを含み、該主回路配線を流れる電流により発生する磁界が、該ＧＮＤループに誘導電流を発生させないようにしたことを特徴とするパワーモジュールである。
このようにＧＮＤループに誘導電流を発生させないことにより、制御回路のＧＮＤ電位の変動を防止できる。この結果、制御回路の誤動作が防止でき、動作の安定したパワーモジュールを得ることが可能となる。
【００１２】
また、本発明は、上記ＧＮＤループを含む平面が、上記主回路配線の配線方向に対して略垂直であることを特徴とするパワーモジュールでもある。
このような配置とすることにより、ＧＮＤループへの誘導電流の発生を防止することが可能となるからである。
【００１３】
上記主回路配線の方向が、上記絶縁基板上に設けられた上記パワー素子と該パワー素子と接続されるダイオードとを接続する配線方向であることを特徴とするパワーモジュールでもある。
ＧＮＤループを含む平面を、配線方向に対して略垂直に配置することにより、ＧＮＤループへの誘導電流の発生を有効に防止できるからである。
【００１４】
また、上記ＩＣが、そのパッケージの両側に対向配置された２つのＧＮＤピンを有し、上記ＧＮＤループを含む平面が、２つの該ＧＮＤピンを含む平面を含むことを特徴とするパワーモジュールでもある。
かかる配置とすることにより、ＧＮＤループへの誘導電流の発生を有効に防止できるからである。
【００１５】
また、上記制御回路配線に含まれるＧＮＤラインが、上記制御基板上に積層された板状配線からなることを特徴とするパワーモジュールでもある。
かかる構造を用いることにより、ＧＮＤループにより形成される面積を小さくでき、ＧＮＤループへの磁界の影響を低減できるからである。
【００１６】
更に、上記制御基板が、内部に板状の導電層を含むことを特徴とするパワーモジュールでもある。
かかる板状の導電層は、磁界に対するシールドとして機能し、鎖交磁束の低減が可能である。
【００１７】
上記導電層は、上記板状配線と１のスルーホールで電気的に接続されたことが好ましい。
導電層と板状配線とを接続することにより、ＧＮＤ電位を更に安定させることができる。また、１のスルーホールにより両者が接続されるため、新たなＧＮＤループが形成されることもない。
【００１８】
【発明の実施の形態】
実施の形態１．
図１は、本実施の形態にかかるパワーモジュールの制御基板７の上面図である。かかる制御基板７が含まれるパワーモジュールの断面は、図１０に示すパワーモジュール１００と同様である。ただし、本実施の形態にかかるパワーモジュールでは、制御基板７において、ＩＣ１７の対向するＧＮＤピン２０を結ぶ方向が、主回路配線の電流方向２１と略垂直に配置されている点で、従来のパワーモジュール１００とは異なっている。
【００１９】
図２は、パワーモジュールに含まれる制御基板７の断面図であり、図１３と同一符号は、同一又は相当箇所を示す。図２に示すように、本実施の形態にかかるパワーモジュールでは、ＩＣ１７のＧＮＤラインと制御基板のＧＮＤラインから形成されるＧＮＤループを含む平面（紙面に含まれる平面）が、主回路配線の電流方向２１と略垂直となっている。
【００２０】
主回路配線の電流方向２１がＧＮＤループを含む平面に略垂直に配置されるため、スイッチング時に主回路配線の周囲に発生する磁界２２は、ＧＮＤループを含む平面と鎖交しない。この結果、主回路配線の電流がオン／オフされても、ＧＮＤループに誘導電流が発生せず、ＧＮＤ電位の変動を防止できる。
従って、制御回路の誤動作が防止でき、動作の安定したパワーモジュールを得ることができる。
【００２１】
制御回路に、ＩＣ１７が２つ載置されている場合には、図１に示すように、それぞれのＩＣ１７のＧＮＤ端子２０を結ぶ方向が、主回路配線の電流方向２１に対して略垂直になるように配置される。２つのＩＣ１７の配置は、図１のように配置しても、図３のように配置してもかまわない。
【００２２】
図４は、例えば３相インバータを構成するパワーモジュールの絶縁基板の上面図である。かかる絶縁基板には、図１１の絶縁基板に設けられた回路と同じ回路が３組並列に配置されている。図１１と同一符号は、同一又は相当箇所を示す。図４において、主回路配線の配線方向は、符号２１で示す方向となる。
【００２３】
図５は、図４の絶縁基板を備えたパワーモジュールに使用される制御基板７の上面図である。図５から明らかなように、図１に示す２つのＩＣ１７からなる組が、３組並べて配置されている。それぞれのＩＣ１７のＧＮＤピン２０を結ぶ方向は、主回路配線の配線方向２１と略垂直となる。
【００２４】
このように配置することにより、スイッチング時に主回路配線の周囲に発生するそれぞれの磁界は、それぞれの制御回路のＧＮＤループを含む平面と鎖交しない。この結果、それぞれのＧＮＤループに誘導電流が発生せず、ＧＮＤ電位の変動を防止できる。従って、制御回路全体の誤動作が防止され、動作の安定したパワーモジュールを得ることができる。
なお、制御基板７上のＩＣ１７は、図６のように配置しても構わない。
【００２５】
実施の形態２．
図７は、本実施の形態にかかるパワーモジュールに含まれる制御基板７の断面図である。本実施の形態にかかるパワーモジュールでは、制御基板７において、ＩＣ１７の対向するＧＮＤピン２０を結ぶ方向が、主回路配線の電流方向２１と略垂直に配置されている。また、制御基板７の内部に形成された板状のＧＮＤパターン１８に代えて、制御基板７の表面に板状のＧＮＤパターン２３が形成されている。ＧＮＤループは、ＩＣ１７のＧＮＤラインとＧＮＤパターン２３から形成される。他の構成部分は、図１３と同じである。
【００２６】
このように、ＧＮＤループを含む平面が、主回路配線の配線方向２１と略垂直となるように、ＩＣ１７を配置することにより、スイッチング時に主回路配線の周囲に発生する磁界２２は、それぞれの制御回路のＧＮＤループを含む平面と鎖交しない。この結果、ＧＮＤループに誘導電流が発生せず、制御回路の誤動作が防止できる。
【００２７】
更に、ＧＮＤパターン２３を絶縁基板の表面上に設けることにより、ＧＮＤループに囲まれる面積を従来の構造より小さくできる。この結果、主回路配線以外の部分で磁界が発生しても、ＧＮＤループはかかる磁界の影響を受けにくくなる。従って、誘導電流の発生を防止し、制御回路の誤動作を防止できる。
【００２８】
実施の形態３．
図８は、本実施の形態にかかるパワーモジュールに含まれる制御基板７の断面図である。本実施の形態にかかるパワーモジュールでは、制御基板７において、ＩＣ１７の対向するＧＮＤピン２０を結ぶ方向が、主回路配線の電流方向２１と略垂直に配置されている。また、制御基板７の内部に形成された板状のＧＮＤパターン１８に加えて、制御基板７の表面に板状のＧＮＤパターン２３が形成されている。ＧＮＤパターン１８とＧＮＤパターン２３は、直接には接続されていない。ＧＮＤループは、ＩＣ１７のＧＮＤラインとＧＮＤパターン２３から形成される。他の構成部分は、図１３と同じである。
【００２９】
かかる構造を用いることにより、実施の形態２で得られる効果に加えて、ＧＮＤパターン１７が、磁界に対するシールドとして機能する。従って、スイッチング時に主回路配線から発生する磁界の、ＧＮＤループへの鎖交を更に低減し、制御回路の誤動作を防止できる。
【００３０】
実施の形態４．
図９は、本実施の形態にかかるパワーモジュールに含まれる制御基板７の断面図である。本実施の形態にかかるパワーモジュールでは、制御基板７において、ＩＣ１７の、対向するＧＮＤピン２０を結ぶ方向が、主回路配線の電流方向２１と略垂直に配置されている。また、制御基板７の内部に形成された板状のＧＮＤパターン１８に加えて、制御基板７の表面に板状のＧＮＤパターン２３が形成されている。ＧＮＤパターン１８とＧＮＤパターン２３とは、１のスルーホール２４で接続されている。ＧＮＤループは、ＩＣ１７のＧＮＤラインとＧＮＤパターン２３から形成される。他の構成部分は、図１３と同じである。
【００３１】
このように、ＧＮＤパターン１８、２３の間を電気的に接続することにより、実施の形態３の効果に加えて、ＧＮＤ電位が安定するという効果を得ることができる。
なお、ＧＮＤパターン１８、２３の間は、１つのスルーホール２４で接続されているため、ＧＮＤパターン１８、２３の間にＧＮＤループが新たに形成されることはない。
【００３２】
【発明の効果】
以上の説明から明らかなように、本発明にかかるパワーモジュールでは、ＧＮＤループを含む平面が、主回路配線の配線方向に対して略垂直となるため、ＧＮＤループに誘導電流が発生せず、制御回路の誤動作を防止できる。
【００３３】
また、ＧＮＤループに囲まれる面積を小さくすることにより、ＧＮＤループでの誘導電流の発生を防止し、制御回路の誤動作を防止できる。
【００３４】
また、ＧＮＤパターンを設けて磁界の影響を低減することにより、ＧＮＤループでの誘導電流の発生を防止し、制御回路の誤動作を防止できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかるパワーモジュールの制御基板の上面図である。
【図２】 本発明の実施の形態１にかかるパワーモジュールの制御基板の断面図である。
【図３】 本発明の実施の形態１にかかるパワーモジュールの他の制御基板の上面図である。
【図４】 本発明の実施の形態１にかかるパワーモジュールの絶縁基板の上面図である。
【図５】 本発明の実施の形態１にかかるパワーモジュールの他の制御基板の上面図である。
【図６】 本発明の実施の形態１にかかるパワーモジュールの他の制御基板の上面図である。
【図７】 本発明の実施の形態２にかかるパワーモジュールの制御基板の断面図である。
【図８】 本発明の実施の形態３にかかるパワーモジュールの制御基板の断面図である。
【図９】 本発明の実施の形態４にかかるパワーモジュールの制御基板の断面図である。
【図１０】 従来のパワーモジュールの断面図である。
【図１１】 従来のパワーモジュールの絶縁基板の上面図である。
【図１２】 ３相インバータの１相分を構成するパワーモジュールの簡略化した回路構成である。
【図１３】 従来のパワーモジュールの制御基板の断面図である。
【図１４】 従来のパワーモジュールの制御基板の上面図である。
【符号の説明】
１ 筐体、２ ベース板、３ 絶縁基板、４ ＩＧＢＴ、５ ダイオード、６主電極、７ 制御基板、８ 中継端子、９ ボンディングワイヤ、１０ 正極側コレクタパターン、１１ 負極側コレクタパターン、１２ 正極側電極、１３負極側電極、１４ ボンディングワイヤ、１５ 交流側電極、１６ ＧＮＤライン、１７ ＩＣ、１８ ＧＮＤパターン、１９ スルーホール、２０ ＧＮＤピン、２１ 主回路配線の電流方向、２２ 磁界、２３ ＧＮＤパターン、２４スルーホール、１００ パワーモジュール。
【発明の属する技術分野】
本発明は、インバータ等の電力変換に用いられるパワーモジュールに関し、特に、制御回路の誤動作を防止したパワーモジュールに関する。
【０００２】
【従来の技術】
図１０は、従来のパワーモジュールの１つであるインテリジェント・パワー・モジュール（ＩＰＭ）の断面図である。全体が１００で示されるパワーモジュールは、筐体１とベース板２とを含む。ベース板２上には、絶縁基板３が設けられている。絶縁基板３の表面及び裏面には、金属パターンが形成されており（図示せず）、裏面の金属パターンとベース板２とが半田等の導電性材料により接続されている。また、表面の金属パターン上には、ＩＧＢＴ４やダイオード５が設けられている。ＩＧＢＴ４等は主電極６と電気的に接続され、パワーモジュールの主回路配線を形成している。
また、筐体１には、絶縁基板３上のＩＧＢＴ４を制御する制御回路（図示せず）が設けられた制御基板７が固定されている。制御回路とＩＧＢＴ４等とは、中継端子８、ボンディングワイヤ９で接続されている。
【０００３】
図１１は、パワーモジュール１００に含まれる絶縁基板３の上面図である。また、図１２は、３相インバータの１相分を構成するパワーモジュールの簡略化した回路構成を示したものである。なお、３相インバータの３相分をパワーモジュール１台で構成している場合もあるが、１相分に着目すると、その回路構成は、図１２と同様である。
図１１に示すように、絶縁基板３の上には、正極側コレクタパターン１０と負極側コレクタパターン１１とが形成されている。正極側コレクタパターン１０の上には、ダイオード５のカソード電極とＩＧＢＴ４のコレクタ電極とが正極側コレクタパターン１０に接続するように、ダイオード５、ＩＧＢＴ４が搭載されている。同様に、負極側のコレクタパターン１１上にも、ダイオード５とＩＧＢＴ４とが搭載されている。
【０００４】
正極側電極１２と正極側コレクタパターン１０との間、ＩＧＢＴ４のエミッタ電極とダイオード５のアノード電極との間、ダイオード５のアノード電極と負極側コレクタパターン１１との間は、それぞれボンディングワイヤ１４により接続されている。また、負極側電極１３、ＩＧＢＴ４のエミッタ電極、ダイオード５のアノード電極の間もボンディングワイヤ１４により接続されている。更に、負極側コレクタパターン１１と交流側電極１５との間もボンディングワイヤ１４により接続されている。
【０００５】
図１２は、３相インバータの１相分を構成するパワーモジュールの簡略化した回路構成を示したものである。図示はしていないが、交流側電極１５には負荷が接続される。パワーモジュール１００の制御回路により、駆動回路１、２が２つのＩＧＢＴ４を交互にオン／オフさせると、交流側電極は交互に、正極及び負極の電位となり、交流側電極に接続される負荷には交流電流が供給される。
【０００６】
【発明が解決しようとする課題】
ＩＧＢＴ等のパワー素子の高性能化により、パワーモジュール１００のＩＧＢＴ４を流れる電流の大電流化、スイッチング速度の高速化が図られると、スイッチング時に発生する磁界強度が大きくなる。
その結果、パワー半導体モジュール内部の主回路配線と、パワー部上方に位置する制御基板上の制御回路配線パターン間に存在する相互インダクタンスにより、スイッチング時に、パワー半導体モジュール内部の主回路配線を流れる電流により発生する磁界が、制御回路の動作に影響を及ぼす可能性が高くなる。更に、パワー半導体モジュールの小型化により、制御基板とパワー部間の距離が短くなると、その影響はいっそう大きなものとなる。
特に、ＧＮＤは、すべての信号の基準電位であるため、その電位は十分に安定している必要がある。
【０００７】
このような状況において、スイッチング時に発生する磁界が鎖交するように、制御回路にループ状のＧＮＤ配線が形成されていた場合、このループ状のＧＮＤ配線に誘導電流が流れるためＧＮＤ電位が変動し、その結果、制御回路が誤動作する可能性が生じてくる。
【０００８】
即ち、図１３の制御基板７の断面図に示すように、制御回路に用いられるＩＣ１７では、ＧＮＤピン２０が対向して設けられている。また、ＧＮＤピン２０の間は、ＩＣ１７の内部の配線１６により接続されている。従って、板状のＧＮＤパターン１８を内部に有する制御基板７にＧＮＤピン２０を載置し、ＧＮＤピン２０を、スルーホール１９を介してＧＮＤパターン１８に接続させた場合、ＧＮＤラインのループ（以下、「ＧＮＤループ」という。）が形成される。また、ＧＮＤピン２０を制御基板表面に設けたＧＮＤ配線パターンで接続したとしても、同様に、ＧＮＤループが形成される。
このようなＧＮＤループが形成されるにも関わらず、従来のパワー半導体モジュール１００では、制御用ＩＣ１４の実装方法に関し、パワー半導体モジュール内部の主回路配線を流れる電流により発生する磁界の影響が十分に考慮されていなかった。
【０００９】
図１４に示すように、パワー半導体モジュール内部の主回路配線導体を流れる電流方向２１と、制御用ＩＣ１４の両端に存在するＧＮＤピンとが平行となるように配置すると、主回路配線を流れる電流により発生する磁界２２が、上記ＧＮＤループに鎖交する。
その結果、ＧＮＤループに誘導電流が誘起され、すべての信号の基準電位であるＧＮＤ電位が変動するため、制御回路の誤動作を引き起こす可能性がある。
特に、主回路配線に流れる電流のスイッチング速度の高速化や大電流化により、かかる誤動作が発生しやすい状況となる。
なお、主回路配線の電流方向２１は、絶縁基板３上に設けられた主回路配線を電流が流れる方向をいい、特に、ＩＧＢＴ４とダイオード５との間を最短で接続する配線の方向をいう。
【００１０】
そこで、本発明は、スイッチング時に発生する磁界のＧＮＤループへの鎖交を回避することにより、ＧＮＤ電位の変動を無くし、制御回路の誤動作を防止したパワーモジュールを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、絶縁基板と制御基板とが筐体内に設けられたパワーモジュールであって、パワー素子と該パワー素子に接続された主回路配線とが設けられた絶縁基板と、該パワー素子を制御するＩＣと該ＩＣに接続された制御回路配線とが設けられた制御基板であって、該ＩＣに含まれるＧＮＤラインと該制御回路配線に含まれるＧＮＤラインとからＧＮＤループが形成された該制御基板とを含み、該主回路配線を流れる電流により発生する磁界が、該ＧＮＤループに誘導電流を発生させないようにしたことを特徴とするパワーモジュールである。
このようにＧＮＤループに誘導電流を発生させないことにより、制御回路のＧＮＤ電位の変動を防止できる。この結果、制御回路の誤動作が防止でき、動作の安定したパワーモジュールを得ることが可能となる。
【００１２】
また、本発明は、上記ＧＮＤループを含む平面が、上記主回路配線の配線方向に対して略垂直であることを特徴とするパワーモジュールでもある。
このような配置とすることにより、ＧＮＤループへの誘導電流の発生を防止することが可能となるからである。
【００１３】
上記主回路配線の方向が、上記絶縁基板上に設けられた上記パワー素子と該パワー素子と接続されるダイオードとを接続する配線方向であることを特徴とするパワーモジュールでもある。
ＧＮＤループを含む平面を、配線方向に対して略垂直に配置することにより、ＧＮＤループへの誘導電流の発生を有効に防止できるからである。
【００１４】
また、上記ＩＣが、そのパッケージの両側に対向配置された２つのＧＮＤピンを有し、上記ＧＮＤループを含む平面が、２つの該ＧＮＤピンを含む平面を含むことを特徴とするパワーモジュールでもある。
かかる配置とすることにより、ＧＮＤループへの誘導電流の発生を有効に防止できるからである。
【００１５】
また、上記制御回路配線に含まれるＧＮＤラインが、上記制御基板上に積層された板状配線からなることを特徴とするパワーモジュールでもある。
かかる構造を用いることにより、ＧＮＤループにより形成される面積を小さくでき、ＧＮＤループへの磁界の影響を低減できるからである。
【００１６】
更に、上記制御基板が、内部に板状の導電層を含むことを特徴とするパワーモジュールでもある。
かかる板状の導電層は、磁界に対するシールドとして機能し、鎖交磁束の低減が可能である。
【００１７】
上記導電層は、上記板状配線と１のスルーホールで電気的に接続されたことが好ましい。
導電層と板状配線とを接続することにより、ＧＮＤ電位を更に安定させることができる。また、１のスルーホールにより両者が接続されるため、新たなＧＮＤループが形成されることもない。
【００１８】
【発明の実施の形態】
実施の形態１．
図１は、本実施の形態にかかるパワーモジュールの制御基板７の上面図である。かかる制御基板７が含まれるパワーモジュールの断面は、図１０に示すパワーモジュール１００と同様である。ただし、本実施の形態にかかるパワーモジュールでは、制御基板７において、ＩＣ１７の対向するＧＮＤピン２０を結ぶ方向が、主回路配線の電流方向２１と略垂直に配置されている点で、従来のパワーモジュール１００とは異なっている。
【００１９】
図２は、パワーモジュールに含まれる制御基板７の断面図であり、図１３と同一符号は、同一又は相当箇所を示す。図２に示すように、本実施の形態にかかるパワーモジュールでは、ＩＣ１７のＧＮＤラインと制御基板のＧＮＤラインから形成されるＧＮＤループを含む平面（紙面に含まれる平面）が、主回路配線の電流方向２１と略垂直となっている。
【００２０】
主回路配線の電流方向２１がＧＮＤループを含む平面に略垂直に配置されるため、スイッチング時に主回路配線の周囲に発生する磁界２２は、ＧＮＤループを含む平面と鎖交しない。この結果、主回路配線の電流がオン／オフされても、ＧＮＤループに誘導電流が発生せず、ＧＮＤ電位の変動を防止できる。
従って、制御回路の誤動作が防止でき、動作の安定したパワーモジュールを得ることができる。
【００２１】
制御回路に、ＩＣ１７が２つ載置されている場合には、図１に示すように、それぞれのＩＣ１７のＧＮＤ端子２０を結ぶ方向が、主回路配線の電流方向２１に対して略垂直になるように配置される。２つのＩＣ１７の配置は、図１のように配置しても、図３のように配置してもかまわない。
【００２２】
図４は、例えば３相インバータを構成するパワーモジュールの絶縁基板の上面図である。かかる絶縁基板には、図１１の絶縁基板に設けられた回路と同じ回路が３組並列に配置されている。図１１と同一符号は、同一又は相当箇所を示す。図４において、主回路配線の配線方向は、符号２１で示す方向となる。
【００２３】
図５は、図４の絶縁基板を備えたパワーモジュールに使用される制御基板７の上面図である。図５から明らかなように、図１に示す２つのＩＣ１７からなる組が、３組並べて配置されている。それぞれのＩＣ１７のＧＮＤピン２０を結ぶ方向は、主回路配線の配線方向２１と略垂直となる。
【００２４】
このように配置することにより、スイッチング時に主回路配線の周囲に発生するそれぞれの磁界は、それぞれの制御回路のＧＮＤループを含む平面と鎖交しない。この結果、それぞれのＧＮＤループに誘導電流が発生せず、ＧＮＤ電位の変動を防止できる。従って、制御回路全体の誤動作が防止され、動作の安定したパワーモジュールを得ることができる。
なお、制御基板７上のＩＣ１７は、図６のように配置しても構わない。
【００２５】
実施の形態２．
図７は、本実施の形態にかかるパワーモジュールに含まれる制御基板７の断面図である。本実施の形態にかかるパワーモジュールでは、制御基板７において、ＩＣ１７の対向するＧＮＤピン２０を結ぶ方向が、主回路配線の電流方向２１と略垂直に配置されている。また、制御基板７の内部に形成された板状のＧＮＤパターン１８に代えて、制御基板７の表面に板状のＧＮＤパターン２３が形成されている。ＧＮＤループは、ＩＣ１７のＧＮＤラインとＧＮＤパターン２３から形成される。他の構成部分は、図１３と同じである。
【００２６】
このように、ＧＮＤループを含む平面が、主回路配線の配線方向２１と略垂直となるように、ＩＣ１７を配置することにより、スイッチング時に主回路配線の周囲に発生する磁界２２は、それぞれの制御回路のＧＮＤループを含む平面と鎖交しない。この結果、ＧＮＤループに誘導電流が発生せず、制御回路の誤動作が防止できる。
【００２７】
更に、ＧＮＤパターン２３を絶縁基板の表面上に設けることにより、ＧＮＤループに囲まれる面積を従来の構造より小さくできる。この結果、主回路配線以外の部分で磁界が発生しても、ＧＮＤループはかかる磁界の影響を受けにくくなる。従って、誘導電流の発生を防止し、制御回路の誤動作を防止できる。
【００２８】
実施の形態３．
図８は、本実施の形態にかかるパワーモジュールに含まれる制御基板７の断面図である。本実施の形態にかかるパワーモジュールでは、制御基板７において、ＩＣ１７の対向するＧＮＤピン２０を結ぶ方向が、主回路配線の電流方向２１と略垂直に配置されている。また、制御基板７の内部に形成された板状のＧＮＤパターン１８に加えて、制御基板７の表面に板状のＧＮＤパターン２３が形成されている。ＧＮＤパターン１８とＧＮＤパターン２３は、直接には接続されていない。ＧＮＤループは、ＩＣ１７のＧＮＤラインとＧＮＤパターン２３から形成される。他の構成部分は、図１３と同じである。
【００２９】
かかる構造を用いることにより、実施の形態２で得られる効果に加えて、ＧＮＤパターン１７が、磁界に対するシールドとして機能する。従って、スイッチング時に主回路配線から発生する磁界の、ＧＮＤループへの鎖交を更に低減し、制御回路の誤動作を防止できる。
【００３０】
実施の形態４．
図９は、本実施の形態にかかるパワーモジュールに含まれる制御基板７の断面図である。本実施の形態にかかるパワーモジュールでは、制御基板７において、ＩＣ１７の、対向するＧＮＤピン２０を結ぶ方向が、主回路配線の電流方向２１と略垂直に配置されている。また、制御基板７の内部に形成された板状のＧＮＤパターン１８に加えて、制御基板７の表面に板状のＧＮＤパターン２３が形成されている。ＧＮＤパターン１８とＧＮＤパターン２３とは、１のスルーホール２４で接続されている。ＧＮＤループは、ＩＣ１７のＧＮＤラインとＧＮＤパターン２３から形成される。他の構成部分は、図１３と同じである。
【００３１】
このように、ＧＮＤパターン１８、２３の間を電気的に接続することにより、実施の形態３の効果に加えて、ＧＮＤ電位が安定するという効果を得ることができる。
なお、ＧＮＤパターン１８、２３の間は、１つのスルーホール２４で接続されているため、ＧＮＤパターン１８、２３の間にＧＮＤループが新たに形成されることはない。
【００３２】
【発明の効果】
以上の説明から明らかなように、本発明にかかるパワーモジュールでは、ＧＮＤループを含む平面が、主回路配線の配線方向に対して略垂直となるため、ＧＮＤループに誘導電流が発生せず、制御回路の誤動作を防止できる。
【００３３】
また、ＧＮＤループに囲まれる面積を小さくすることにより、ＧＮＤループでの誘導電流の発生を防止し、制御回路の誤動作を防止できる。
【００３４】
また、ＧＮＤパターンを設けて磁界の影響を低減することにより、ＧＮＤループでの誘導電流の発生を防止し、制御回路の誤動作を防止できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかるパワーモジュールの制御基板の上面図である。
【図２】 本発明の実施の形態１にかかるパワーモジュールの制御基板の断面図である。
【図３】 本発明の実施の形態１にかかるパワーモジュールの他の制御基板の上面図である。
【図４】 本発明の実施の形態１にかかるパワーモジュールの絶縁基板の上面図である。
【図５】 本発明の実施の形態１にかかるパワーモジュールの他の制御基板の上面図である。
【図６】 本発明の実施の形態１にかかるパワーモジュールの他の制御基板の上面図である。
【図７】 本発明の実施の形態２にかかるパワーモジュールの制御基板の断面図である。
【図８】 本発明の実施の形態３にかかるパワーモジュールの制御基板の断面図である。
【図９】 本発明の実施の形態４にかかるパワーモジュールの制御基板の断面図である。
【図１０】 従来のパワーモジュールの断面図である。
【図１１】 従来のパワーモジュールの絶縁基板の上面図である。
【図１２】 ３相インバータの１相分を構成するパワーモジュールの簡略化した回路構成である。
【図１３】 従来のパワーモジュールの制御基板の断面図である。
【図１４】 従来のパワーモジュールの制御基板の上面図である。
【符号の説明】
１ 筐体、２ ベース板、３ 絶縁基板、４ ＩＧＢＴ、５ ダイオード、６主電極、７ 制御基板、８ 中継端子、９ ボンディングワイヤ、１０ 正極側コレクタパターン、１１ 負極側コレクタパターン、１２ 正極側電極、１３負極側電極、１４ ボンディングワイヤ、１５ 交流側電極、１６ ＧＮＤライン、１７ ＩＣ、１８ ＧＮＤパターン、１９ スルーホール、２０ ＧＮＤピン、２１ 主回路配線の電流方向、２２ 磁界、２３ ＧＮＤパターン、２４スルーホール、１００ パワーモジュール。
Claims (6)
- 絶縁基板と制御基板とが筐体内に設けられたパワーモジュールであって、
パワー素子と該パワー素子に接続された主回路配線とが設けられた絶縁基板と、
該パワー素子を制御するＩＣと該ＩＣに接続された制御回路配線とが設けられた制御基板であって、該ＩＣに含まれるＧＮＤラインと該制御回路配線に含まれるＧＮＤラインとからＧＮＤループが形成された該制御基板とを含み、
該ＧＮＤループを含む平面が、該主回路配線の配線方向に対して略垂直に配置され、該主回路配線を流れる電流により発生する磁界が、該ＧＮＤループに誘導電流を発生させないようにしたことを特徴とするパワーモジュール。 - 上記主回路配線の方向が、上記絶縁基板上に設けられた上記パワー素子と、該パワー素子と接続されるダイオードと、を接続する配線方向であることを特徴とする請求項１に記載のパワーモジュール。
- 上記ＩＣが、そのパッケージの両側に対向配置された２つ又はそれ以上のＧＮＤピンを有し、上記ＧＮＤループを含む平面が、２つ又はそれ以上の該ＧＮＤピンを含む平面を含むことを特徴とする請求項１に記載のパワーモジュール。
- 上記制御回路配線に含まれるＧＮＤラインが、上記制御基板上に積層された板状配線からなることを特徴とする請求項１に記載のパワーモジュール。
- 更に、上記制御基板が、内部に板状の導電層を含むことを特徴とする請求項４に記載のパワーモジュール。
- 上記導電層が、上記板状配線と１のスルーホールで電気的に接続されたことを特徴とする請求項５に記載のパワーモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380202A JP4073621B2 (ja) | 2000-12-14 | 2000-12-14 | パワーモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380202A JP4073621B2 (ja) | 2000-12-14 | 2000-12-14 | パワーモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184939A JP2002184939A (ja) | 2002-06-28 |
| JP4073621B2 true JP4073621B2 (ja) | 2008-04-09 |
Family
ID=18848434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000380202A Expired - Lifetime JP4073621B2 (ja) | 2000-12-14 | 2000-12-14 | パワーモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4073621B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8917522B2 (en) | 2010-02-03 | 2014-12-23 | Honda Motor Co., Ltd. | Semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3321959A1 (en) | 2016-11-10 | 2018-05-16 | ABB Schweiz AG | Power semiconductor module |
-
2000
- 2000-12-14 JP JP2000380202A patent/JP4073621B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8917522B2 (en) | 2010-02-03 | 2014-12-23 | Honda Motor Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002184939A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101926854B1 (ko) | 반도체 장치 | |
| EP0585578B1 (en) | Semiconductor device with reduced floating inductance and method of fabricating same | |
| JP6160780B2 (ja) | ３レベル電力変換装置 | |
| JP4955078B2 (ja) | 半導体装置 | |
| JP7210446B2 (ja) | パワー半導体モジュール | |
| JP2004311685A (ja) | 電力用半導体装置 | |
| JP3941266B2 (ja) | 半導体パワーモジュール | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| US20020158327A1 (en) | Semiconductor device | |
| US10097103B2 (en) | Power conversion module with parallel current paths on both sides of a capacitor | |
| JP4073621B2 (ja) | パワーモジュール | |
| WO2019171804A1 (ja) | 半導体装置 | |
| US6664629B2 (en) | Semiconductor device | |
| WO2022059251A1 (ja) | 半導体装置 | |
| JP4246040B2 (ja) | 半導体装置の実装体 | |
| KR20210041426A (ko) | 전력용 반도체 모듈 및 그 제조 방법 | |
| JP2004241734A (ja) | 半導体モジュール | |
| JPH11177021A (ja) | 半導体スイッチの電極構造 | |
| WO2023140077A1 (ja) | 半導体装置および半導体装置を備えたインバータ | |
| JP7308139B2 (ja) | パワー半導体モジュール、および電力変換装置 | |
| WO2022202248A1 (ja) | 電力変換装置 | |
| US20220102291A1 (en) | Power module | |
| WO2023002739A1 (ja) | パワー半導体モジュール及びそれを用いた電力変換装置 | |
| JP3685183B2 (ja) | 電力変換装置と回路基板装置並びにそれらの構成方法 | |
| CN112397496A (zh) | 功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4073621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |