JP6065744B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP6065744B2 JP6065744B2 JP2013105753A JP2013105753A JP6065744B2 JP 6065744 B2 JP6065744 B2 JP 6065744B2 JP 2013105753 A JP2013105753 A JP 2013105753A JP 2013105753 A JP2013105753 A JP 2013105753A JP 6065744 B2 JP6065744 B2 JP 6065744B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switching element
- control
- control terminal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 239000002184 metal Substances 0.000 claims description 64
- 238000007789 sealing Methods 0.000 claims description 17
- 230000004907 flux Effects 0.000 claims description 16
- 230000002123 temporal effect Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Inverter Devices (AREA)
Description
該スイッチング素子を封止する封止部と、
上記スイッチング素子に電気的に接続し、上記封止部から突出した制御端子と、
上記スイッチング素子に電気的に接続した金属板と、
該金属板に接続し上記封止部から突出したパワー端子とを備え、
上記制御端子に制御電圧を加えたときに、上記スイッチング素子がオンしてオン電流が流れるよう構成され、上記金属板と上記パワー端子とは、上記オン電流の経路となっており、
上記オン電流が増加するときに、上記制御端子に、上記オン電流の時間的変化に起因した誘導起電力が、上記制御電圧が加わる方向とは逆向きに発生するよう構成され、
上記スイッチング素子はIGBTであり、上記制御端子は上記IGBTのゲートに接続しており、
上記IGBTのエミッタに接続し上記制御端子の電位の基準となる制御基準端子をさらに備え、
上記制御端子と上記制御基準端子との並び方向において、上記制御端子と上記制御基準端子との間に他の端子が介在していることを特徴とする半導体モジュール。
この場合には、制御端子に大きな上記誘導起電力を発生させることができる。すなわち、金属板はスイッチング素子に接続し、上記ワイヤー(第1ワイヤー及び第2ワイヤー)もスイッチング素子に接続しているため、これらのワイヤーは、金属板の近傍に位置している。そのため、金属板を流れるオン電流の周囲に発生した磁束は、金属板の近傍の上記領域に鎖交しやすくなる。つまり、上記構成により、上記領域に多くの磁束を鎖交させることが可能になる。そのため、ワイヤーおよび制御端子に大きな誘導起電力が発生しやすくなる。したがって、短絡時のオン電流(短絡電流)のオーバーシュートを効果的に抑制でき、短絡電流の発振を防止しやすくなる。そのため、短絡電流の保護動作を行いやすくなる。
上記半導体モジュールに係る実施例について、図1〜図11を用いて説明する。図1、図4に示すごとく、本例の半導体モジュール1は、半導体からなるスイッチング素子2と、該スイッチング素子2を封止する封止部10と、制御端子3と、金属板4と、パワー端子5とを備える。制御端子3は、スイッチング素子2に電気的に接続しており、封止部10から突出している。金属板4は、スイッチング素子2に電気的に接続している。パワー端子5は、金属板4に接続し、封止部10から突出している。
オン電流Ioが増加するときに、制御端子3に、オン電流Ioの時間的変化に起因した誘導起電力Viが、制御電圧Vcが加わる方向とは逆向きに発生するよう構成されている。
そのため、制御端子3に、大きな誘導起電力Viを発生させることができる。すなわち、金属板4はスイッチング素子2に接続し、ワイヤー6(第1ワイヤー6a及び第2ワイヤー6b)もスイッチング素子2に接続しているため、これらのワイヤー6は、金属板4の近傍に位置している。そのため、金属板4を流れるオン電流Ioの周囲に発生した磁束Φは、金属板4の近傍の上記領域Sに鎖交しやすい。つまり、本例の構成を採用することにより、領域Sに多くの磁束Φを鎖交させることが可能になる。そのため、ワイヤー6及び制御端子3に、大きな誘導起電力Viが発生しやすくなる。したがって、短絡時のオン電流Io(短絡電流)のオーバーシュートを効果的に抑制でき、短絡電流Ioの発振を防止しやすくなる。そのため、短絡電流の保護動作を行いやすくなる。
このようにすると、連結部16がパワー端子5(5a〜5c)から離れているため、正極端子5aから連結部16を通って負極端子5bに流れるオン電流Ioのループを大きくすることができる。そのため、オン電流Ioによって発生する磁束Φの量を多くすることができる。したがって、上記領域Sに鎖交する磁束Φの量を多くすることができ、制御端子3に大きな誘導起電力Viを発生させることができる。
パワー端子5には大きなオン電流Ioが流れるため、このオン電流Ioによって放射ノイズが発生しやすくなるが、本例では、制御端子3をパワー端子5とは反対側に設けてあるため、制御端子3が放射ノイズの影響を受けにくい。したがって、制御端子3にノイズ電流が発生しにくい。
つまり、連結部16を制御端子3の近傍に形成してある。オン電流Ioは連結部16を流れるため、上記構成にすることにより、オン電流Ioを、制御端子3の近くに流すことが可能になる。そのため、オン電流Ioによって発生した磁束Φが領域Sにより鎖交しやすくなり、制御端子3に大きな誘導起電力Viを発生させることが可能になる。
本例は、図12に示すごとく、制御端子3にクランプ回路11を設けた例である。本例では、クランプ回路11としてツェナーダイオードを用いている。このツェナーダイオードの降伏電圧は、制御電圧Vcと略等しい。本例では、ツェナーダイオード(クランプ回路11)を用いることにより、制御端子3に大きな制御電圧Vcが加わらないようにしている。これにより、スイッチング素子2の制御電極27を保護している。
本例は、制御端子3の突出方向を変更した例である。図13に示すごとく、本例では、パワー端子5と制御端子3とは互いに平行である。パワー端子5と制御端子3とは、封止部10から、それぞれ同じ側に突出している。
10 封止部
2 スイッチング素子
3 制御端子
4 金属板
5 パワー端子
Io オン電流
Vc 制御電圧
Vi 誘導起電力
Claims (5)
- 半導体からなるスイッチング素子(2)と、
該スイッチング素子(2)を封止する封止部(10)と、
上記スイッチング素子(2)に電気的に接続し、上記封止部(10)から突出した制御端子(3)と、
上記スイッチング素子(2)に電気的に接続した金属板(4)と、
該金属板(4)に接続し上記封止部(10)から突出したパワー端子(5)とを備え、
上記制御端子(3)に制御電圧を加えたときに、上記スイッチング素子(2)がオンしてオン電流が流れるよう構成され、上記金属板(4)と上記パワー端子(5)とは、上記オン電流の経路となっており、
上記オン電流が増加するときに、上記制御端子(3)に、上記オン電流の時間的変化に起因した誘導起電力が、上記制御電圧が加わる方向とは逆向きに発生するよう構成され、
上記スイッチング素子(2)はIGBTであり、上記制御端子(3)は上記IGBTのゲートに接続しており、
上記IGBTのエミッタに接続し上記制御端子(3)の電位の基準となる制御基準端子(12)をさらに備え、
上記制御端子(3)と上記制御基準端子(12)との並び方向(Y)において、上記制御端子(3)と上記制御基準端子(12)との間に他の端子が介在していることを特徴とする半導体モジュール(1)。 - 上記制御端子(3)の電位の基準となる制御基準端子(12)と、該制御基準端子(12)を上記スイッチング素子(2)に接続するための第1ワイヤー(6a)と、上記制御端子(3)を上記スイッチング素子(2)に接続するための第2ワイヤー(6b)とを有し、上記金属板(4)の厚さ方向から見たときに上記第1ワイヤー(6a)と上記第2ワイヤー(6b)と上記スイッチング素子(2)とに囲まれた領域に、上記金属板(4)を流れる上記オン電流の周囲に発生した磁束が鎖交することにより、上記制御端子(3)に上記誘導起電力が発生するよう構成されていることを特徴とする請求項1に記載の半導体モジュール(1)。
- 互いに直列に接続された2個の上記スイッチング素子(2a,2b)を備え、それぞれの上記スイッチング素子(2a,2b)に上記金属板(4)を接続してあり、一方の上記スイッチング素子(2a)側の上記金属板(4b)と、他方の上記スイッチング素子(2b)側の上記金属板(4c)との間に、これらを連結し上記オン電流が流れる連結部(16)が形成され、該連結部(16)は、上記制御端子(3)の突出方向における上記金属板(4)の中央部(41)よりも、上記突出方向において、上記パワー端子(5)から遠い位置に形成されていることを特徴とする請求項2に記載の半導体モジュール(1)。
- 上記制御端子(3)に、該制御端子(3)の電位が所定値を超えることを抑制するクランプ回路(11)を接続してあり、上記制御端子(3)に上記誘導起電力が発生したときに、誘導電流が、上記クランプ回路(11)を介してグランドへ流れるよう構成されていることを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体モジュール(1)。
- 上記パワー端子(5)と上記制御端子(3)とは互いに平行であり、上記パワー端子(5)は、上記封止部(10)から、上記制御端子(3)の突出側とは反対側へ突出していることを特徴とする請求項1〜請求項4のいずれか1項に記載の半導体モジュール(1)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105753A JP6065744B2 (ja) | 2013-05-20 | 2013-05-20 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105753A JP6065744B2 (ja) | 2013-05-20 | 2013-05-20 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014229642A JP2014229642A (ja) | 2014-12-08 |
JP6065744B2 true JP6065744B2 (ja) | 2017-01-25 |
Family
ID=52129267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013105753A Active JP6065744B2 (ja) | 2013-05-20 | 2013-05-20 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6065744B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10498213B2 (en) | 2017-08-25 | 2019-12-03 | Fuji Electric Co., Ltd. | Drive circuit and semiconductor module utilizing a capacitance ratio between different switches |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5949646B2 (ja) | 2013-04-10 | 2016-07-13 | 株式会社デンソー | 半導体装置 |
JP6294110B2 (ja) * | 2014-03-10 | 2018-03-14 | トヨタ自動車株式会社 | 半導体装置 |
JP6583119B2 (ja) | 2016-04-19 | 2019-10-02 | 株式会社デンソー | 電力変換装置 |
JP6686663B2 (ja) * | 2016-04-19 | 2020-04-22 | 株式会社デンソー | 電力変換装置 |
CN105789160B (zh) * | 2016-05-03 | 2017-05-24 | 扬州国扬电子有限公司 | 一种组合式电极及其三电平大功率模块 |
JP7010036B2 (ja) * | 2018-02-07 | 2022-01-26 | 株式会社デンソー | 半導体モジュール |
JP6971931B2 (ja) * | 2018-07-27 | 2021-11-24 | 日立Astemo株式会社 | パワー半導体装置 |
JP7135930B2 (ja) * | 2019-02-20 | 2022-09-13 | 株式会社デンソー | 半導体モジュールとそれを用いた電力変換装置 |
JP2021093490A (ja) * | 2019-12-12 | 2021-06-17 | 日立金属株式会社 | パワーモジュール、パワー半導体装置および電力変換装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020024134A1 (en) * | 2000-08-28 | 2002-02-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP5152263B2 (ja) * | 2010-07-08 | 2013-02-27 | 株式会社デンソー | 半導体モジュール |
-
2013
- 2013-05-20 JP JP2013105753A patent/JP6065744B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10498213B2 (en) | 2017-08-25 | 2019-12-03 | Fuji Electric Co., Ltd. | Drive circuit and semiconductor module utilizing a capacitance ratio between different switches |
Also Published As
Publication number | Publication date |
---|---|
JP2014229642A (ja) | 2014-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6065744B2 (ja) | 半導体モジュール | |
JP6382097B2 (ja) | 半導体パワーモジュールおよびそれを用いた電力変換装置 | |
JP6400201B2 (ja) | パワー半導体モジュール | |
JP5741565B2 (ja) | 半導体モジュール | |
JP5280410B2 (ja) | 半導体装置、スナバデバイス | |
US9530766B2 (en) | Semiconductor device | |
KR102034717B1 (ko) | 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈 | |
JP6179490B2 (ja) | パワーモジュール | |
WO2018056213A1 (ja) | 電力用半導体モジュール及び電力用半導体装置 | |
CN107710407B (zh) | 半导体装置 | |
US20160336251A1 (en) | Semiconductor device | |
US20170110395A1 (en) | Semiconductor device | |
JP4892032B2 (ja) | 電力変換装置 | |
JP2008042950A (ja) | 電力変換装置 | |
JP4985810B2 (ja) | 半導体装置 | |
JP2014033060A (ja) | 電力用半導体装置モジュール | |
KR20160022799A (ko) | 반도체 모듈 | |
JP2008306872A (ja) | 半導体装置 | |
CN112567619B (zh) | 功率半导体装置 | |
KR101904682B1 (ko) | 전류 차단 장치 | |
JP2011238645A (ja) | パワー半導体モジュール | |
JP6998104B2 (ja) | 電力変換装置 | |
JP2005093756A (ja) | 半導体モジュール | |
JP2021087326A (ja) | スイッチング回路並びにそれを用いた電力変換装置及び蓄電システム | |
JP2013013179A (ja) | ノイズ低減回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161212 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6065744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |