DE102021200017A1 - Halbleitermodul und verfahren zum herstellen eines halbleitermoduls - Google Patents

Halbleitermodul und verfahren zum herstellen eines halbleitermoduls Download PDF

Info

Publication number
DE102021200017A1
DE102021200017A1 DE102021200017.7A DE102021200017A DE102021200017A1 DE 102021200017 A1 DE102021200017 A1 DE 102021200017A1 DE 102021200017 A DE102021200017 A DE 102021200017A DE 102021200017 A1 DE102021200017 A1 DE 102021200017A1
Authority
DE
Germany
Prior art keywords
bump
semiconductor module
circuit pattern
semiconductor device
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021200017.7A
Other languages
English (en)
Inventor
Ryoichi Kato
Yoshinari Ikeda
Tatsuo Nishizawa
Eiji Mochizuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020017650A external-priority patent/JP7490974B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102021200017A1 publication Critical patent/DE102021200017A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Zu lösende Aufgabe:Die Zuverlässigkeit einer Vorrichtung wird verbessert, indem eine Verzerrung von Bumps aufgrund von Wärmebelastung bei einfachem Aufbau reduziert wird.Lösung:Ein Halbleitermodul (1) umfasst: ein laminiertes Substrat (2) mit einem Schaltungsmuster (22), das auf einer oberen Oberfläche einer Isolierplatte (20) angeordnet ist, und einer Wärmeableitungsplatte (21), die auf einer unteren Oberfläche der Isolierplatte angeordnet ist; und eine Halbleitervorrichtung (3) mit einer auf ihrer oberen Oberfläche angeordneten Kollektorelektrode (30), mit einer Emitterelektrode (32) und einer Gatterelektrode (31), die auf ihrer unteren Oberfläche angeordnet sind, wobei die Emitterelektrode und die Gatterelektrode jeweils über einen Bump (B) mit einer oberen Oberfläche des Schaltungsmusters verbunden sind. Der Bump ist aus einem gesinterten Metallmaterial gefertigt, so dass der Bump in einer Form ausgebildet ist, die in ihrem Mittelabschnitt im Vergleich mit einem Bindungsabschnitt eingeschnürt ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung basiert auf den Ansprüchen mit der Priorität der vorigen japanischen Patentanmeldung Nr. 2020-017650 , eingereicht am 5. Februar 2020, deren gesamter Inhalt hiermit durch Bezugnahme hier aufgenommen wird.
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleitermodul und ein Verfahren zum Herstellen eines Halbleitermoduls.
  • Stand der Technik
  • Eine Halbleitervorrichtung weist ein Substrat auf, das mit einem Halbleiterbauelement, wie zum Beispiel einem Bipolartransistor mit isolierter GatterElektrode (IGBT), einem Leistungs-Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) oder einer Freilaufdiode (FWD) hergestellt ist, und wird für einen Wechselrichter und dergleichen verwendet.
  • In unten beschriebener Patentliteratur 1 bis 3 wird beispielsweise ein Verfahren zum Verbinden eines Chips und eines Substrats in einer Halbleitervorrichtung offenbart. In Patentliteratur 1 bis 3 wird ein Chip über Bumps aus Lot oder ähnlichem mit einem Substrat verbunden. Insbesondere in Patentliteratur 1 werden Lötbumps zwischen einem Chip und einem Substrat angeordnet; und durch Erhöhen des Chips nach oben während des Aufschmelzens der Lötbumps beim Reflow-Löten wird eine Höhe der Chipverbindung zum Substrat erhöht. In Patentliteratur 1 wird beschrieben, dass je höher die Bindungshöhe wird, desto länger hält die Bindung. Die Lötbumps weisen nach dem Verbinden in der Mitte eine eingeschnürte Form auf.
  • In Patentliteratur 2 werden Lötbumps auf jeweiligen entsprechenden Positionen eines Halbleiterchips und einer Leiterplatte angeordnet, um das Lot miteinander zu verbinden. Zusätzlich sind auf der Außenseite der Lötbumps auf einer Oberfläche auf einer Seite der Halbleitervorrichtung Stud-Bumps zum Einstellen einer Höhe der Bumps angeordnet. Wenn die Lötbumps schmelzen berühren Enden der Stud-Bumps eine Oberfläche seitens der Leiterplatte, so dass die Höhe der Bumps angepasst wird. Zu diesem Zeitpunkt haben die Lötbumps eine taillenartige Form mit einer eingeschnürten Mitte.
  • In Patentliteratur 3 werden kugelförmige Bumps, die ein relativ leicht plastisch verformbares Metall wie zum Beispiel Gold oder Aluminium enthalten, verwendet. Die kugelförmigen Bumps werden an deren einen Ende mit einem Chip und an deren anderem Ende mit einem isolierenden Substrat verbunden; und danach wird in Dickenrichtung ein Druck angelegt, wodurch deren Höhe eingestellt wird.
  • Zitationsliste
  • Patentliteratur
    • Patentliteratur 1: Japanische Offenlegungsschrift Nr. 61-156745
    • Patentliteratur 2: Japanische Offenlegungsschrift Nr. 5-67647
    • Patentliteratur 3: Japanische Offenlegungsschrift Nr. 2016-25237
  • Kurzbeschreibung der Erfindung
  • Durch die Erfindung zu lösende Aufgabe
  • In einem gattungsgemäßen Halbleitermodul erzeugt ein Chip Wärme bei einem Schaltvorgang, wodurch an einem Verbindungsabschnitt Wärmebelastung auftritt; und im Ergebnis kann eine Verformung auftreten. In der obigen Patentliteratur (insbesondere Patentliteratur 1 und 2) wird durch Einstellen der Bindungshöhe eines Bumps zum Bilden einer eingeschnürten Form in der Mitte die Konzentration der Beanspruchung reduziert und die Zuverlässigkeit der Vorrichtung kann erhöht werden. Ein Aufbau und ein Vorgang zum Steuern der Bump-Bindungshöhe sind jedoch kompliziert, was ein Anstieg der Kosten verursachen kann.
  • Ein Ziel der vorliegenden Erfindung, die in Anbetracht obiger Gesichtspunkte gemacht wurde, ist das Bereitstellen eines Halbleitermoduls und eines Verfahrens zum Herstellen eines Halbleitermoduls, welche die Zuverlässigkeit einer Vorrichtung durch Reduzieren einer Verformung von Bumps aufgrund von Wärmebelastung bei einem einfachen Aufbau erhöhen kann.
  • Lösung der Aufgabe
  • Ein Halbleitermodul gemäß einem Gesichtspunkt der vorliegenden Erfindung ist dadurch gekennzeichnet, dass es umfasst: ein laminiertes Substrat mit einem Schaltungsmuster, das auf einer oberen Oberfläche einer Isolierplatte angeordnet ist, und einer Wärmeableitungsplatte, die auf einer unteren Oberfläche der Isolierplatte angeordnet ist; und eine Halbleitervorrichtung, die eine auf ihrer oberen Oberfläche angeordnete Kollektorelektrode aufweist, mit einer Emitterelektrode und einer Gatterelektrode, die auf ihrer unteren Oberfläche angeordnet sind, wobei die Emitterelektrode und die Gatterelektrode jeweils über einen Bump mit einer oberen Oberfläche des Schaltungsmusters verbunden sind. Der Bump ist aus einem gesinterten Metallmaterial gefertigt, so dass der Bump in einer Form ausgebildet ist, die in ihrem Mittelabschnitt im Vergleich mit einem Bindungsabschnitt eingeschnürt ist.
  • Ein Verfahren zum Herstellen eines Halbleitermoduls gemäß einem Gesichtspunkt der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Halbleitermoduls, bei dem eine Halbleitervorrichtung mit einem laminierten Substrat verbunden wird, das ein Schaltungsmuster aufweist, das auf einer oberen Oberfläche einer Isolierplatte angeordnet wird, und eine Wärmeableitungsplatte aufweist, die auf einer unteren Oberfläche der Isolierplatte angeordnet wird; und ist gekennzeichnet durch Ausführen: eines Bump-Anordnungsschritts, bei dem ein Bump aus einem pastenartigen gesinterten Metallmaterial auf einer Bindungsoberfläche der Halbleitervorrichtung angeordnet wird, so dass ein spitzes Ende des Bumps in einer sich verjüngenden Kegelform ausgebildet wird; und eines Bump-Verbindungsschritts, bei dem Verbinden durch Andrücken des spitzen Endes des Bumps gegen das Schaltungsmuster ausgeführt wird, um in einem Mittelabschnitt des Bumps einen eingeschnürten Abschnitt auszubilden.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung wird eine Verformung eines Bumps aufgrund von Wärmebelastung in einem einfachen Aufbau reduziert, wodurch ermöglich wird, die Zuverlässigkeit der Vorrichtung zu erhöhen.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht eines Halbleitermoduls gemäß einem vorliegenden Ausfüh ru ngsbeispiel.
    • 2 ist eine Draufsicht des Halbleitermoduls gemäß dem vorliegenden Ausfüh ru ngsbeispiel.
    • 3 ist eine Draufsicht, die ein Schaltungsmuster des Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel zeigt.
    • 4 ist eine Schnittansicht des Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel.
    • 5 zeigen schematische Ansichten, die den Fluss eines Kühlmittels im Halbleitermodul gemäß dem vorliegenden Ausführungsbeispiel zeigen.
    • 6 zeigt perspektivische Ansichten eines Beispiels eines Schritts eines Verfahrens zum Herstellen eines Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel.
    • 7 zeigt perspektivische Ansichten eines Beispiels eines Schritts des Verfahrens zum Herstellen eines Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel.
    • 8 ist eine perspektivische Ansicht und eine Schnittansicht eines Beispiels eines Schritts des Verfahrens zum Herstellen eines Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel.
    • 9 zeigt perspektivische Ansichten eines Beispiels eines Schritts des Verfahrens zum Herstellen eines Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel.
    • 10 zeigt Schnittansichten eines Beispiels eines Schritts des Verfahrens zum Herstellen eines Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel.
    • 11 zeigt schematische Ansichten, die Variationen der Form eines Bumps gemäß dem vorliegenden Ausführungsbeispiel illustrieren.
  • Ausführungsformen der Erfindung
  • Im Folgenden wird ein Halbleitermodul beschrieben, auf das die vorliegende Erfindung angewendet werden kann. 1 ist eine perspektivische Ansicht eines Halbleitermoduls gemäß einem Ausführungsbeispiel. 2 ist eine Draufsicht des Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel. 3 ist eine Draufsicht, die ein Schaltungsmuster des Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel zeigt. 4 ist eine Schnittansicht des Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel. 4A ist eine Schnittansicht entlang der Linie A-A in 2; und 4B ist eine Schnittansicht entlang der Linie B-B in 2. 5 ist eine schematische Ansicht, die den Fluss eines Kühlmittels im Halbleitermodul gemäß dem vorliegenden Ausführungsbeispiel zeigt. 5A ist eine schematische Draufsicht des Halbleitermoduls; und 5B ist eine schematische Schnittansicht des Halbleitermoduls. Man beachte, dass das im Folgenden beschriebene Halbleitermodul lediglich ein Beispiel ist, das in geeigneter Weise modifiziert werden kann, ohne darauf beschränkt zu sein.
  • Außerdem wird definiert, dass in den unten beschriebenen Figuren eine kurze Richtung des Halbleitermoduls eine X-Richtung ist, eine Längsrichtung eine Y-Richtung ist und eine Höhenrichtung eine Z-Richtung ist. Ferner können die X-Richtung, die Y-Richtung und die Z-Richtung jeweils als eine links-rechts-Richtung, eine vorne-hinten-Richtung und eine oben-unten-Richtung bezeichnet werden. Diese Richtungen (vorne-hinten-, links-rechts- und oben-unten-Richtungen) sind Begriffe, die für eine einfache Erklärung verwendet werden und entsprechen jeder der X-. Y- und Z-Richtungen und können sich in Abhängigkeit der Montageposition des Halbleitermoduls ändern. Beispielsweise wird eine Wärmeableitungsoberflächenseite (Kühlerseite) des Halbleitermoduls als eine untere Oberflächenseite betrachtet und ihre gegenüberliegende Seite wird als obere Oberflächenseite betrachtet. Ferner bezieht sich hier eine Draufsicht auf eine Ansicht der oberen Oberfläche des Halbleitermoduls von der Z-Richtung.
  • Ein Halbleitermodul 1 wird beispielsweise mit einem Leistungswandler wie zum Beispiel einem Leistungsmodul verwendet. Wie in 1 bis 4 dargestellt, wird das Halbleitermodul 1 durch Anordnen einer Vielzahl von Halbleitervorrichtungen 3 und einer Vielzahl von Sperrelektroden 4 auf einer oberen Oberfläche eines laminierten Substrats 2 gebildet.
  • Das laminierte Substrat 2 wird durch Laminieren einer Metallschicht und einer Isolierschicht gebildet, und besteht beispielsweise aus einem direkten Kupferbonding („Direct Copper Bonding“, DCB) -Substrat, einem Aktivmetall-Lotsubstrat („Active Metal Brazing“, AMB) oder einem metallbasierten Substrat. Insbesondere umfasst das laminierte Substrat 2: eine Isolierplatte 20, eine Wärmeabstrahlungsplatte 21, die auf einer unteren Oberfläche der Isolierplatte 20 angeordnet ist; und eine Vielzahl von Schaltungsmustern 22, die auf einer oberen Oberfläche der Isolierplatte 20 angeordnet sind. Außerdem ist das laminierte Substrat 2 in rechteckiger Form in Draufsicht ausgebildet mit einer Länge in Y-Richtung, die größer ist als die in X-Richtung.
  • Die Isolierplatte 20 hat eine Dicke in Z-Richtung und ist in einer flachen Plattenform ausgebildet mit einer oberen Oberfläche und einer unteren Oberfläche. Die Isolierplatte 20 ist beispielsweise aus einem keramischen Material wie z.B. Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN) oder Siliziumnitrid (Si2N4), aus einem Harzmaterial wie z.B. Epoxid oder aus einem Isoliermaterial wie z.B. einem Epoxidharz mit einem Keramikmaterial als Füllmittel gefertigt. Die Isolierplatte 20 kann auch als Isolierschicht oder Isolierfilm bezeichnet werden.
  • Die Wärmeableitungsplatte 21 hat eine vorgegebene Dicke und ist so ausgebildet, dass sie die gesamte untere Oberfläche der Isolierplatte 20 bedeckt. Die Wärmeableitungsplatte 21 ist aus einer Metallplatte mit guter Wärmeleitfähigkeit gefertigt, wie zum Beispiel Kupfer oder Aluminium. Die untere Oberfläche der Wärmeableitungsplatte 21 ist eine Wärmeableitungsoberfläche und auf der Wärmeableitungsoberfläche ist ein Kühler 10 montiert.
  • Der Kühler 10 besteht beispielsweise aus einem Kühlkörper und weist in Draufsicht eine rechteckige Form auf. Der Kühler 10 ist aus einem Metall wie z.B. Kupfer oder Aluminium gefertigt oder aus einer Legierung mit einem oder mehrerer dieser Metalle; und auf seiner Oberfläche wurde z. B. eine Galvanikbehandlung durchgeführt. Der Kühler 10 ist beispielsweise über eine Verbindung mit guter Wärmeleitfähigkeit zwischen ihr selbst und der unteren Oberfläche des Halbleitermoduls 1 (Wärmeableitungsplatte 21) auf dem Halbleitermodul 1 montiert. Eine obere Oberfläche des Kühlers 10 ist eine glatte Bindungsoberfläche, mit der die untere Oberfläche des Halbleitermoduls 1 verbunden ist. Auf einer Seite der unteren Oberfläche des Kühlers ist eine Vielzahl von Lamellen 10a ausgebildet, die in Z-Richtung abstehen.
  • Die Vielzahl von Lamellen 10a sind in einer Reihe mit Abständen in Y-Richtung angeordnet. Dies erzeugt eine Nut 10b zwischen benachbarten Lamellen 10a. Ein Kühlmittel wie z.B. Luft fließt durch die Nut 10b, wodurch ein Kühlen des Halbleitermoduls 1 erreicht wird. Obwohl die Einzelheiten erst später beschrieben werden, wird eine Richtung, in der das Kühlmittel fließt (Flussrichtung) als Kühlrichtung F bezeichnet. Man beachte, dass der Kühler 10 nicht auf die oben beschriebene Konfiguration beschränkt ist und als Wasserkühler mit einem Wassermantel ausgebildet sein kann.
  • Wie in 3 gezeigt weist eine Hauptoberfläche der Isolierplatte 20 eine Vielzahl (vier im vorliegenden Ausführungsbeispiel) von Schaltungsmustern 22 auf, die isoliert (in einem elektrisch gegeneinander isolierenden Zustand) ausgebildet sind. Die Vielzahl von Schaltungsmustern 22 umfasst: ein Paar Kollektor-Schaltungsmuster 23, das mit einer Kollektorelektrode 30 jeder der später beschriebenen Halbleitervorrichtungen 3 verbunden ist; ein Gatter-Schaltungsmuster 24, das mit einer Gatterelektrode 31 davon verbunden ist; und ein Emitter-Schaltungsmuster 25, das mit einer Emitterelektrode 32 davon verbunden ist.
  • Die Kollektor-Schaltungsmuster 23 haben jeweils eine längliche Form in Draufsicht, die sich in einer Längsrichtung (Y-Richtung) der Isolierplatte 20 an einer äußeren Randseite der Isolierplatte 20 erstreckt. Das Paar Kollektor-Schaltungsmuster 23 ist so angeordnet, dass es einander in einer kurzen Richtung (X-Richtung) der Isolierplatte 20 gegenüberliegt.
  • Das Gatter-Schaltungsmuster 24 ist in L-Form gebogen von einem Endabschnitt auf einer Seite in Längsrichtung der Isolierplatte 20 zu deren Mitte und hat eine Form, die in Vier Zweige von der Mitte der Isolierplatte 20 aufgeteilt ist. Insbesondere ist das Gatter-Schaltungsmuster 24 aufgebaut durch Verbinden eines L-Abschnitts 24a mit L-Form in Draufsicht und eines H-Abschnitts 24b mit H-Form in Draufsicht. Der L-Abschnitt 24a erstreckt sich in X-Richtung von einem Eckenabschnitt der Isolierplatte 20, biegt sich senkrecht ungefähr am Mittelabschnitt in X-Richtung der Isolierplatte 20 und erstreckt sich bis zu einem Mittelteil (Zentrum) der Isolierplatte 20. Der H-Abschnitt 24b wird gebildet durch Verbinden von Mittelteilen eines Paares langer Abschnitte, die sich in Y-Richtung erstrecken, mit einem langen Abschnitt, der sich in X-Richtung erstreckt. Der H-Abschnitt 24b ist im Mittelteil der Isolierplatte 20 angeordnet. Der Mittelteil des H-Abschnitts 24b und ein Endabschnitt auf einer Seite des Mittelteils des L-Abschnitts 24a sind verbunden. Obwohl die Einzelheiten später beschrieben werden, bildet der H-Abschnitt 24a einen Bereich in einem Mittelteil der Isolierplatte 20, wo die Gatterelektrode 31 über einen Bump B verbunden ist.
  • Das Emitter-Schaltungsmuster 25 ist ungefähr mit einer U-Form in Draufsicht ausgebildet, so dass es eine äußere Randseite des H-Abschnitts 24b umgibt. Insbesondere umfasst das Emitter-Schaltungsmuster 25: einen Emitterabschnitt 25a, der sich in X-Richtung entlang einer kurzen Seite auf der anderen Seite in Längsrichtung der Isolierplatte 20 erstreckt; ein Paar langer Abschnitte 25b und 25c, die sich in Y-Richtung vom Emitterabschnitt 24a erstrecken; und einen Sense-Emitterabschnitt 25b, der mit einem der langen Abschnitte 25c verbunden ist.
  • Das Paar langer Abschnitte 25b und 25c ist deren einem Ende mit dem Emitterabschnitt 25a verbunden und Seiten der anderen Enden erstrecken sich in Y-Richtung. Das Paar langer Abschnitte 25b und 25c ist so angeordnet, dass es einander gegenüberliegt, derart, dass es den H-Abschnitt 24b in X-Richtung einschließt. Die langen Abschnitte 25b und 25c sind so angeordnet, dass sie zwischen jedem der Kollektor-Schaltungsmuster 23 und dem H-Abschnitt 24b eingeschlossen sind. Das Paar Kollektor-Schaltungsmuster 23, das Paar langer Abschnitte 25b und 25c und das Paar langer Abschnitte des H-Abschnitts 24b erstrecken sich parallel in Y-Richtung. Der Sense-Emitterabschnitt 25d ist auf einer gegenüberliegenden Seite des Emitterabschnitts 25a angeordnet, so dass er eines der Kollektor-Schaltungsmuster 23 mit dem Emitterabschnitt 25a einschließt. Außerdem ist der Sense-Emitterabschnitt 25d in X-Richtung nebeneinander mit dem L-Abschnitt 24a des Gatter-Schaltungsmusters 24 angeordnet und erstreckt sich in X-Richtung. Der Sense-Emitterabschnitt 25d ist mit dem einen langen Abschnitt 25c verbunden. Obwohl die Einzelheiten später beschrieben werden, bildet der Emitterabschnitt 25a einen Bereich außerhalb des H-Abschnitts 24b, wo die Emitterelektroden 32 über einen Bump B verbunden sind.
  • In den so wie in 3 dargestellt aufgebauten Schaltungsmustern 22 wird der H-Abschnitt 24b des Gatter-Schaltungsmusters 24 zwischen dem Paar langer Abschnitte 25b und 25c eingeschlossen. Außerdem sind der H-Abschnitt 24b und das Paar langer Abschnitte 25b und 25c zwischen dem Paar Kollektor-Schaltungsmustern 23 eingeschlossen. Man beachte, dass die doppelt gestrichelten Linienabschnitte in 3 Bereiche darstellen, in denen die Sperrelektroden 4 oder Halbleitervorrichtungen 3, die weiter unten beschrieben werden, verbunden sind. Diese Schaltungsmuster können als eine Leiterplatte bezeichnet werden.
  • An vorgegebenen Positionen auf den Schaltungsmustern 22 ist eine Vielzahl der Halbleitervorrichtungen 3 angeordnet. Jeder der Halbleiterelemente 3 ist in quadratischer Form in Draufsicht ausgebildet mit einem Halbleitersubstrat wie z.B. Silizium (Si) oder Siliziumkarbonat (SiC). Im vorliegenden Ausführungsbeispiel besteht die Halbleitervorrichtung 3 aus einem sperrleitenden Bipolartransistor mit isolierter GatterElektrode (RC-IGBT), der Funktionen eines IGBT und einer Freilaufdiode (FWD) integriert.
  • Man beachte, dass die Halbleitervorrichtung 3 nicht auf diese Ausführung beschränkt ist und durch Kombinieren einer Schalteinrichtung wie einem IGBT oder einem Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) und einer Diode, wie beispielsweise einer Freilaufdiode (FWD), aufgebaut werden kann. Ferner kann ein in Sperrrichtung sperrender („Reverse Blocking“, RB) IGBT oder dergleichen, der eine ausreichende Stehspannung gegen eine Sperrvorspannung aufweist, als Halbleitervorrichtung 3 verwendet werden. Außerdem können die Form, die Anzahl der Anordnungen und die Anordnungspositionen der Halbleitervorrichtungen 3 in geeigneter Weise verändert werden.
  • Im vorliegenden Ausführungsbeispiel sind über eine Vielzahl von Bumps B vier Halbleitervorrichtungen 3 auf oberen Oberflächen des H-Abschnitts 24b und des Paares langer Abschnitte 25b und 25c angeordnet. Insbesondere sind die Halbleitervorrichtungen 3 so angeordnet, dass sie die Enden des verzweigten H-Abschnitts 24b und die Enden oder Basisenden der langen Abschnitte 25b und 25c überspannen. Auf einer oberen Oberfläche jeder der Halbleitervorrichtungen 3 ist die Kollektorelektrode 30 angeordnet; und auf einer unteren Oberfläche jeder der Halbleitervorrichtungen 3 sind die Gatterelektrode 31 und die Emitterelektrode 32 angeordnet. In der Mitte einer Endseite der Halbleitervorrichtung 3 ist die Gatterelektrode 31 angeordnet; und auf einer anderen Endseite ist gegenüberliegend die Emitterelektrode 32 angeordnet.
  • Die Halbleitervorrichtung 3 ist über Bumps B mit ihrem entsprechenden Schaltungsmuster 22 verbunden, indem die Gatterelektrode 31 so angeordnet ist, dass sie einer oberen Oberfläche eines entsprechenden Endes des H-Abschnitts 24b gegenüberliegt, und durch Anordnen der Emitterelektrode 32, so dass sie einer oberen Oberfläche des langen Abschnitts 25b oder 25c gegenüberliegt. Genauer gesagt ist die Gatterelektrode 31 über einen Bump B für jeden der Halbleitervorrichtungen 3 elektrisch mit der oberen Oberfläche des entsprechenden Endes des verzweigten H-Abschnitts 24b verbunden. Ferner ist die Emitterelektrode 32 über drei Bumps B für jeden der Halbleitervorrichtungen 3 elektrisch mit der oberen Oberfläche des langen Abschnitts 25b oder 25c verbunden.
  • Wie oben beschrieben sind die Gatterelektrode 31 und die Emitterelektrode 32 nebeneinander in X-Richtung angeordnet. Insbesondere die Gatterelektrode 31 ist weiter innen in X-Richtung angeordnet als die Emitterelektrode 32. Das heißt, dass vier Gatterelektroden 31 näher an einer Seite der Mitte des gesamten Moduls angeordnet sind als vier Emitterelektroden 32.
  • Für die Bumps B kann ein gesintertes Metallmaterial verwendet werden. Beispielsweise kann ein gesintertes Silbermaterial, das erzeugt wird durch Sintern von Silber-Nanopartikelpaste, die Nanopartikel aus Metall wie z.B. Silber enthält, für die Bumps B verwendet werden. Man beachte, dass die Bumps B aus einem gesinterten Metallmaterial bestehen können, das erzeugt wird durch Sintern von Metall-Nanopartikelpaste, die Nanopartikel aus Metall wie z.B. Gold, Kupfer, Aluminium, Nickel oder dergleichen enthält, und nicht auf Silber beschränkt ist. Die Metall-Nanopartikelpaste wird erzeugt durch Dispergieren von Metall-Nanopartikeln, die mit einem Amin-dispersen Material beschichtet sind, in einem organischen Lösungsmittel wie z.B. Toluol. Die Bumps B sind beispielsweise säulenförmig ausgebildet und erstrecken sich in einer Dickenrichtung (Z-Richtung). Obwohl die Einzelheiten später beschrieben werden, wird ein Ende jeder der Bumps B mit der Emitterelektrode 32 oder Gatterelektrode 31 der Halbleitervorrichtung 3 verbunden und das andere Ende wird mit einem entsprechenden Schaltungsmuster 22 verbunden. Ferner weist jeder der Bumps B eine Walzenform auf, wobei ein Mittelabschnitt in Höhenrichtung (Z-Richtung) eingeschnürt ist.
  • Zusätzlich zu den Schaltungsmustern 22 sind die Sperrelektroden 4 verbunden. Insbesondere umfassen die Sperrelektroden 4: einen Kollektorelektrodenblock 40, der mit dem Kollektor-Schaltungsmuster 23 verbunden ist; einen Gatterelektrodenblock 41, der mit dem Gatter-Schaltungsmuster 24 verbunden ist; und einen Emitterelektrodenblock 42 und einen Sense-Emitterelektrodenblock 43, die beide mit dem Emitter-Schaltungsmuster 25 verbunden sind.
  • Der Kollektorelektrodenblock 40 ist in Draufsicht ungefähr quadratisch geformt, so dass er den größten Teil über dem laminierten Substrat 2 bedeckt. Insbesondere umfasst der Kollektorelektrodenblock 40: einen flachen Plattenabschnitt 44, der einen Teil über den Halbleitervorrichtungen 3 bedeckt; und ein Paar Auskragungsabschnitte 45, die von beiden Enden in X-Richtung des flachen Plattenabschnitts 44 zum Kollektor-Schaltungsmuster 23 abstehen. Somit bildet der Kollektorelektrodenblock 40 ungefähr eine U-Form, wenn aus Y-Richtung gesehen.
  • Der flache Plattenabschnitt 44 weist in Draufsicht ungefähr eine quadratische Form auf, der einen Teil bedeckt über: dem Paar Kollektor-Schaltungsmustern 23; dem Paar langer Abschnitte 25b und 25c und dem H-Abschnitt 24b, die zwischen dem Paar Kollektor-Schaltungsmustern 23 angeordnet sind; und den vier Halbleitervorrichtungen 3. Die Breite in X-Richtung des flachen Plattenabschnitts 44 entspricht einem gegenüberliegenden Abstand des Paares Kollektor-Schaltungsmustern 23. Die Breite in Y-Richtung des flachen Plattenabschnitts 44 entspricht der Länge in Y-Richtung der Kollektor-Schaltungsmuster 23. Ferner ist in der Mitte des flachen Plattenabschnitts 44 ein kreisförmiges Durchgangsloch 46 angeordnet, das in Dickenrichtung durchgeht.
  • Jeder der Auskragungsabschnitte 45 weist ungefähr eine rechteckige Quaderform auf, die von jedem Endabschnitt in X-Richtung des flachen Plattenabschnitts 44 in Z-Richtung nach unten absteht. Die Breite in X-Richtung des Auskragungsabschnitts 45 ist etwas kleiner als die Breite der Kollektor-Schaltungsmuster 23. Außerdem entspricht die Breite in Y-Richtung der Auskragungsabschnitte 45 der Breite des flachen Plattenabschnitts 44 und ist etwas kleiner als die Breite des Kollektor-Schaltungsmusters 23. Ferner ist an jedem Eckenabschnitt auf einer oberen Oberflächenseite des Kollektorelektrodenblocks 40 eine Fase ausgebildet. Das Paar Auskragungsabschnitte 45 ist entlang zwei gegenüberliegender Seiten der Isolierplatte 20 angeordnet.
  • Auf einer unteren Oberfläche des flachen Plattenabschnitts 44 sind die Kollektorelektroden 30 der Halbleitervorrichtungen 3 elektrisch über ein Bondiermaterial S verbunden. Außerdem ist eine untere Oberfläche eines jeden Auskragungsabschnitts 45 über das Bondiermaterial S elektrisch mit jedem der Kollektor-Schaltungsmuster 23 verbunden. Als das Bondiermaterial S kann ein schichtartiges gesintertes Metallmaterial verwendet werden. Beispielsweise kann ein gesintertes Silbermaterial, das erzeugt wird durch Sintern einer Silber-Nanopartikelschicht, die Nanopartikel aus Metall wie z.B. Silber enthält, für das Bondiermaterial S verwendet werden. Man beachte, dass das Bondiermaterial S aus einem gesinterten Metallmaterial bestehen können, das erzeugt wird durch Sintern einer Metall-Nanopartikelschicht, die Nanopartikel aus anderen Metallen wie z.B. Gold, Kupfer, Aluminium, Nickel oder dergleichen enthält, und nicht auf Silber beschränkt ist. Die Metall-Nanopartikelschicht wird durch Verbinden von Metall-Nanopartikeln mit einem organischen Bindemittel wie z.B. Polyester erzeugt. Das Bondiermaterial S ist beispielsweise in rechteckiger Form mit einer vorgegebenen Dicke ausgebildet. Man beachte, dass das Bondiermaterial S aus Lot gefertigt sein kann und nicht auf das gesinterte Metallmaterial beschränkt ist. Zusätzlich kann das Bondiermaterial S in einem pastenartigen Zustand ausgebildet sein, der nicht auf den schichtartigen Zustand beschränkt ist. Ferner entspricht die Höhe der Auskragungsabschnitte 45 in Z-Richtung vorzugsweise der Höhe, die man durch Addieren der Dicke der Halbleitervorrichtungen 3 und der Höhe der Bumps B erhält.
  • Der Gatterelektrodenblock 41 hat eine rechteckige Quaderform, die in X-Richtung länger ist. Insbesondere entspricht die Breite des Gatterelektrodenblocks 41 in X-Richtung der Breite des langen Abschnitts 24a in X-Richtung. Die Breite in Y-Richtung des Gatterelektrodenblocks 41 ist etwas kleiner als die Breite des L-Abschnitts 24a. Ferner ist an jedem Eckenabschnitt auf der oberen Oberflächenseite des Kollektorelektrodenblocks 40 eine Fase ausgebildet. Eine untere Oberfläche des Gatterelektrodenblocks 41 ist über das Bondiermaterial S mit einer oberen Oberfläche des langen Abschnitts in X-Richtung des L-Abschnitts 24a verbunden.
  • Der Emitterelektrodenblock 42 weist eine rechteckige Quaderform auf, die sich entlang der kurzen Seite auf der anderen Seite der Längsrichtung der Isolierplatte 20 in X-Richtung erstreckt. Insbesondere sind die Breiten in X-Richtung und in Y-Richtung des Emitterelektrodenblocks 42 etwas kleiner als die entsprechenden Breiten des Emitterabschnitts 25a. Zusätzlich ist an jedem Eckenabschnitt auf einer oberen Oberflächenseite des Emitterelektrodenblocks 42 eine Fase ausgebildet. Eine untere Oberfläche des Emitterelektrodenblocks 42 ist über das Bondiermaterial S mit einer oberen Oberfläche des Emitterabschnitts 25a verbunden. Der Emitterelektrodenblock 42 ist in Draufsicht außerhalb des Kollektorelektrodenblocks 40 (flacher Plattenabschnitt 44) angeordnet.
  • Der Sense-Emitterelektrodenblock 43 hat eine rechteckige Quaderform, die in X-Richtung länger ist. Insbesondere sind die Breiten in X-Richtung und in Y-Richtung des Sense-Emitterelektrodenblocks 43 etwas kleiner als die entsprechenden Breiten des Sense-Emitterabschnitts 25d. Ferner ist an jedem Eckenabschnitt auf der oberen Oberflächenseite des Kollektorelektrodenblocks 40 eine Fase ausgebildet. Eine untere Oberfläche des Sense-Emitterelektrodenblocks 43 ist über das Bondiermaterial S mit einer oberen Oberfläche des Sense-Emitterabschnitts 25d verbunden. Der Sense-Emitterelektrodenblock 43 ist in Draufsicht außerhalb des Kollektorelektrodenblocks 40 (flacher Plattenabschnitt 44) angeordnet. Der Sense-Emitterelektrodenblock 43 ist in X-Richtung neben dem Gatterelektrodenblock 41 angeordnet. Ferner ist eine Länge in X-Richtung des Sense-Emitterelektrodenblocks 43 kürzer als die Länge des Gatterelektrodenblocks 41.
  • Die so aufgebauten Sperrelektroden 4 sind so ausgeführt, dass sie dieselbe Höhe in Z-Richtung haben. Außerdem sind die Sperrelektroden 4 vorzugsweise aus einem Metallmaterial mit guter Wärmeleitfähigkeit wie z.B. Kupfer oder Aluminium gefertigt. Ferner kann der Kollektorelektrodenblock 40 so ausgebildet sein, dass der flache Plattenabschnitt 44 und das Paar Auskragungsabschnitte 45 darin integriert sind; oder er kann durch Verbinden des flachen Plattenabschnitts 44 und des Paares Auskragungsabschnitte 45 durch Schweißen oder dergleichen ausgebildet sein.
  • Zusätzlich ist ein Raum über dem laminierten Substrat 5 mit einem Versiegelungsharz 5 (siehe 1) gefüllt. Das Versiegelungsharz 5 wird beispielsweise durch das Durchgangsloch 46 eingefüllt, um die Halbleitervorrichtungen 3, das laminierte Substrat 2 und die Sperrelektroden 4 zu versiegeln. Als Versiegelungsharz 5 kann ein Epoxidharz oder Silikongel verwendet werden.
  • Bei einem herkömmlichen Halbleitermodul ist eine Halbleitervorrichtung auf einer oberen Oberfläche eines laminierten Substrats angeordnet. Eine Emitterelektrode ist auf einer oberen Oberfläche der Halbleitervorrichtung angeordnet; und eine Kollektorelektrode ist auf einer unteren Oberfläche der Halbleitervorrichtung angeordnet. Eine Emitterelektrode und ein Schaltungsmuster des laminierten Substrats sind beispielsweise durch einen Bondierdraht elektrisch verbunden. Zusätzlich ist ein Kühler auf einer unteren Oberfläche des laminierten Substrats angeordnet.
  • Beim herkömmlichen Aufbau wird durch die Emitterelektrode erzeugte Wärme durch den Kühler nach außen abgeführt. In diesem Fall ist die Emitterelektrode auf einer Frontflächenseite der Halbleitervorrichtung, und daher wird die Wärme zu einer Rückflächenseite (Seite der Kollektorelektroden) der Halbleitervorrichtung geleitet und durch das laminierte Substrat und den Kühler nach außen abgeführt.
  • Wie oben beschrieben erzeugt die Halbleitervorrichtung Wärme auf einer Seite der Emitterelektrode, und daher ist es notwendig, die auf der Seite der Emitterelektrode erzeugte Wärme auf die Seite der Kollektorelektrode, wo sich der Kühler befindet, zu übertragen. Dies erzeugt ein Problem, welches darin liegt, dass der thermische Widerstand des gesamten Moduls gemäß der Wärmeleitfähigkeit und der Dicke der Halbleitervorrichtung zunimmt. Zusätzlich gibt es ein weiteres Problem, dass wie oben beschrieben eine Verdrahtungslänge lang sei muss, da die Verdrahtung in herkömmlicher Weise durch einen Bondierdraht ausgeführt ist, was eine erhöhte Induktivität zur Folge hat.
  • Dann haben die Erfinder ihre Aufmerksamkeit auf die Richtung einer Emitterelektrode gerichtet, die eine Wärmeerzeugungsquelle einer Halbleitervorrichtung ist, und haben die vorliegende Erfindung konzipiert. Das heißt, der Kern der vorliegenden Erfindung besteht darin, eine Verbindungsrichtung der Halbleitervorrichtungen 3 von der herkömmlichen umzukehren und die Emitterelektroden 32 so anzuordnen, dass sie einer Seite des laminierten Substrats 2 zugewandt sind. Insbesondere sind im vorliegenden Ausführungsbeispiel die Halbleitervorrichtungen 3 auf einer oberen Oberfläche des laminierten Substrats 2 angeordnet. Auf der oberen Oberfläche jeder der Halbleitervorrichtungen 3 ist die Kollektorelektrode 30 angeordnet; und auf einer unteren Oberfläche jeder der Halbleitervorrichtungen 3 ist die Emitterelektrode 32 angeordnet. Die Emitterelektrode 32 ist über Bumps B mit einem entsprechenden Schaltungsmuster 22 auf dem laminierten Substrat 2 verbunden.
  • Außerdem ist die Sperrelektrode 4 (Kollektorelektrodenblock 40) mit der Kollektorelektrode 30 auf einer oberen Oberflächenseite der Halbleitervorrichtung 3 verbunden. Der Kollektorelektrodenblock 40 umfasst: den flachen Plattenabschnitt 44, der einen Teil über den Halbleitervorrichtungen 3 bedeckt; und die Auskragungsabschnitte 45, die von beiden Enden des flachen Plattenabschnitts 44 zu entsprechenden Schaltungsmustern 22 abstehen. Die Auskragungsabschnitte 45 sind mit den Schaltungsmustern 22 verbunden.
  • Gemäß dieser Ausgestaltung ist die Emitterelektrode 32 der Seite des laminierten Substrats 2 zugewandt und über Bumps B mit dem laminierten Substrat 2 verbunden, so dass durch die Emitterelektrode 32 erzeugte Wärme direkt über die Bumps B zum laminierten Substrat 2 (Wärmeableitungsplatte 21) geleitet werden kann, ohne durch ein Inneres der Halbleitervorrichtung zu gehen. Die reduziert einen thermischen Widerstand, wodurch eine Kühleffizienz erhöht werden kann. Die Reduzierung des thermischen Widerstands erlaubt es, die Modulgröße nah an eine Chipgröße zu bringen, wodurch eine Verkleinerung des gesamten Moduls erreicht wird. Zusätzlich kann die Verdrahtung der Emitterelektrode 32 mit Bumps B die Verdrahtungslänge im Vergleich mit herkömmlichen Bondierdraht reduzieren und zudem die Induktivität reduzieren.
  • Ferner eliminiert die elektrische Verbindung der Kollektorelektroden 30 durch den Kollektorelektrodenblock 40 unnötige Verdrahtung und erlaubt, dass Wärme von den Halbleitervorrichtungen 3 über den Kollektorelektrodenblock 40 zum laminierten Substrat 2 geleitet wird. Das bedeutet, dass der Kollektorelektrodenblock 40 nicht nur als elektrisches Bondiermaterial sondern auch als Wärmeleitungsmaterial verwendet werden kann. Dies erlaubt es, die Kühleffizienz weiter zu verbessern. Darüber hinaus kann durch die Verwendung einer Vielzahl von Metall-Sperrelektroden 4 mit hoher Wärmekapazität ein Modul mit hohen transienten thermischen Eigenschaften und Kurzschlussfestigkeit bereitgestellt werden.
  • Im vorliegenden Ausführungsbeispiel entspricht eine Richtung, in der das Paar Auskragungsabschnitte 45 im Kollektorelektrodenblock 40 einander zugewandt ist, vorzugsweise einer Richtung, in der ein Kühlmittel in einem Bereich fließt (Kühlrichtung F), der dem des Kollektorelektrodenblocks 40 in dem an der Unterseite des Halbleitermoduls 1 angebrachten Kühler 10 entspricht. Die Richtung, in der das Kühlmittel fließt, kann beispielsweise parallel zu den Nuten 10b im Kühler 10 verlaufen, der die Vielzahl von Lamellen 10a aufweist, welche die in einer Richtung (X-Richtung) ausgebildeten Nuten 10b aufweist, wie in 1 dargestellt. Außerdem kann bei einem Kühler 10, der z. B. aus einem Wasserkühlmantel besteht, eine Richtung, in der eine Flüssigkeit innerhalb des Wasserkühlmantels fließt, einer Richtung entsprechen, in der das Paar Auskragungsabschnitte 45 einander gegenüberliegt.
  • Insbesondere hat das Paar Auskragungsabschnitte 45 wie in 5A dargestellt jeweils eine rechteckige Quaderform, die in Y-Richtung länger ist, und sie liegen einander in X-Richtung gegenüber. In diesem Fall verläuft die Richtung, in der das Kühlmittel im Kühler 10 fließt (Kühlrichtung F) vorzugsweise in X-Richtung. Gemäß dieser, wie in 5B dargestellten Anordnung fließt das Kühlmittel von einem Teil unter einem der Auskragungsabschnitte 45 zu einem Teil unter dem anderen der Auskragungsabschnitte 45 durch einen Teil unter dem flachen Plattenabschnitt 44. Das Kühlmittel fließt somit in einer Richtung senkrecht zu einer Längsrichtung (lange Seite) der Auskragungsabschnitte 45, so dass das Kühlmittel in einem weiten Bereich zum Kühlen des Kollektorelektrodenblocks 40 beiträgt.
  • Wie in 5B dargestellt, kann in einer Strömungsmitte des Kühlmittels (mittlere Seite in X-Richtung des Halbleitermoduls 1) die Wärme der Halbleitervorrichtungen 3 über Bumps B auf eine Seite des Kühlers 10 abgeführt werden. Außerdem kann auf einer stromaufwärts und stromabwärts gelegenen Seite des Kühlmittels (in X-Richtung des Halbleitermoduls 1 außen) die Wärme der Halbleitervorrichtungen 3 über den flachen Plattenabschnitt 44 und das Paar Auskragungsabschnitte 45 zur Seite des Kühlers 10 abgeleitet werden. Somit kann Hitze effizient von beiden Seiten der Halbleitervorrichtungen 3 abgeleitet werden. Im Ergebnis können die vier Halbleitervorrichtungen 3, die zwischen dem Paar Auskragungsabschnitte 45 in einem Teil unter dem flachen Plattenabschnitt 44 angeordnet sind, gleichmäßig gekühlt werden. Somit können Temperaturschwankungen bei jeder der Halbleitervorrichtungen 3 verhindert werden, wodurch eine Verbesserung der Kühlleistung ermöglicht wird.
  • Ferner ist im vorliegenden Ausführungsbeispiel das Durchgangsloch 46, das in einer Dickenrichtung durchgeht, in der Mitte des flachen Plattenabschnitts 44 ausgebildet. Gemäß diesem Aufbau kann das Durchgangsloch 46 als Einspritzöffnung für das Versiegelungsharz 5 verwendet werden. Dies erlaubt es dem Versiegelungsharz 5 gleichmäßig zwischen den flachen Plattenabschnitt 44 und den Halbleitervorrichtungen 3 gefüllt zu werden. Ferner können Hohlräume, die beim Einspritzen des Versiegelungsharzes 5 gebildet werden, einfach entfernt werden.
  • Außerdem sind im vorliegenden Ausführungsbeispiel die Gatterelektroden 31 näher an einer mittleren Seite des flachen Plattenabschnitts 44 angeordnet als die Emitterelektroden 32. Das heißt, jede der Gatterelektroden 31 der vier Halbleitervorrichtungen 3 ist in Richtung der mittleren Seite des flachen Plattenabschnitts 44 angeordnet, wie in 3 und 4 gezeigt, und jede der Emitterelektroden 32 ist an einer äußeren Randseite als die Gatterelektroden 31 positioniert. Insbesondere sind die vier Halbleitervorrichtungen 3 in einer 2x2-Anordnung in Draufsicht unter dem flachen Plattenabschnitt 44 angeordnet, und die Gatterelektroden 31 der Halbleitervorrichtungen 3 sind einander gegenüberliegend in der Mitte des flachen Plattenabschnitts 44 angeordnet. Gemäß dieser Anordnung sind die Emitterelektroden 32, die Orte von Wärmeerzeugung sind, nicht auf der mittleren Seite des Moduls konzentriert, und ein Abstand zwischen den Emitterelektroden 32 wird zugelassen. Im Ergebnis wird Wärme abgeführt, ohne sich in der Mitte des Moduls zu konzentrieren, wodurch eine Verbesserung der Kühleffizienz erlaubt wird. Darüber hinaus ist jede der Gatterelektroden 31 auf einer Mittelseite des laminierten Substrats 2 angeordnet und über Bumps B mit einer oberen Oberfläche jedes der Enden des verzweigten H-Abschnitts 24b verbunden, was die Verdrahtungslänge von einer Außenseite zu jeder der Gatterelektroden 31 kurz und einheitlich machen kann und darüber hinaus Gatter-Schwingungen verhindern kann.
  • Ferner sind im vorliegenden Ausführungsbeispiel an einer Außenseite des Kollektorelektrodenblocks 40 der Gatterelektrodenblock 41, der Emitterelektrodenblock 42 und der Sense-Emitterelektrodenblock 43 angeordnet. Das heißt, dass der Kollektorelektrodenblock 40 so angeordnet ist, dass er in Y-Richtung zwischen dem Gatterelektrodenblock 41, dem Emitterelektrodenblock 42 und dem Sense-Emitterelektrodenblock 42 eingeschlossen ist. Gemäß dieser Anordnung sind der Emitterelektrodenblock 42 und der Sense-Emitterelektrodenblock 43 an der Außenseite des Kollektorelektrodenblocks 40 angeordnet, wodurch ermöglicht wird, dass ein externer Anschluss einfach implementiert werden kann.
  • Ferner erzeugt in einem gattungsgemäßen Halbleitermodul ein Chip Wärme bei einem Schaltvorgang, wodurch an einem Verbindungsabschnitt Wärmebelastung auftritt; und im Ergebnis kann eine Verformung auftreten. Somit wurde zum Sichern der Zuverlässigkeit der Vorrichtung üblicherweise eine Technik vorgeschlagen, bei der ein Mittelabschnitt eines walzenförmig ausgebildeten Lötbumps eingeschnürt wird, indem die Bindungshöhe eines Lötbumps, der den Chip mit einem Substrat verbindet, eingestellt wird. Gemäß dieser Ausführung kann eine Konzentration der Belastung am Bindungsabschnitt verhindert werden; ein Aufbau und ein Vorgang zum Steuern der Bindungshöhe des Lötbumps sind jedoch kompliziert, was eine Erhöhung der Kosten des gesamten Moduls verursachen kann.
  • Somit haben die Erfinder ihre Aufmerksamkeit auf einen Bump und ein Verfahren zum Ausbilden desselben konzentriert und die vorliegende Erfindung erdacht. Insbesondere besteht der Bump B im vorliegenden Ausführungsbeispiel aus einem gesinterten Material und weist eine Säulenform auf, die sich in Z-Richtung erstreckt. Ein oberes Ende des Bumps B ist mit einer der Emitterelektroden 32 oder der Gatterelektroden 31 verbunden; und ein unteres Ende des Bumps B ist mit einem entsprechenden Schaltungsmuster 22 (langer Abschnitt 25b oder H-Abschnitt 24b) verbunden. Außerdem weist der Bump B eine Form auf, die in ihrem Mittelabschnitt im Vergleich zu einem Bindungsabschnitt an jeder der Elektroden der Halbleitervorrichtung 3 oder der Schaltungsmuster 22 eingeschnürt ist.
  • Gemäß dieser Ausführung ist der Mittelabschnitt des Bumps B eingeschnürt und daher sind die Umgebungen der Schnittstellen der Bindungsabschnitte des Bumps B breiter als der Mittelabschnitt, was das Verbinden in einer glatten äußeren Form ermöglicht. Folglich wird die Konzentration von Wärmebelastung an der Schnittstelle verhindert, wodurch eine Reduzierung der Verformung des Bumps B aufgrund der Wärmebelastung ermöglicht wird. Beispielsweise können ein Abblättern und eine Rissbildung an den Schnittstellen (Bindungsoberflächen) des Bumps B verhindert werden. Obwohl die Einzelheiten später beschrieben werden, kann außerdem die oben beschriebene eingeschnürte Form ohne kompliziertes Steuern der Höhe ausgebildet werden, da der Bump B aus einem gesinterten Metallmaterial besteht. Somit kann die Zuverlässigkeit der Vorrichtung bei einem einfachen Aufbau erhöht werden.
  • Nun wird eine Form der Bumps B unter Bezugnahme auf 11 im Detail beschrieben. 11 zeigt schematische Ansichten, die Variationen einer Bumpform gemäß dem vorliegenden Ausführungsbeispiel illustrieren. Der durch Schneiden in einer X-Y-Ebene erzeugte Querschnitt des Bumps B weist eine im Wesentlichen runde Form auf. Ferner wird der Bumps B wie oben beschrieben in der Form ausgebildet, bei der der Mittelabschnitt in Höhenrichtung im Vergleich zu den Bindungsabschnitten eingeschnürt ist. Insbesondere umfasst der Bump B wie in 11A dargestellt: einen ersten Bindungsabschnitt B1, der mit einer Seite der Halbleitervorrichtung 3 verbunden ist; einen zweiten Bindungsabschnitt B2, der mit einer Seite des laminierten Substrats 2 verbunden ist; und einen eingeschnürten Abschnitt B3, der zwischen dem ersten Bindungsabschnitt B1 und dem zweiten Bindungsabschnitt B2 eingeschnürt ist.
  • Unter Annahme, dass die Breite (Außendurchmesser) des ersten Bindungsabschnitts B1 D1 ist, die Breite (Außendurchmesser) des zweiten Bindungsabschnitt B2 D2 ist und die Breite (Außendurchmesser) des eingeschnürten Abschnitts B3 D3 ist, wird die Beziehung D1=D2>D3 hergestellt. Das heißt, dass der Außendurchmesser D1 des ersten Bindungsabschnitts B1 und der Außendurchmesser D2 des zweiten Bindungsabschnitts B2 gleich sind und der Außendurchmesser D3 des eingeschnürten Abschnitts B3 kleiner als die Außendurchmesser D1 und D2 ist. Wenn außerdem angenommen wird, dass die Höhe des Bumps B (gegenüberliegender Abstand zwischen der Halbleitervorrichtung 3 und dem laminierten Substrat 2) T ist, ein Abstand zwischen dem eingeschnürten Abschnitt B3 und der Halbleitervorrichtung 3 (Elektrode) T1 ist und ein Abstand zwischen dem eingeschnürten Abschnitt B3 und dem laminierten Substrat 2 (Schaltungsmuster 22) T2 ist, wird die Beziehung T=T1+T2, T1=T2 hergestellt. Das heißt, dass der eingeschnürte Abschnitt B3 in Höhenrichtung des Bumps B mittig angeordnet ist (Mittelabschnitt zwischen dem ersten Bindungsabschnitt B1 und dem zweiten Bindungsabschnitt B2)
  • Eine äußere Oberfläche des ersten Bindungsabschnitts B1 ist in Kehlform ausgebildet, die einen spitzen Winkel θ1 zwischen der Kehlform und einer Bindungsoberfläche der Halbleitervorrichtung 3 (Elektrode) bildet. In ähnlicher Weise ist eine äußere Oberfläche des zweiten Bindungsabschnitts B2 in Kehlform ausgebildet, die einen spitzen Winkel θ2 zwischen der Kehlform und einer Bindungsoberfläche des laminierten Substrats 2 (Schaltungsmuster 22) bildet. In 11A wird die Beziehung von θ1=θ2 abgeleitet. Das heißt, dass ein Winkel θ1 und ein Winkel θ2 gleich groß sind.
  • Wie oben beschrieben sind die äußeren Oberflächen des ersten Bindungsabschnitts B1 und des zweiten Bindungsabschnitts B2 in Kehlform ausgebildet, wodurch ermöglicht wird, dass die Schnittstelle eines Bindungsabschnitts des Bumps B nahtlos mit einer entsprechenden Elektrode oder Schaltungsmuster 22 verbunden werden kann. Im Ergebnis wird Wärmebelastung, die in der Umgebung der Schnittstelle auftritt, verteilt, wodurch der Bump B schwierig zu brechen werden kann.
  • Man beachte, dass obwohl 11A eine Ausgestaltung zeigt, bei der der eingeschnürte Abschnitt B3 in Höhenrichtung des Bumps B im Mittelabschnitt angeordnet ist, ist diese Ausgestaltung nicht hierauf beschränkt und kann in geeigneter Weise verändert werden. Beispielsweise kann der eingeschnürte Abschnitt B3 wie in 11B dargestellt näher seitens der Halbleitervorrichtung 3 angeordnet sein (T1<T2). In diesem Fall ist ein Winkel θ1 zwischen der Kehlform des ersten Bindungsabschnitts B1 und einer Bindungsoberfläche an der Halbleitervorrichtung 3 kleiner ist als ein Winkel θ2 zwischen der Kehlform des zweiten Bindungsabschnitts B2 und einer Bindungsoberfläche am laminierten Substrat 2 (θ1<θ2). Gemäß dieser Ausführung wird Wärme auf der Emitterelektrode 32 der Halbleitervorrichtung 3 erzeugt, und somit kann durch Verkleinern des Winkels θ1 seitens der Halbleitervorrichtung 3 der Verteilungseffekt der Wärmebelastung weiter verstärkt werden.
  • Ferner ist die Emitterelektrode 32 in 4B weiter außen am laminierten Substrat 2 angeordnet ist als die Gatterelektrode 31. Gemäß dieser Anordnung sind die Emitterelektroden 32, die Orte von Wärmeerzeugung sind, nicht auf der mittleren Seite des Moduls konzentriert, und ein Abstand zwischen den Emitterelektroden 32 wird zugelassen. Im Ergebnis wird Wärme abgeführt, ohne sich in der Mitte des Moduls zu konzentrieren, wodurch eine Verbesserung der Kühleffizienz erlaubt wird.
  • Ferner ist für eine Emitterelektrode 32 eine Vielzahl der Bumps B (drei im vorliegenden Ausführungsbeispiel) vorgesehen. Das hießt, die Emitterelektrode 32 ist über die Vielzahl von Bumps B mit ihrem entsprechenden Schaltungsmuster 22 verbunden. Da die Wärme des Halbleiterbauelements 3, wie oben beschrieben, hauptsächlich durch die Emitterelektrode 32 erzeugt wird, ermöglicht die Anordnung der Vielzahl von Bumps B auf der Emitterelektrode 32 gemäß dieser Ausgestaltung eine weitere Verbesserung der Wärmeableitung (Kühlleistung) durch diese Bumps B. Ferner ist die Vielzahl von Bumps B in einer Reihe auf der Emitterelektrode 32 angeordnet, so dass der Verteilungseffekt der Wärmebelastung weiter verstärkt werden kann, im Vergleich mit einem Fall, in dem ein einzelner Bump B vorgesehen ist.
  • Ferner ist die Emitterelektrode 32 näher an einer Seite von einem des Paares Auskragungsabschnitte 45 positioniert als die Gatterelektrode 31. Ferner ist die Vielzahl von Bumps B in einer Reihe entlang der Ausdehnungsrichtung (Y-Richtung) des Paares Auskragungsabschnitte 45 angeordnet. Gemäß dieser Ausgestaltung kann die Vielzahl von Bumps B näher an einer der Auskragungsabschnitte 45 angeordnet werden. Da die Auskragungsabschnitte 45 (Kollektorelektrodenblock 40) aus einem Metallklumpen mit guter Wärmeleitfähigkeit gebildet sind, ermöglicht die Anordnung der Bumps B näher am Auskragungsabschnitt 45 eine weitere Verbesserung der oben beschriebenen Wärmeableitung.
  • Im Folgenden wird ein Verfahren zum Herstellen eines Halbleitermoduls gemäß einem Gesichtspunkt des vorliegenden Ausführungsbeispiels unter Bezugnahme auf 6 bis 10 beschrieben. 6 bis 10 sind perspektivische Ansichten, die jeweils ein Beispiel eines Schritts des Verfahrens zum Herstellen eines Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel zeigen. Man beachte, dass das im Folgenden beschriebene Herstellungsverfahren lediglich ein Beispiel ist, das in geeigneter Weise modifiziert werden kann, ohne auf diese Ausführung beschränkt zu sein. In den folgenden Figuren wird die Wärmeableitungplatte zur vereinfachten Beschreibung weggelassen. Zusätzlich zeigen Figuren A und B der 6, 7, 9 und 10 Zustände vor und nach jedem Schritt. Ferner zeigt 8A eine perspektivische Ansicht eines Bump-Anordnungsschritts; und 8B ist eine schematische Schnittansicht der 8A.
  • Ein Verfahren zum Herstellen des Halbleitermoduls 1 gemäß dem vorliegenden Ausführungsbeispiel umfasst die folgenden Schritte, die in der angegebenen Reihenfolge ausgeführt werden: einen Vorbereitungsschritt des Vorbereitens eines laminierten Substrats 2 und von Sperrelektroden 4; einen Chip-Anordnungsschritt des Anordnens von Halbleitervorrichtungen 3 auf einem Kollektorelektrodenblock 40 (siehe 6); einen Sperrelektroden-Anordnungsschritt des Anordnens eines Gatterelektrodenblocks 41, eines Emitterelektrodenblocks 42 und eines Sense-Emitterelektrodenblocks 43 auf dem laminierten Substrat 2 (siehe 7); einen Bump-Anordnungsschritt des Anordnens von Bumps auf den Halbleitervorrichtungen 3 (siehe 8); einen Bump-Verbindungsschritt des Verbindens der Halbleitervorrichtungen 3, auf welchen die Bumps angeordnet wurden, mit dem laminierten Substrat 2 (siehe 9 und 10); und einen Versiegelungsschritt des Einfüllens eines Versiegelungsharzes 5 (siehe 1). Man beachte, dass die Reihenfolge dieser Schritte in geeigneter Weise verändert werden kann, solange kein Widerspruch entsteht.
  • Zuerst werden das laminierte Substrat 2 und die Sperrelektroden 5 (Kollektorelektrodenblock 40, Gatterelektrodenblock 41, Emitterelektrodenblock 42 und Sense-Emitterelektrodenblock 43), die oben beschrieben wurden, im Voraus vorbereitet (Vorbereitungsschritt).
  • Als nächstes wird der Schritt zum Anordnen des Chips durchgeführt. Wie in 6A und 6B dargestellt werden im Chip-Anordnungsschritt vier Halbleitervorrichtungen 3 mit den Kollektorelektroden 30 einer unteren Oberfläche des flachen Plattenabschnitts 44 zugewandt angeordnet. Auf einer oberen Oberfläche (Kollektoroberfläche) jeder der Halbleitervorrichtungen 3 wird ein Bondiermaterial S (siehe 4) angeordnet und die Anordnung wird an vorgegebenen Positionen des flachen Plattenabschnitts 44 durchgeführt. In diesem Fall wird eine Gatterelektrode 31 jeder Halbleitervorrichtung 3 in Bezug auf eine Emitterelektrode 32 in X-Richtung nach innen angeordnet. Dann werden die Kollektoroberflächen der Halbleitervorrichtungen 3 mit vorgegebenem Druck gegen den flachen Plattenabschnitt 33 gedrückt und auf eine vorgegebene Temperatur für eine vorgegebene Zeit aufgeheizt, wodurch die Halbleitervorrichtungen 3 und der flache Plattenabschnitt 44 über das Bondiermaterial S elektrisch verbunden werden. Man beachte, dass als Bondiermaterial S ein Material verwendet werden kann, dass im Voraus in einer schichtartigen Form ausgebildet ist, die der Form der Halbleitervorrichtungen 3 entspricht; alternativ kann ein pastenartiges gesintertes Metallmaterial oder dergleichen auf die Kollektoroberflächen aufgetragen werden.
  • Als nächstes wird der Anordnungsschritt der ersten Sperrelektrode durchgeführt. Wie in 7A und 7B dargestellt werden im ersten Sperrelektroden-Anordnungsschritt der Gatterelektrodenblock 41, der Emitterelektrodenblock 42 und der Sense-Emitterelektrodenblock 43 an vorgegebenen Positionen auf den Schaltungsmustern 22 angeordnet. Insbesondere ist der Gatterelektrodenblock 41 über das Bondiermaterial S auf einer oberen Oberfläche des L-Abschnitts 24a angeordnet. Der Emitterelektrodenblock 42 ist über das Bondiermaterial S auf einer oberen Oberfläche des Emitterabschnitts 25a angeordnet. Der Sense-Emitterelektrodenblock 43 ist über das Bondiermaterial S auf einer oberen Oberfläche des Sense-Emitterabschnitts 25a angeordnet. Dann werden diese Sperrelektroden 4 mit vorgegebenem Druck gegen das laminierte Substrat 2 gedrückt und für eine vorgegebene Zeit auf eine vorgegebene Temperatur aufgeheizt, wodurch die Schaltungsmuster 22 und die Sperrelektroden 4 außer dem Kollektorelektrodenblock 40 über das Bondiermaterial S elektrisch verbunden werden.
  • Als nächstes wird der Bump-Anordnungsschritt durchgeführt. Wie in 8A dargestellt werden im Bump-Anordnungsschritt Bumps B mit vorgegebener Höhe auf den Emitterelektroden 32 und den Gatterelektroden 31 angeordnet. Zusätzlich wird das Bondiermaterial S auf der unteren Oberfläche des Paares Auskragungsabschnitte 45 angeordnet. Man beachte, dass die Bumps B vorzugsweise eine Höhe haben, so dass die Bumps B etwas mehr abstehen als die unteren Oberflächen des Bondiermaterials S.
  • Insbesondere wird jeder der Bumps B so angeordnet, dass deren spitzes Ende in einer sich verjüngenden Kegelform ausgebildet ist. Wie oben beschrieben wird für die Bumps B ein pastenartiges gesintertes Material verwendet, das eine vorgegebene Viskosität aufweist. Das gesinterte Metallmaterial weist vorzugsweise eine Viskosität auf, die es den Bumps B nach dem Anordnen erlaubt, eine Kegelform beizubehalten, das heißt, eine Viskosität, die es erlaubt, die Formkonsistenz der Bumps B beizubehalten. In anderen Worten, eine Viskosität, die dazu führt, dass die Bumps B nach dem Anordnen verlaufen, wird nicht bevorzugt.
  • Ferner werden die Bumps B wie in 8B dargestellt angeordnet, so dass deren spitze Enden weiter abstehen als Endflächen des Paares Auskragungsabschnitte 45 (Endflächen des Bondiermaterials S). Das heißt, dass die Anordnungshöhe H der Bumps B (Kegelhöhe) derart ist, dass die Höhe der Auskragung von den Endflächen des Bondiermaterials S ΔH ist. Man beachte, dass die Anordnungshöhe H der Bumps B mindestens 0,3 mm und höchstens 3,0 mm beträgt. Vorzugsweise beträgt sie mindestens 0,6 mm und höchstens 1,5 mm. Der Außendurchmesser einer Bodenfläche jeder der Bumps B (der Maximaldurchmesser des Kegels) beträgt mindestens 50% und höchstens 90% der Anordnungshöhe H. Vorzugsweise beträgt er mindestens 60% und höchstens 80%. Durch Einstellen der Anordnungshöhe H und eines Außendurchmessers der Bodenfläche der Bumps B kann die später beschriebene eingeschnürte Form der Bumps B einstellt werden.
  • Wie oben beschrieben ist auf jeder der Emitterelektroden 32 eine Vielzahl der Bumps B in einer Reihe angeordnet. Im vorliegenden Ausführungsbeispiel bestehen die Bumps B aus einem pastenartigen gesinterten Metallmaterial, was einen Abstand zwischen den Bumps B minimiert, wodurch eine Anordnung in der Nähe ermöglicht wird. Obwohl die Einzelheiten später beschrieben werden, weist das gesinterte Metallmaterial die Formkonsistenz auf, mit der es nicht schmilzt, selbst wenn es erhitzt wird, so dass benachbarte Bumps B einander nicht berühren, wodurch Leitfähigkeit zwischen den Halbleitervorrichtungen 3 und dem laminierten Substrat 2 sichergestellt werden kann. Im Ergebnis können die Emitterelektroden 32 verkleinert werden, wodurch eine Verkleinerung des gesamten Moduls erreicht wird.
  • Als nächstes wird der Bump-Verbindungsschritt durchgeführt. Wie in 9A und 9B dargestellt, werden die Emitterelektroden 32 im Bump-Verbindungsschritt über Bumps B mit einem entsprechenden Schaltungsmuster 22 verbunden und das Paar Auskragungsabschnitte 45 wird über das Bondiermaterial S mit entsprechenden Schaltungsmustern 22 verbunden. Insbesondere sind die auf den Emitterelektroden 32 angeordneten Bumps B auf oberen Oberflächen des Paares langer Abschnitte 25b und 25c positioniert; und die auf den Gatterelektroden 31 angeordneten Bumps B sind auf einer oberen Oberfläche des H-Abschnitts 24b positioniert. Zusätzlich ist das Paar Auskragungsabschnitte 45 über das Bondiermaterial S auf oberen Oberflächen des Paares Kollektor-Schaltungsmustern 23 angeordnet.
  • Genauer gesagt ist wie in 10A dargestellt ein spitzes Ende jedes Bumps B einer Seite des laminierten Substrats 2 zugewandt und das spitze Ende jedes Bumps B wird gegen ein vorgegebenes Schaltungsmuster 22, das ein Verbindungsziel ist, gedrückt. Das spitze Ende jedes Bumps B wird gedrückt, bis das Paar Auskragungsabschnitte 45 über das Bondiermaterial S das Schaltungsmuster 22 berührt (damit verbunden wird). Im Ergebnis erstrecken sich die spitzen Enden der Bumps B nach außen auf einer Fläche des Schaltungsmusters 22 und bilden eine breite Form (siehe 10B). Dann wird jeder der Bumps B in einer Walzenform ausgebildet, wobei deren Mittelabschnitt wie in 11 eingeschnürt ist.
  • Das heißt, dass die Formen des ersten Bindungsabschnitts B1 und ein Teil des eingeschnürten Abschnitts B3 in der Form des in 11 gezeigten Bumps B im Voraus im Bump-Anordnungsschritt ausgebildet werden, der in 8 dargestellt ist. Danach wird das spitze Ende des Bumps B im Bump-Bindungsschritt leicht zerdrückt, wodurch die Formen des zweiten Bindungsabschnitts B2 und der andere Teil des eingeschnürten Abschnitts B3 gebildet werden. Man beachte, dass die Bindungshöhe T des Bumps B mindestens 20% und höchstens 55% der Anordnungshöhe H des Bumps beträgt. Vorzugsweise beträgt sie mindestens 25 % und höchstens 40 %. Wenn sie zu groß ist, erstreckt sich der zweite Bindungsabschnitt B2 nicht und der Bump B kann in der Nähe des zweiten Bindungsabschnitts B2 beschädigt werden. Wenn sie zu klein ist, erstreckt sich die Seite des zweite Bindungsabschnitts B2 zu weit und der Bump B kann in der Nähe des ersten Bindungsabschnitts B1 beschädigt werden.
  • In diesem Fall dient das Paar Auskragungsabschnitte 45 zum Regulieren der Bindungshöhe T des Bumps B und zum Steuern der gegenüberliegenden Form des Bumps B. Das heißt, dass die Bindungshöhe T des Bumps B und die Walzenform des Bumps B können gemäß der Höhe des Paares Auskragungsabschnitte 45 eingestellt werden. Man beachte, dass die Höhe des Paares Auskragungsabschnitte 45 vorzugsweise in einem Bereich festgelegt wird, der sich durch Addieren der Bindungshöhe T des Bumps B zur Dicke der Halbleitervorrichtung 3 ergibt.
  • Somit wird der eingeschnürte Abschnitt B3 im vorliegenden Ausführungsbeispiel im Mittelabschnitt des Bumps B durch Ausnutzen der Viskosität von Metall ausgebildet, indem das spitze Ende des in Kegelform bereitgestellten Bumps B gegen ein entsprechendes Schaltungsmuster 22 gedrückt wird, entsprechend der Höhe des Paares Auskragungsabschnitte 45. Dies erlaubt es, die Bumps B in einem einfachen Schritt mit dem Schaltungsmuster 22 zu verbinden.
  • Zusätzlich wird im Bump-Verbindungsschritt das spitze Ende des Bumps B gegen ein entsprechendes Schaltungsmuster 22 gedrückt, um im Mittelabschnitt des Bumps B einen eingeschnürten Abschnitt B3 auszubilden, und dann wird der Bump B erhitzt, um auszuhärten. Insbesondere wird der Kollektorelektrodenblock 40 mit einem vorgegebenen Druck gegen das laminierte Substrat 2 gedrückt und für eine vorgegebene Zeit bei einer vorgegebenen Temperatur erhitzt; und dadurch werden die Emitterelektroden 32 über Bumps B mit ihren entsprechenden Schaltungsmustern 22 verbunden und der Kollektorelektrodenblock 40 wird über das Bondiermaterial S mit den Kollektor-Schaltungsmustern 23 verbunden. Man beachte, dass sich die Bumps B nach dem Erhitzen selbst unter Aufrechterhalten ihrer gesamten äußeren Form leicht zusammenziehen aber sie schmelzen nicht uns weisen eine unveränderliche konsistente Form auf. Im Ergebnis berühren benachbarte Bumps B einander nicht.
  • Als nächstes wird der Versiegelungsschritt durchgeführt. Wie in 1 dargestellt wird im Versiegelungsschritt ein Raum über dem laminierten Substrat 2 durch das Versiegelungsharz 5 versiegelt. Beispielsweise ist ein rechteckiger Rahmenkörper (nicht dargestellt) um das laminierte Substrat 2 herum angeordnet und ein Raum innerhalb des Rahmenkörpers kann durch das Durchgangsloch 46 gleichmäßig mit dem Versiegelungsharz 5 gefüllt werden. Das Versiegelungsharz 5 wird ausgehärtet, wodurch das laminierte Substrat 2, die Halbleitervorrichtungen 3 und die Sperrelektroden 4 versiegelt werden. Somit ist das integrierte Halbleitermodul 1 vollendet.
  • Wie oben beschrieben wird gemäß der vorliegenden Erfindung eine Verbindungsrichtung der Halbleitervorrichtung 3 von der herkömmlichen umgekehrt und die Emitterelektrode 32 wird seitens des laminierten Substrats 2 angeordnet, wodurch eine Reduzierung des thermischen Widerstands und der Induktivität erreicht wird. Außerdem können die Gestaltungen von Drähten und dergleichen im Vergleich zum Stand der Technik weggelassen werden, was eine Vereinfachung und Miniaturisierung des Aufbaus des gesamten Moduls ermöglicht. Außerdem wird das pastenartige gesinterte Metallmaterial in Kegelform aufgetragen, um einen Bump B auszubilden, dessen spitzes Ende gegen eine Bindungsoberfläche gedrückt wird, um dem Bump B eine Walzenform zu geben, wodurch eine Reduzierung der Verformung des Bumps aufgrund von Wärmebelastung ermöglicht wird und die Zuverlässigkeit der Vorrichtung bei einem einfachen Aufbau erhöht wird.
  • Im obigen Ausführungsbeispiel sind die Anzahl und die Anordnungspositionen der Halbleitervorrichtungen 3 nicht auf die obige Ausführung beschränkt und können in geeigneter Weise verändert werden.
  • Im obigen Ausführungsbeispiel sind die Anzahl und das Layout der Schaltungsmuster 22 nicht auf die obige Ausführung beschränkt und können in geeigneter Weise verändert werden.
  • Im obigen Ausführungsbeispiel sind das laminierte Substrat 2 und die Halbleitervorrichtungen 3 in Draufsicht rechteckiger oder quadratischer Form, wobei diese Ausführung jedoch nicht hierauf beschränkt ist. Das laminierte Substrat 2 und die Halbleitervorrichtungen 3 können anders als oben in vieleckiger Form ausgeführt sein.
  • Ferner wurde im obigen Ausführungsbeispiel ein Fall beschrieben, in dem ein durch Schneiden eines Bumps B in einer X-Y-Ebene erhaltener Querschnitt eine im Wesentlichen runde Form aufweist; diese Ausgestaltung ist jedoch nicht hierauf beschränkt. Die Querschnittsform des Bumps B kann in geeigneter Weise verändert werden, beispielsweise in eine vieleckige Form, wie z.B. ein Rechteck oder eine Sternform. Ferner ist die Anzahl der Anordnungen der Bumps B für jede Elektrode der Halbleitervorrichtungen 3 nicht auf das obige Beispiel beschränkt und kann in geeigneter Weise verändert werden.
  • Im obigen Ausführungsbeispiel wurde ein Fall beschrieben, bei dem im Bump-Anordnungsschritt kegelförmige Bumps B auf der Seite der Halbleitervorrichtung 3 ausgebildet werden; diese Ausgestaltung ist jedoch nicht hierauf beschränkt. Beim Bump-Anordnungsschritt können kegelförmige Bumps B auf der Seite eines entsprechenden Schaltungsmusters 22 ausgebildet werden.
  • Zusätzlich wurden das vorliegende Ausführungsbeispiel und Abwandlungen beschrieben, aber das obige Ausführungsbeispiel und die Abwandlungen können auch teilweise oder ganz kombiniert und als weiteres Ausführungsbeispiel betrachtet werden.
  • Außerdem ist das vorliegende Ausführungsbeispiel nicht auf das obige Ausführungsbeispiel und die Abwandlungen beschränkt und verschiedene Änderungen, Ersetzungen und Modifikationen sind möglich, ohne vom Kern der technischen Idee abzuweichen. Falls darüber hinaus die technische Idee auf andere Wege durch technischen Fortschritt oder andere abgeleitete Techniken implementiert werden kann, so kann das Verfahren verwendet werden. Daher decken die Ansprüche alle Ausführungsformen ab, die in den Anwendungsbereich der technischen Idee einbezogen werden können.
  • Die kennzeichnenden Aspekte der obigen Ausführungsform werden nun zusammenfassend beschrieben.
  • Das im obigen Ausführungsbeispiel beschriebene Halbleitermodul ist dadurch gekennzeichnet, dass es umfasst: ein laminiertes Substrat mit einem Schaltungsmuster, das auf einer oberen Oberfläche einer Isolierplatte angeordnet ist, und einer Wärmeableitungsplatte, die auf einer unteren Oberfläche der Isolierplatte angeordnet ist; und eine Halbleitervorrichtung, die eine auf ihrer oberen Oberfläche angeordnete Kollektorelektrode aufweist, mit einer Emitterelektrode und einer Gatterelektrode, die auf ihrer unteren Oberfläche angeordnet sind, wobei die Emitterelektrode und die Gatterelektrode jeweils über einen Bump mit einer oberen Oberfläche des Schaltungsmusters verbunden sind. Der Bump ist aus einem gesinterten Metallmaterial gefertigt, so dass der Bump in einer Form ausgebildet ist, die in ihrem Mittelabschnitt im Vergleich mit einem Bindungsabschnitt eingeschnürt ist.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass der Bump einen ersten Bindungsabschnitt aufweist, der mit einer Seite der Halbleitervorrichtung verbunden ist, einen zweiten Bindungsabschnitt aufweist, der mit einer Seite des laminierten Substrats verbunden ist, und einen eingeschnürten Abschnitt aufweist, der zwischen dem ersten Bindungsabschnitt und dem zweiten Bindungsabschnitt eingeschränkt ist, und der erste Bindungsabschnitt und der zweite Bindungsabschnitt eine Kehlform aufweisen, wobei die Kehlform einen spitzen Winkel zwischen der Kehlform und einer Bindungsoberfläche bildet.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass der eingeschnürte Abschnitt in einem Mittelabschnitt zwischen dem ersten Bindungsabschnitt und dem zweiten Bindungsabschnitt angeordnet ist.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass der eingeschnürte Abschnitt näher auf der Seite der Halbleitervorrichtung angeordnet ist.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass ein Winkel zwischen der Kehlform des ersten Bindungsabschnitts und einer Bindungsoberfläche an der Halbleitervorrichtung kleiner ist als ein Winkel zwischen der Kehlform des zweiten Bindungsabschnitts und einer Bindungsoberfläche am laminierten Substrat.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass die Emitterelektrode weiter außen angeordnet ist als die Gatterelektrode.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass eine Vielzahl von Bumps mit der Emitterelektrode verbunden ist.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass eine mit der Kollektorelektrode verbundene Sperrelektrode angeordnet ist und die Sperrelektrode umfasst einen flachen Plattenabschnitt, der einen Teil über der Halbleitervorrichtung bedeckt und ein Paar Auskragungsabschnitte, die von beiden Enden des flachen Plattenabschnitts zum Schaltungsmuster auskragen und mit dem Schaltungsmuster verbunden sind.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass das Paar Auskragungsabschnitte entlang zwei gegenüberliegender Seiten der Isolierplatte angeordnet ist, und die Emitterelektrode näher an einem des Paares Auskragungsabschnitte positioniert ist als die Gatterelektrode.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass die Emitterelektrode durch die Vielzahl von Bumps mit dem Schaltungsmuster verbunden ist und die Vielzahl von Bumps in einer Reihe entlang der Ausdehnungsrichtung des Paares Auskragungsabschnitte angeordnet ist.
  • Das obige Halbleitermodul ist ferner dadurch gekennzeichnet, dass vier Halbleitervorrichtungen in 2x2-Anordnung unter dem flachen Plattenabschnitt in Draufsicht angeordnet sind, wobei jede eine Gatterelektrode aufweist. Die vier Gatterelektroden der vier Halbleitervorrichtungen sind so angeordnet, dass sie einander in der Mitte des flachen Plattenabschnitts gegenüberliegen.
  • Ferner ist das im obigen Ausführungsbeispiel beschriebene Verfahren zum Herstellen eines Halbleitermoduls ein Verfahren zum Herstellen eines Halbleitermodul, bei dem eine Halbleitervorrichtung mit einem laminierten Substrat verbunden wird, das ein Schaltungsmuster aufweist, das auf einer oberen Oberfläche einer Isolierplatte angeordnet wird, und eine Wärmeableitungsplatte aufweist, die auf einer unteren Oberfläche der Isolierplatte angeordnet wird; und ist gekennzeichnet durch Ausführen: eines Bump-Anordnungsschritts, bei dem ein Bump aus einem pastenartigen gesinterten Metallmaterial auf einer Bindungsoberfläche der Halbleitervorrichtung angeordnet wird, so dass ein spitzes Ende des Bumps in einer sich verjüngenden Kegelform ausgebildet wird; und eines Bump-Verbindungsschritts, bei dem Verbinden durch Andrücken des spitzen Endes des Bumps gegen das Schaltungsmuster ausgeführt wird, um in einem Mittelabschnitt des Bumps einen eingeschnürten Abschnitt auszubilden.
  • Das im obigen Ausführungsbeispiel beschriebene Verfahren zum Herstellen eines Halbleitermoduls ist ferner gekennzeichnet durch Durchführen, vor dem Bump-Anordnungsschritt, eines Chip-Anordnungsschritts des Anordnens der Halbleitervorrichtung auf einer Sperrelektrode, die einen flachen Plattenabschnitt aufweist, der einen Teil über der Halbleitervorrichtung bedeckt, und ein Paar Auskragungsabschnitt aufweist, die von beiden Enden des flachen Plattenabschnitts zum Schaltungsmuster abstehen; Anordnen der Halbleitervorrichtung mit einer Kollektorelektrode ausgerichtet zu einer unteren Oberfläche des flachen Plattenabschnitt im Chip-Anordnungsschritt; und Verbinden des Paares Auskragungsabschnitte mit dem Schaltungsmuster im Bump-Verbindungsschritt.
  • Das im obigen Ausführungsbeispiel beschriebene Verfahren zum Herstellen eines Halbleitermoduls ist ferner dadurch gekennzeichnet, dass: der Bump im Bump-Anordnungsschritt so angeordnet wird, dass dessen spitzes Ende weiter absteht als Endflächen des Paares Auskragungsabschnitte.
  • Das im obigen Ausführungsbeispiel beschriebene Verfahren zum Herstellen eines Halbleitermoduls ist ferner dadurch gekennzeichnet, dass: im Bump-Verbindungsschritt das spitze Ende des Bumps gegen das Schaltungsmuster gedrückt wird, um im Mittelabschnitt des Bumps einen eingeschnürten Abschnitt auszubilden, und der Bump dann erhitzt wird, um auszuhärten.
  • Gewerbliche Anwendbarkeit
  • Wie oben beschrieben hat die vorliegende Erfindung die Wirkung, dass die Zuverlässigkeit einer Vorrichtung erhöht wird, indem eine Verzerrung von Bumps aufgrund von Wärmebelastung bei einem einfachen Aufbau reduziert wird; und sie ist besonders nützlich für ein Halbleitermodul und ein Verfahren zum Herstellen eines Halbleitermoduls.
  • Bezugszeichenliste
    • 1
    Halbleitermodul
    2
    laminiertes Substrat
    3
    Halbleitervorrichtung
    4
    Sperrelektrode
    5
    Versiegelungsharz
    10
    Kühler
    10a
    Lamelle
    10b
    Nut
    20
    Isolierplatte
    21
    Wärmeableitungsplatte
    22
    Schaltungsmuster
    23
    Kollektor-Schaltungsmuster
    24
    Gatter-Schaltungsmuster
    24a
    L-Abschnitt
    24b
    H-Abschnitt
    25
    Emitter-Schaltungsmuster
    25a
    Emitterabschnitt
    25b
    langer Abschnitt
    25c
    langer Abschnitt
    25d
    Sense-Emitterabschnitt
    30
    Kollektorelektrode
    31
    Gatterelektrode
    32
    Emitterelektrode
    40
    Kollektorelektrodenblock
    41
    Gatterelektrodenblock
    42
    Emitterelektrodenblock
    43
    Sense-Emitterelektrodenblock
    44
    flacher Plattenabschnitt
    45
    Auskragungsabschnitt
    46
    Durchgangsloch
    B
    Bump
    B1
    erster Bindungsabschnitt
    B2
    zweiter Bindungsabschnitt
    B3
    eingeschnürter Abschnitt
    D1
    Außendurchmesser des ersten Bindungsabschnitts
    D2
    Außendurchmesser des zweiten Bindungsabschnitts
    D3
    Außendurchmesser des dritten Bindungsabschnitts
    H
    Bump-Anordnungshöhe
    S
    Bondiermaterial
    T
    Bump-Bindungshöhe
    θ1
    Winkel zwischen erstem Bindungsabschnitt und Bindungsoberfläche
    θ2
    Winkel zwischen zweitem Bindungsabschnitt und Bindungsoberfläche
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2020017650 [0001]
    • JP 61156745 [0006]
    • JP 5067647 [0006]
    • JP 2016025237 [0006]

Claims (15)

  1. Halbleitermodul, dadurch gekennzeichnet, dass es umfasst: ein laminiertes Substrat mit einem Schaltungsmuster, das auf einer oberen Oberfläche einer Isolierplatte angeordnet ist, und einer Wärmeableitungsplatte, die auf einer unteren Oberfläche der Isolierplatte angeordnet ist; und eine Halbleitervorrichtung mit einer oberen Oberfläche und einer unteren Oberfläche, einer auf der oberen Oberfläche angeordneten Kollektorelektrode, einer Emitterelektrode und einer Gatterelektrode, die auf der unteren Oberfläche angeordnet sind, wobei die Emitterelektrode und die Gatterelektrode über einen Bump mit einer oberen Oberfläche des Schaltungsmusters verbunden sind; wobei der Bump aus einem gesinterten Metallmaterial gefertigt ist, so dass der Bump in einer Form ausgebildet ist, die in deren Mittelabschnitt im Vergleich mit einem Bindungsabschnitt eingeschnürt ist.
  2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass: der Bump umfasst: einen ersten Bindungsabschnitt, der mit einer Seite der Halbleitervorrichtung verbunden ist; einen zweiten Bindungsabschnitt, der mit einer Seite des laminierten Substrats verbunden ist; und einen eingeschnürten Abschnitt, der zwischen dem ersten Bindungsabschnitt und dem zweiten Bindungsabschnitt eingeschnürt ist, wobei der erste Bindungsabschnitt und der zweite Bindungsabschnitt jeweils eine Kehlform aufweisen, wobei die Kehlform einen spitzen Winkel zwischen der Kehlform und einer Bindungsoberfläche bildet.
  3. Halbleitermodul nach Anspruch 2, dadurch gekennzeichnet, dass der eingeschnürte Abschnitt in einem Mittelabschnitt zwischen dem ersten Bindungsabschnitt und dem zweiten Bindungsabschnitt angeordnet ist.
  4. Halbleitermodul nach Anspruch 2, dadurch gekennzeichnet, dass der eingeschnürte Abschnitt näher auf der Seite der Halbleitervorrichtung angeordnet ist.
  5. Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, dass ein Winkel zwischen der Kehlform des ersten Bindungsabschnitts und einer Bindungsoberfläche an der Halbleitervorrichtung kleiner ist als ein Winkel zwischen der Kehlform des zweiten Bindungsabschnitts und einer Bindungsoberfläche am laminierten Substrat.
  6. Halbleitermodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Emitterelektrode weiter außen angeordnet ist als die Gatterelektrode.
  7. Halbleitermodul nach Anspruch 6, dadurch gekennzeichnet, dass eine Vielzahl von Bumps mit der Emitterelektrode verbunden ist.
  8. Halbleitermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass: das Halbleitermodul ferner eine Sperrelektrode aufweist, die mit der Kollektorelektrode verbunden ist, wobei die Sperrelektrode umfasst: einen flachen Plattenabschnitt, der einen Teil über der Halbleitervorrichtung bedeckt; und ein Paar Auskragungsabschnitte, die von beiden Enden des flachen Plattenabschnitts zum Schaltungsmuster auskragen und mit dem Schaltungsmuster verbunden sind.
  9. Halbleitermodul nach Anspruch 8, dadurch gekennzeichnet, dass: das Paar Auskragungsabschnitte entlang zwei gegenüberliegender Seiten der Isolierplatte angeordnet ist; und die Emitterelektrode näher an einer Seite von einem des Paares Auskragungsabschnitte positioniert ist als die Gatterelektrode.
  10. Halbleitermodul nach Anspruch 9, dadurch gekennzeichnet, dass: die Emitterelektrode über die Vielzahl von Bumps mit dem Schaltungsmuster verbunden ist und die Vielzahl von Bumps in einer Reihe entlang einer Ausdehnungsrichtung des Paares Auskragungsabschnitte angeordnet ist.
  11. Halbleitermodul nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass: vier Stück der Halbleitervorrichtung in einer 2x2-Anordnung in Draufsicht unter dem flachen Plattenabschnitt angeordnet sind, und die Gatterelektroden der Halbleitervorrichtungen einander gegenüberliegend in der Mitte des flachen Plattenabschnitts angeordnet sind.
  12. Verfahren zum Herstellen eines Halbleitermoduls, wobei: eine Halbleitervorrichtung mit einem laminierten Substrat verbunden ist, das ein Schaltungsmuster aufweist, das auf einer oberen Oberfläche einer Isolierplatte angeordnet ist, und eine Wärmeableitungsplatte aufweist, die auf einer unteren Oberfläche der Isolierplatte angeordnet ist, und gekennzeichnet durch Ausführen: eines Bump-Anordnungsschritts des Anordnens eines Bumps aus einem pastenartigen gesinterten Metallmaterial auf einer Bindungsoberfläche der Halbleitervorrichtung, so dass das spitze Ende des Bumps in einer sich verjüngenden Kegelform ausgebildet wird; und eines Bump-Verbindungsschritts des Durchführens des Verbindens durch Andrücken des spitzen Endes des Bumps gegen das Schaltungsmuster, um in einem Mittelabschnitt des Bumps einen eingeschnürten Abschnitt auszubilden.
  13. Verfahren zum Herstellen eines Halbleitermoduls nach Anspruch 12, gekennzeichnet durch Ausführen: eines Chips-Anordnungsschritts des Anordnens der Halbleitervorrichtung auf einer Sperrelektrode vor dem Bump-Anordnungsschritt, wobei die Sperrelektrode einen flachen Plattenabschnitt aufweist, der einen Teil über der Halbleitervorrichtung bedeckt, und ein Paar Auskragungsabschnitt aufweist, die von beiden Enden des flachen Plattenabschnitts zum Schaltungsmuster abstehen; wobei im Chip-Anordnungsschritt die Halbleitervorrichtung mit einer Kollektorelektrode auf eine untere Oberfläche des flachen Plattenabschnitts ausgerichtet angeordnet wird; und im Bump-Verbindungsschritt das Paar Auskragungsabschnitte mit dem Schaltungsmuster verbunden wird.
  14. Verfahren zum Herstellen eines Halbleitermoduls nach Anspruch 13, dadurch gekennzeichnet, dass: der Bump im Bump-Anordnungsschritt so angeordnet wird, dass dessen spitzes Ende weiter absteht als Endflächen des Paares Auskragungsabschnitte.
  15. Verfahren zum Herstellen eines Halbleitermoduls nach Anspruch 13 oder Anspruch 14, dadurch gekennzeichnet, dass: im Bump-Verbindungsschritt das spitze Ende des Bumps gegen das Schaltungsmuster gedrückt wird, um in einem Mittelabschnitt des Bumps einen eingeschnürten Abschnitt auszubilden, und der Bump dann erhitzt wird, um auszuhärten.
DE102021200017.7A 2020-02-05 2021-01-05 Halbleitermodul und verfahren zum herstellen eines halbleitermoduls Pending DE102021200017A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-017650 2020-02-05
JP2020017650A JP7490974B2 (ja) 2020-02-05 半導体モジュール及び半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
DE102021200017A1 true DE102021200017A1 (de) 2021-08-05

Family

ID=76853626

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021200017.7A Pending DE102021200017A1 (de) 2020-02-05 2021-01-05 Halbleitermodul und verfahren zum herstellen eines halbleitermoduls

Country Status (3)

Country Link
US (2) US11705419B2 (de)
CN (1) CN113224022A (de)
DE (1) DE102021200017A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125545A (ja) * 2020-02-05 2021-08-30 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156745A (ja) 1984-12-28 1986-07-16 Fujitsu Ltd チツプ実装法
JP5067647B2 (ja) 2009-09-16 2012-11-07 Ｎｅｃディスプレイソリューションズ株式会社 照明装置とそれを用いた投射型表示装置
JP2016025237A (ja) 2014-07-22 2016-02-08 日産自動車株式会社 電力用半導体モジュール及びその実装方法
JP2020017650A (ja) 2018-07-26 2020-01-30 住友電気工業株式会社 光半導体素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235352A (ja) 1989-03-08 1990-09-18 Sharp Corp 半導体装置の接続方法
JP2555811B2 (ja) 1991-09-10 1996-11-20 富士通株式会社 半導体チップのフリップチップ接合方法
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
US9806045B2 (en) * 2013-08-29 2017-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
US10340241B2 (en) * 2015-06-11 2019-07-02 International Business Machines Corporation Chip-on-chip structure and methods of manufacture
JP6955954B2 (ja) * 2017-10-10 2021-10-27 日立Astemo株式会社 電子制御装置
EP3648159B1 (de) * 2018-10-31 2021-12-15 Infineon Technologies Austria AG Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
TWI698969B (zh) * 2019-08-14 2020-07-11 朋程科技股份有限公司 功率元件封裝結構
JP2021125545A (ja) * 2020-02-05 2021-08-30 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156745A (ja) 1984-12-28 1986-07-16 Fujitsu Ltd チツプ実装法
JP5067647B2 (ja) 2009-09-16 2012-11-07 Ｎｅｃディスプレイソリューションズ株式会社 照明装置とそれを用いた投射型表示装置
JP2016025237A (ja) 2014-07-22 2016-02-08 日産自動車株式会社 電力用半導体モジュール及びその実装方法
JP2020017650A (ja) 2018-07-26 2020-01-30 住友電気工業株式会社 光半導体素子の製造方法

Also Published As

Publication number Publication date
US20230307400A1 (en) 2023-09-28
CN113224022A (zh) 2021-08-06
JP2021125546A (ja) 2021-08-30
US20210242156A1 (en) 2021-08-05
US11705419B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE19601372B4 (de) Halbleitermodul
DE112016006332B4 (de) Leistungsmodul
DE112009000447T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102009027351A1 (de) Leistungshalbleitermodul
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE102016219126A1 (de) Halbleitervorrichtung und dessen Herstellungsverfahren
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE112018002137T5 (de) Halbleiterbauteil
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE102021200016A1 (de) Halbleitermodul und verfahren zum herstellen eines halbleitermoduls
DE102015223300B4 (de) Halbleitervorrichtung
DE102021200017A1 (de) Halbleitermodul und verfahren zum herstellen eines halbleitermoduls
DE112020002845T5 (de) Halbleitervorrichtung
DE102018210867A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102020122125A1 (de) Halbleitermodul
DE102020122542A1 (de) Verbindungsclip mit abgewinkelter kontaktfläche und erhöhter brücke
DE112019005844T5 (de) Halbleiterbauteil
DE102019121229A1 (de) Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden
DE102015104956A1 (de) Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips

Legal Events

Date Code Title Description
R012 Request for examination validly filed