JPS61156745A - チツプ実装法 - Google Patents

チツプ実装法

Info

Publication number
JPS61156745A
JPS61156745A JP59274514A JP27451484A JPS61156745A JP S61156745 A JPS61156745 A JP S61156745A JP 59274514 A JP59274514 A JP 59274514A JP 27451484 A JP27451484 A JP 27451484A JP S61156745 A JPS61156745 A JP S61156745A
Authority
JP
Japan
Prior art keywords
chip
solder
magnet
substrate
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59274514A
Other languages
English (en)
Inventor
Eiji Horikoshi
堀越　英二
Kaoru Hashimoto
薫 橋本
Hiroshi Kano
博司 鹿野
Takehiko Sato
武彦 佐藤
Motonobu Kawarada
河原田　元信
Wataru Yamagishi
山岸　互
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59274514A priority Critical patent/JPS61156745A/ja
Publication of JPS61156745A publication Critical patent/JPS61156745A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81035—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81047—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮栗上至剋且分団 本発明は、チップ実装法に関し、更に詳しく述べるなら
ば半導体集積回路チップと回路基板とをはんだパッドに
より接合して実装するフリップチップ実装法に関する。
丈米■艮歪 半導体集積回路チップを回路基板にはんだ接合するフリ
ップチップ実装法はよく知られている。
このようなフリップチップ実装法において、チップのは
んだ接合強度を高めて、得られる集積回路板の疲労寿命
を長くするために、基板に対するチップの接合高さを高
くすることが行われている。
チップの接合高さを調整する方法としては、はんだバン
プの径を大きくする方法や高さ調整用のバンプを設ける
方法がある。前者の如くバンプを大きくすることには自
ずから制限があり、また後者においては通電のためのバ
ンプ以外に高さ調整用のバンプを設けるため、チップ及
び回路基板にデッドスペースができるという問題点があ
る。あるいは、融点の異なる材料からなるはんだパッド
を用いることも行われているが、この方法では多種類の
はんだを用意しなければならないという問題点がある。
日が”°しようとする問題点 本発明は、上記の如き従来技術における問題点を解決し
ようとするものであって、容易にチップの接合高さを高
くすることができ、疲労寿命の長い集積回路板を製造す
ることのできるフリップチップ実装法を提供することを
目的とする。
問題点を解決するための手段 本発明によれば即ちはんだバンプを介してチップを基板
上に置き、これを加熱してはんだバンプをリフローさせ
ることによりチップを実装するフリップチップ実装法を
提供するものであって、この方法は、チップの裏面に磁
性体からなる部分を、形成し、はんだリフローの際に前
記チップを磁石により上方に吸引することにより基板に
対するチップの接合高さを高くすることを特徴とする。
本発明は、フリップチップのはんだリフロ一時に、あら
かじめチップの裏面に磁性材料により形成された放熱ス
タンド又は蒸着、スパッタなどの方法によって形成され
た磁性薄膜を、磁石あるいは電磁石により吸引すること
によりチップを上部に持ち上げて接合高さを高くし、疲
労寿命を長くするようにしたものである。
実施勇 以下、本発明の実施例について、添付の図面を参照しな
がら詳しく説明する。
第１図に本発明の原理を示す。アルミナまたはガラスセ
ラミック製の回路基板２上に、ＣｕまたはＮｉＣｒ＋＾
Ｕなどにより電極を形成し、Ｐｂ−５ｎ、Ｐｂ−Ｉｎ系
などのはんだ３によりチップ１をフリップチップ（フェ
ースダウン）ボンデングする。チップｌの裏面には、０
．１〜１００μｍ程度の厚さにＦｅ。
Ｆｅ−Ｃｏ　ｐ　Ｆｅ−Ｎｉなどの強磁性薄膜４を形成
する。
リフロー（はんだ溶融）時に、希土類−コバルト希土Ｗ
４−鉄、アルニコ、鉄−クロム−コバルトあるいはフェ
ライトなどの磁石または電磁石５によりチップ裏面の強
磁性薄膜４を吸引し、チップをもち上げはんだの接合高
さを高くする。
第２図は、このようにして接合高さを変化させた場合の
接合高さと寿命（０〜１００℃間の熱サイクル数で示す
）の関係を示したものである。このように接合高さが高
（なるほど接合は長寿命化する。この熱サイクルは０℃
から１００℃に昇温しそして１００℃から０℃に冷却す
るサイクルを５分間で行い、ｌサイクルとする。
第３図は、チップの裏面に磁性材料からなる放熱スタッ
ドを取り付けた場合を説明する図である。
チップｌには接続バ・７ド３の位置する面と反対側の面
に放熱スタッド７が接着されている。放熱スタッド７は
その一部又は全部が軟磁性材料で作られている。基板２
とチップ１をフリップチップ実装する際、はんだリフロ
一時に放熱スタッド７を電磁石５で吸引し、はんだ３の
高さを高くする。
しかして、本発明においては、第４図に示すように、電
磁石５を加熱炉内に設置しておくのが有利である。チッ
プ１が昇温部を通過し、はんだのりフロ一温度に設定さ
れた最高温度部にて、はんだは溶融し、フリップチップ
接合が行なわれる。
そして、冷却部において、はんだがまだ溶融している状
態で、電磁石５の作用によって、チップ１がもち上げら
れる。この状態で、さらに冷却することによって、はん
だが凝固し、高くした接合部を実現できる。
市販のりフロー炉の冷却部に希土類−コバルト磁石をと
りつけた。アルミナ製回路基板にＮｉ−Ｃｒト＾Ｕによ
り電極を形成した。
シリコンチップの表面には、Ｎｉ−Ｃｒ＋Ａｕによりは
んだパッドを形成し、裏面にＦｅ−Ｃｏ薄膜を１０μｍ
の厚さで形成した。はんだとしては、Ｓｎ　−３７％１
１ｔ％ｐｂを用い、２３０℃でリフローした後、２′Ｏ
Ｏ℃たなる部分で、磁石によりチップをもち上げ、さら
に冷却したところ、磁石を用いない場合に比べて、２倍
の接合高さを得ることができた。
【図面の簡単な説明】
第１図は本発明方法の一態様を模式的に示す図、第２図
はこの方法により得られた集積回路のチップの接合高さ
と熱サイクル数との関係を示すグラフ、第３図は本発明
方法の他の態様を模式的に示す図、そして第４図はチッ
プの吸引のための磁石を加熱炉内に設けた例を示す模式
図である。 １・・・チップ、　　　　２・・・基板、３・・・はん
だ、　　　　４・・・強磁性薄膜、５・・・磁石、　　
　　　　６・・・ヒータ、７・・・放熱スタッド、　８
・・・ベルトコンベヤ。 第　１図 （ａ） 第２図 接合高さく、ｕｍ）

Claims (1)

    【特許請求の範囲】
  1. １、はんだバンプを介してチップを基板上に置き、これ
    を加熱してはんだバンプをリフローさせることによりチ
    ップを実装するフリップチップ実装法において、チップ
    の裏面に磁性体からなる部分を形成し、はんだリフロー
    の際に前記チップを磁石により上方に吸引することによ
    り基板に対するチップの接合高さを高くすることを特徴
    とする方法。
JP59274514A 1984-12-28 1984-12-28 チツプ実装法 Pending JPS61156745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59274514A JPS61156745A (ja) 1984-12-28 1984-12-28 チツプ実装法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59274514A JPS61156745A (ja) 1984-12-28 1984-12-28 チツプ実装法

Publications (1)

Publication Number Publication Date
JPS61156745A true JPS61156745A (ja) 1986-07-16

Family

ID=17542756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59274514A Pending JPS61156745A (ja) 1984-12-28 1984-12-28 チツプ実装法

Country Status (1)

Country Link
JP (1) JPS61156745A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04338657A (ja) * 1991-05-15 1992-11-25 Alps Electric Co Ltd チップ部品と基板との接続方法
CN110418517A (zh) * 2019-07-09 2019-11-05 惠州市华星光电技术有限公司 显示面板的小型发光二极管表面粘着组装方法
DE102021200017A1 (de) 2020-02-05 2021-08-05 Fuji Electric Co., Ltd. Halbleitermodul und verfahren zum herstellen eines halbleitermoduls

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04338657A (ja) * 1991-05-15 1992-11-25 Alps Electric Co Ltd チップ部品と基板との接続方法
CN110418517A (zh) * 2019-07-09 2019-11-05 惠州市华星光电技术有限公司 显示面板的小型发光二极管表面粘着组装方法
CN110418517B (zh) * 2019-07-09 2020-10-16 惠州市华星光电技术有限公司 显示面板的小型发光二极管表面粘着组装方法
DE102021200017A1 (de) 2020-02-05 2021-08-05 Fuji Electric Co., Ltd. Halbleitermodul und verfahren zum herstellen eines halbleitermoduls
US11705419B2 (en) 2020-02-05 2023-07-18 Fuji Electric Co., Ltd. Packaging structure for bipolar transistor with constricted bumps

Similar Documents

Publication Publication Date Title
JPH06244242A (ja) 半導体チップの実装方法
JPS62117346A (ja) 半導体装置
US4709849A (en) Solder preform and methods employing the same
JP2002373967A (ja) 半導体装置およびその製造方法
US3680198A (en) Assembly method for attaching semiconductor devices
JPS61156745A (ja) チツプ実装法
JP3147424B2 (ja) 電子回路部品
JPH03187228A (ja) 半田バンプの形成方法
JPH07263450A (ja) 半田バンプの形成方法
JP2809952B2 (ja) ハンダバンプ形成方法
JP4155574B2 (ja) 半導体素子の実装装置および電子部品
JPH04268739A (ja) 半導体装置の製造方法
JPS6347142B2 (ja)
JP3168889B2 (ja) 半導体素子の実装方法
JPH02175856A (ja) 蒸着治具
JP2004006926A (ja) 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JPH05315402A (ja) 半導体の実装装置および実装方法
JP4056816B2 (ja) 半導体装置
JPH05198724A (ja) ピン接合装置およびピン接合方法
JPH0428476A (ja) リード付表面実装部品のはんだ付け方法
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
JPH08274209A (ja) チップキャリヤ及びその製造方法
JPH03145732A (ja) 半導体集積回路装置の製造方法
JPH0878477A (ja) ボンディングツ−ル
JPH0483354A (ja) フリップチップのボンディング方法