JP4155574B2 - 半導体素子の実装装置および電子部品 - Google Patents

半導体素子の実装装置および電子部品 Download PDF

Info

Publication number
JP4155574B2
JP4155574B2 JP2004097247A JP2004097247A JP4155574B2 JP 4155574 B2 JP4155574 B2 JP 4155574B2 JP 2004097247 A JP2004097247 A JP 2004097247A JP 2004097247 A JP2004097247 A JP 2004097247A JP 4155574 B2 JP4155574 B2 JP 4155574B2
Authority
JP
Japan
Prior art keywords
semiconductor element
brazing material
metal wiring
mounting
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004097247A
Other languages
English (en)
Other versions
JP2005286073A (ja
Inventor
清久 太田
正明 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004097247A priority Critical patent/JP4155574B2/ja
Publication of JP2005286073A publication Critical patent/JP2005286073A/ja
Application granted granted Critical
Publication of JP4155574B2 publication Critical patent/JP4155574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

本発明は、例えば半導体発光素子などの半導体素子、この半導体素子の製造方法、この半導体素子の実装方法、これに用いる実装装置およびこの実装方法を用いて製造した電子部品に関する。
従来、半導体発光素子などの半導体素子を、プリント基板などの金属配線が形成された基板上に実装する際には、例えばクリーム状ハンダなどのロウ材を用いてリフロー炉内で加熱する方法が用いられている。
図１０は、従来の半導体素子の実装方法について説明するための実装装置の断面図である。
図１０に示すように、まず、プリント基板１１上の素子実装位置（半導体素子が接続される金属配線所定位置上）にクリーム状ハンダ１２を印刷法などにより塗布し、その上に半導体素子１３を配置してリフロー炉１４内に投入する。クリーム状ハンダ１２をリフロー炉１４内の加熱部１５Ａおよび１５Ｂで加熱してクリーム状ハンダ１２を溶融（液体化ハンダ１２ａ）させることにより半導体素子１３になじませた後、これを冷却部１５Ｃで冷却して固化（固化されたダ１２ｂ）させることにより、半導体素子１３がロウ材（固化されたハンダ１２ｂ）により基板１１上に固定されると共に、半導体素子１３と基板１１上に形成された金属配線所定位置とが、固化されたダ１２ｂで電気的に接続される。
しかしながら、このような従来の半導体素子１３の実装方法では、クリーム状ハンダ１２を加熱して溶融させた際に半導体素子１３が液体化ハンダ１２ａ上に浮かないようにするための力は、半導体素子１３の自重のみである。このため、クリーム状ハンダ１２の溶融状況によっては、半導体素子１３が液体化ハンダ１２ａ上に浮いたり、図１０に示すように半導体素子１３が液体化ハンダ１２ａ上で傾いたり回転したりして所定位置に配置されないなどの不具合が発生するおそれがあり、製造歩留りが大幅に低下してしまうという問題があった。
この問題を防ぐために、例えば半導体素子１３をプリント基板１１上に接着剤で仮止めする方法も考えられるが、そのための工程や設備が更に必要になり、生産性向上および生産設備の小規模化の点で障害となっていた。
特許文献１では、この問題を解決するために、半導体素子（チップ型電子部品）に磁石を備え、配線基板の磁石に対向する位置に磁性体を配設している。
特開２００２−５７４３３号公報
上記従来の特許文献１では、配線基板側に磁性体が設けられ、半導体素子（チップ型0側に磁石が設けられており、電子部品内の磁石に磁界によって微小信号に悪影響を及ぼす場合がある。
本発明は、上記従来の問題を解決するもので、電子部品の微小信号に悪影響を及ぼさず、しかも接着剤を用いることなく、半導体素子と基板の所定位置を確実に接続できて歩留まり向上を図ることができる例えば半導体発光素子などの半導体素子、この半導体素子の製造方法、この半導体素子の実装方法、これに用いる実装装置およびこの実装方法を用いて製造した電子部品を提供することを目的とする。
本発明は、半導体素子の実装方法に用いられる半導体素子の実装装置であって、前記半導体素子の実装方法は、金属配線が形成された基板上の該金属配線の所定位置にロウ材を塗布して該ロウ材上に、上面および下面の少なくとも一方に磁性体層が形成された半導体素子を配置し、前記ロウ材を加熱して溶融させ、該溶融したロウ材を冷却して固化させることにより前記半導体素子と前記金属配線の前記所定位置とを固定しかつ電気的に接続する半導体素子の実装方法であって、前記ロウ材を溶融させて固化させる際に、前記半導体素子を前記金属配線の前記所定位置側に磁力で引き付けるように磁界を前記半導体素子の前記磁性体層に作用させることを特徴とし、前記半導体素子の実装装置は、金属配線が形成された基板上の該金属配線における所定位置にロウ材が塗布されて該ロウ材上に、上面および下面の少なくとも一方に磁性体層が形成された半導体素子が配置された実装体を搬送する搬送部と、該搬送部にて前記実装体が搬送される間に、前記ロウ材を加熱して溶融する加熱部と、前記搬送部にて前記実装体が搬送される間に、前記加熱部にて溶融された前記ロウ材を冷却して固化する冷却部と、前記ロウ材を溶融および固化させる際に、前記半導体素子を前記金属配線の前記所定位置側に磁力で引き付けるように磁界を前記磁性体層に作用させる磁界発生手段と、を有し、前記加熱部がリフロー炉内に設けられており、前記搬送部は該リフロー炉内における前記加熱部の下方位置の加熱経路に沿って前記実装体を搬送し、前記磁界発生手段は、該加熱経路の一部または全部の下方位置に設けられており、そのことにより上記目的が達成される。
また、好ましくは、本発明の半導体素子の実装装置における前記磁界発生手段は、前記加熱経路の一部または全部に前記実装体が搬送されてきたときに前記半導体素子に対して磁界を発生させ、前記加熱部から前記冷却部に搬送されるときに該磁界を解除させるように制御する磁界制御手段を有する。
また、好ましくは、本発明の半導体素子の実装装置における前記搬送部は、前記実装体を搭載して搬送する搬送ベルトを有し、該搬送ベルトに、前記磁界発生手段としての磁石が設けられている。
また、好ましくは、本発明の半導体素子の実装装置における前記加熱部は前記ロウ材に光ビームを照射する光ビーム照射手段を有し、少なくとも該光ビーム照射手段によって光ビームが照射される位置の下方に前記磁界発生手段としての磁石が位置している。
本発明の電子部品は、半導体素子の実装方法を用いて、前記基板上に形成された金属配線の所定位置と、該金属配線の所定位置上にロウ材により固定された半導体素子とが電気的に接続されている電子部品であって、前記半導体素子の実装方法は、金属配線が形成された基板上の該金属配線の所定位置にロウ材を塗布して該ロウ材上に、上面および下面の少なくとも一方に磁性体層が形成された半導体素子を配置し、前記ロウ材を加熱して溶融させ、該溶融したロウ材を冷却して固化させることにより前記半導体素子と前記金属配線の前記所定位置とを固定しかつ電気的に接続する半導体素子の実装方法であって、前記ロウ材を溶融させて固化させる際に、前記半導体素子を前記金属配線の前記所定位置側に磁力で引き付けるように磁界を前記半導体素子の前記磁性体層に作用させることを特徴とし、前記基板上に形成された他の金属配線の所定位置と、前記半導体素子の上部に形成された電極部とがワイヤーにより電気的に接続されており、そのことにより上記目的が達成される。
上記構成により、以下に、本発明の作用について説明する。
本発明にあっては、半導体素子に磁性体層を形成し、実装装置（リフロー炉や光ビーム照射手段など）に磁石などの磁界発生手段を設けて磁界を発生させることにより、半導体素子が基板側から浮かないように、半導体素子を基板側に磁力で引き付けることが可能となる。この状態で、クリーム状ハンダなどのロウ材を加熱・溶融させ、冷却・固化させることにより、従来のように半導体素子がロウ材上に浮かんだり、ロウ材上で傾いたり回転することなく、半導体素子が所定の方向を向いた状態で半導体素子を基板上の所定位置に確実に固定できて、半導体素子を、基板上に形成された金属配線所定位置と電気的に確実に接続させることが可能となる。
半導体素子に形成された磁性体層を磁化させることにより、磁性体層が磁石を形成することによって、実装装置に投入する際に半導体素子の向きが狂っていたとしても、半導体素子の磁石と、実装装置からの磁界の作用とにより、半導体素子を所定の向きに自動的に配置し直すことも可能となる。
以上説明したように、本発明によれば、実装装置からの磁力により、磁性体層が設けられた半導体素子を基板側に引き寄せた状態で、ロウ材を溶融・固化させて半導体素子を基板上の所定位置に実装するため、実装時に半導体素子がロウ材上に浮いたり、ロウ材上で傾いたり回転して配置されるなどの不具合を防いで、製造歩留り向上を図ることができる。これによって、電気的に不具合にならないまでも、素子がわずかに浮いた状態になることも抑えることができるため、光学的な特性を安定化させ、信頼性向上をも図ることができる。
以下に、本発明の半導体装置の実装方法およびこれを用いる実装装置の実施形態１〜３について説明した後に、本発明の半導体素子およびその作製方法の実施形態４，５について、図面を参照しながら詳細に説明する。
（実施形態１）
図１（ａ）は、本発明の半導体装置の実装方法および実装装置の実施形態１について説明するための実装装置の要部断面図、図１（ｂ）はこれに用いる半導体装置の拡大断面図、図１（ｃ）は、図１（ａ）で傾いた半導体素子が修正される様子を説明するための実装装置の要部断面図である。
図１（ａ）に示すように、リフロー炉１４は、基板１１上にクリーム状ハンダ１２および半導体素子１３を設けた状態でベルト１６によって前加熱部１５Ａ、後加熱部１５Ｂおよび冷却部１５Ｃに順次搬送可能となっており、後加熱部１５Ｂの下方であって上側のベルト１６の下部に磁界発生手段として磁石１７が配置されている。
このように、リフロー炉１４内で上側のベルト１６の下に磁石１７を配置しておくだけで、他に磁石１７を配置する必要がないため、装置の小型化および簡略化を図ることができる。
なお、図１（ａ）では、クリーム状ハンダ１２が溶融する加熱部１５Ｂ下の上側のベルト１６下にのみ磁石１７が配置されているが、これに限らず、前加熱部１５Ａや冷却部１５Ｃ下の上側のベルト１６の下にも、磁石１７を配置してもよい。
図１（ｂ）に示すように、半導体素子１３には、半導体層（結晶半導体）１３１と、半導体層１３１の下面（半導体層１３１の表面）にニッケル（Ｎｉ）などからなる磁性体層１３２とが設けられている。
この半導体素子１３を、図１（ａ）に示すようにクリーム状ハンダ１２などのロウ材を用いてプリント基板１１などに実装する際に、上側のベルト１６上に、基板１１、クリーム状ハンダ１２および半導体素子１３をこの順に積んだ状態でリフロー炉１４内に移送する。
次に、基板１１上のクリーム状ハンダ１２および半導体素子１３を、前加熱部１５Ａから後加熱部１５Ｂによって加熱処理する。このとき、磁石１７によって磁界を発生させ、その磁力によって半導体素子１３の磁性体層１３２を基板１１側（ここでは重力方向と同じ方向）に引きつける。
これにより、ロウ材であるクリーム状ハンダ１２の溶融時に、基板１１の金属配線部分から離脱して、従来のように半導体素子１３が液状のロウ材（液化ハンダ１２ａ）上に浮かんだり、液化ハンダ１２ａ上で傾いたり、液化ハンダ１２ａ上で回転したりすることなく、図１（ｃ）に示すように、半導体素子１３が液化ハンダ１２ａ上で浮きそうになっても磁石１７からの磁力でその浮きを修正することができる。これによって、半導体素子１３が多少傾いていても修正できて、半導体素子１３を所定の方向を向いた状態を維持できる。その後、固化されたロウ材（固化ハンダ１２ｂ）により半導体素子１３を基板１１上の金属配線の所定位置に固定し、基板１１上に形成された金属配線と半導体素子１３の所定位置とが電気的に接続を維持できる。
また、一旦、リフローを行って液化ハンダ１２ａが固化ハンダ１２ｂとなって固まったときに、半導体素子１３が基板１１上から浮いている場合であっても、再度、リフローを行うことにより、特に、クリーム状ハンダ１２を追加したりすることなく、半導体素子１３の基板１１上からの浮きを修正することができる。
さらに、このリフロー炉１４において、半導体素子１３が後加熱部１５Ｂから冷却部１５Ｃにベルト搬送されるときに磁石１７による磁界が発生したままでは、半導体素子１３の磁性体層１３２が磁力に引っ張られて後加熱部１５Ｂから移動できにくいおそれがある。これを防止するために、半導体素子１３が後加熱部１５Ｂから冷却部１５Ｃにベルト搬送されるときには、磁石１７による磁界を解除できるように、磁界制御手段を設けることが好ましい。
この場合、磁界発生手段としての磁石１７には、後加熱部１５Ｂの加熱経路の一部（または全部）に半導体素子１３が搬送されてきたときに半導体素子１３に対して磁界を発生させ、後加熱部１５Ｂから冷却部１５Ｃに搬送されるときには磁界を解除させるように制御する磁界制御手段（センサとスイッチなどで構成；図示せず）を有している。
（実施形態２）
本実施形態２では、図２に示すように、基板１１や半導体素子１３をクリーム状ハンダ１２と共に搬送するベルト１６Ａには、磁石１７Ａを設けて、半導体素子１３と磁石１７Ａとが一体となって前加熱部１５Ａ、さらに後加熱部１５Ｂから冷却部１５Ｃにベルト搬送されるようにしてもよい。この場合、半導体素子１３がリフロー炉１４内で磁石１７Ａと共に移動し、半導体素子１３と磁石１７Ａが共にリフロー炉１４を通ってリフロー炉１４から外部に出てくるため、上述したような磁界制御手段（磁石１７）を設ける必要がない。
（実施形態３）
本発明の半導体素子の実装装置として、光ビーム加熱方式の実装装置を用いることができる。この場合の実装装置を本実施形態３として説明する。
図３は、本発明の半導体素子の実装方法および実装装置の実施形態３を説明するための斜視図である。
図３に示すように、本実施形態３の実装装置は、光ビーム照射手段１８を備えており、さらに、光ビーム照射手段１８による光ビーム照射時に半導体素子１３（半導体素子層１３１上にニッケル（Ｎｉ）などの磁性体層１３２が設けられている場合）が配置される部分の下方位置に磁界発生手段として磁石（図３では図示せず）が配設されている。
この実装装置を用いて、例えばプリント基板１１上に一旦実装された半導体素子１３をリペアする場合、実装時にクリーム状ハンダ１２上の半導体素子１３の磁性体層１３２を磁石の磁力で下側から引きつけておき、クリーム状ハンダ１２を光ビーム照射手段１８による光ビーム照射（熱処理）により局部的に加熱する。これにより、加熱時に半導体素子１３が液化ハンダ１２ａ上に浮いたり傾いたりすることなく、効率良くリペアを行うことができる。
ところで、図１（ｂ）では示していないが、半導体素子１３の下面には電極（所定位置）が設けられており、この電極は一般に金合金によって形成されている。このため、ハンダとして一般的に用いられているＳｎ−Ｐｂ（錫鉛）では、この電極がハンダに溶けて消失してしまうおそれがある。そこで、ハンダとしてはＡｕ−Ｓｎ（金錫）を用いることが好ましく、これにより、半導体素子１３の下面の電極がハンダに溶け込む可能性を低減して、安定して半導体素子１３の電極を基板１１上の金属配線所定位置に接続して実装することができる。
（実施形態４）
本実施形態４では、本発明の半導体素子１３およびその作製方法について説明する場合である。
図４（ａ）〜図４（ｆ）は、本発明の半導体素子の作製方法の実施形態４について説明するための各工程における要部断面図である。
半導体ウェーハをダイシングなどにより素子に分割する方法において、分割後に個々の素子に磁性体層１３２を形成することは非常に手間がかかる。そこで、ウェーハ状態で磁性体層１３２を形成してから素子分割すると、製造効率が大幅に向上する。
まず、図４（ａ）に示すように、ウェーハ１３Ｕの片面に金合金などからなる電極層１３１Ａを形成する。
次に、図４（ｂ）に示すように、電極層（例えば金合金層１３１Ａ）の表面側にＮｉ（ニッケル）などからなる磁性体層１３２を形成する。
磁性体層１３２は、素子の上面（実装後、上を向いている面）または下面（実装後、下（基板側）を向いている面）のいずれに形成してもよいが、例えば半導体発光素子では一般に上面が発光面となるため、磁性体層１３２を下面に形成した方が特性上、有利である。また、磁性体層１３２そのものをハンダ付けに用いることも可能であることから、磁性体層１３２を下面に設けることが好ましい。通常では、素子の表面に磁石に引き寄せられる磁性体層１３２と、ハンダ付けを行う金属層（電極層）との２種類を設ける必要があるが、磁性体層１３２にハンダ付けを行うことによって、部品や製造プロセスの数を削減することが可能である。
このような磁性体層１３２は、スパッタリング法やメッキ法などにより形成することができる。例えばウェーハ状態でスパッタリング法により磁性体層１３２を形成すると、簡便に形成することができる。また、磁性体層１３２として例えばＮｉ（ニッケル）を形成する場合には、Ｎｉ層形成後にその下地金属層（例えばＡｕ）と合金化させると純粋なＮｉではなくなるため、磁石に引き付けられなくなる。このため、図５に示すように、磁性体層１３２の形成後に、その下の金合金層１３１Ａと合金化されないように製造プロセスを進める必要がある。
また、磁性体層１３２をハンダ付けに用いる場合、磁性体層１３２のハンダへの溶け込みを考慮すると、磁性体層１３２の厚さを厚くした方が有利である。メッキ法により磁性体層１３２を形成すれば、図５（ｂ）の磁性体層１３２Ｂに示すように、図５（ａ）のスパッタリング法の磁性体層１３２Ａに比べて厚く形成することができる。さらに、磁性体層１３２は、０．２μｍ以上３μｍ以下であれば、ハンダ付けの際に磁性体の溶け込みが懸念されないため、好ましい。これ以上の厚さでは、例えば厚みが数百μｍのウェーハ１３１Ｕの場合、結晶部１３１Ｂに応力がかかるため、好ましくない。
次に、ウェーハのＮｉ形成面に電極などを形成すると共に、反対側の面（上面）にも電極１３１Ｃなどを形成した後、図４（ｅ）に示すように、ウェーハをダイシングなどにより素子１３に分割して、図５（ａ）および図５（ｂ）に示すような構造の半導体素子１３Ａ、１３Ｂを作製する。
磁性体層１３２Ａ、１３２Ｂを形成する場所は、図５（ａ）および図５（ｂ）に示すように素子１３Ａ，１３Ｂの下面全面としてもよいが、図６に示すように、平面視で下面の一方側（ここでは右側）に偏って磁性体層１３２Ｃを形成してもよい。この場合、半導体素子１３Ｃをリフロー炉に投入して基板１１上に実装する際に、素子１３Ｃの向きを所定の向きに揃えることが容易にできる。例えば図１（ａ）に示したように、リフロー炉１４において磁石１７を加熱部１５Ｂの下に配置しておけば、半導体素子１３Ｃが加熱部１５Ｂに向かう際に、磁性体層１３２Ｃが形成された一方側が加熱部１５Ｂの方を向くため、素子１３Ｃの向きを揃えることが容易にできる。
図６に示すように、磁性体層１３２Ｃを素子１３Ｃの一方に偏って形成する場合には、図４（ｄ）に示すように、ウェーハ１３Ｕの状態で磁性体層１３２Ｃにパターンニングするためにエッチングなどにより一部除去し、磁性体層１３２Ｃを形成した後で、図４（ｅ）に示すように、ウェーハ１３Ｕを複数の素子１３Ｃに分割する。
このようにして作製された半導体素子１３Ｃをプリント基板１１上に実装する際には、図４（ｆ）に示すように、プリント基板１１上の素子１３Ｃを実装する部分（金属配線パターン）にクリーム状ハンダ１２を印刷などにより塗布し、そのクリーム状ハンダ１２上に半導体素子１３Ｃを配置する。
このとき、半導体素子１３Ｃの磁性体層１３２Ｃの形成面が下側（基板１１側）になるように配置する。図１に示したようなリフロー炉１４内に投入してハンダ１２を加熱・溶融させて半導体素子１３Ｃになじませた後、液化ハンダ１２ａを冷却して固めることにより半導体素子１３Ｃと基板１１上の金属配線１１ａの所定位置（金属配線パターン）とが電気的に接続される。
さらに、半導体素子１３Ｃに形成された磁性体層１３２Ｃを磁化させて磁石を形成することにより、実装装置の磁石１７で発生させた磁界により半導体素子１３Ｃを基板１１側に引き付ける効果がより大きくなる。
例えばＮｉなどの磁性体層１３２Ｃとなる磁性体層１３２を磁化する方法としては、図４（ｃ）に示すように、ウェーハ１３Ｕ上に形成された磁性体層１３２を磁石１７Ｂでこすって磁化させた後、ウェーハ１３Ｕを複数の素子１３Ｃに分割する方法が挙げられる。また、ウェーハ状態で下面に磁性体層１３２を全面形成した後、各素子１３Ｃのサイズに合うように磁性体層１３２をパターンニングしてから、各磁性体層１３２Ｃのパターンを磁石１７Ｂでこすり、これを磁化させることもできる。これらの方法では、ウェーハ１３Ｕの状態で磁化を行うことができるため、作業が容易である。
ここで、半導体ウェーハ１３Ｕを素子分割して作製した半導体素子１３Ｃを、プリント基板１１上にクリーム状ハンダ１２を塗布した上に配置した後、図１に示すようにリフロー炉１４内に投入してクリーム状ハンダ１２を溶融させて、固化させる実装方法を一例として、再度、一連の図４（ａ）〜図４（ｆ）を参照しながらまとめて説明する。
まず、図４（ａ）に示すように、ウェーハ１３Ｕの片側の面に金合金層１３１Ａを形成し、ウェーハ１３Ｕの結晶化（結晶部１３１Ｂ）および合金化処理を行う。
次に、図４（ｂ）に示すように、表面にＮｉからなる磁性体層１３２をスパッタリング法により形成する。本実施形態４ではＮｉを純粋な状態とするため、Ｎｉ形成後はその下地の金合金層１３１Ａとの間で合金化が行われないようにする。
さらに、ウェーハ１３ＵのＮｉ層（磁性体層１３２）を形成した面と反対側の面に電極１３１Ｃなどを形成した後、図４（ｅ）に示すようにウェーハ１３Ｕをダイシングなどにより複数の素子１３Ｃに分割する。ここで、Ｎｉ層（磁性体層１３２）を磁化する場合には、図４（ｃ）に示すように、素子分割前にＮｉ面を磁石１７Ｂでこすって磁化させる。また、Ｎｉ層（磁性体層１３２）を一方に偏って形成する場合には、図４（ｄ）に示すようにＮｉ層（磁性体層１３２）を素子毎に分けるようにパターンニングしてエッチングにより一部除去する。
さらに、図４（ｆ）に示すように、プリント基板１１の素子１３Ｃを実装する部分（金属配線１１ａの所定位置）にクリーム状ハンダ１２を印刷などにより塗布して、クリーム状ハンダ１２上に分割された素子１３ＣをＮｉ形成面を下にして配置する。
さらに、図１に示すように、素子１３Ｃがクリーム状ハンダ１２上に配置された状態でプリント基板１１をリフロー炉１４内に投入する。
このリフロー炉１４では、後加熱部１５Ｂの下方に磁石１７が配置されている。このため、プリント基板１１が後加熱部１５Ｂにベルト搬送されてきたときに、磁石１７の磁界により半導体素子１３Ｃが下側の基板１１側に引き付けられ、プリント基板１１と密着しようとするため、クリーム状ハンダ１２が溶解して液体状になっても、半導体素子１３Ｃが液体化した液化ハンダ１２ａ上に浮くおそれが少なくなる。また、プリント基板１１が後加熱部１５Ｂから冷却部１５Ｃにベルト搬送されて液化ハンダ１２ａが固化したとき、半導体素子１３Ｃは固体化したハンダ１２ｂ上に浮いていないため、確実に基板１１上に形成された金属配線１１ａの所定位置との電気的に確実に接続させることができ、実装歩留を大幅に向上させることができる。
（実施形態５）
本実施形態５では、半導体素子１３Ｄ内の各磁性体層にＳ極とＮ極とを設けて、これらの磁極と実装装置に設けられた磁石１７の極性とによって半導体素子１３Ｄの向きを自動的に揃えることが可能な場合である。
例えば図７に示すように、素子１３Ｄの下面に磁石（磁性体層）を形成する場所として、素子面内の片側半分をＳ極１３２Ｄ１とし、他方の半分をＮ極１３２Ｄ２とすることができる。この場合に、リフロー炉１４内に投入して半導体素子１３Ｄを基板１１上に実装する際に、半導体素子１３Ｄの向きを所定の向きに容易に揃えることができる。例えば図１（ａ）に示したように、リフロー炉１４において磁石１７を設けておくことにより、図８（ｋ）に示すように、半導体素子１３Ｄが磁石１７に近づいたときに、磁石１７のＳ極側を半導体素子１３Ｄに近ければ、半導体素子１３ＤのＮ極１３２Ｄ２側が磁石１７の方を向き、磁石１７のＮ極側を半導体素子１３Ｄに近ければ、半導体素子１３ＤのＳ極１３２Ｄ１側が磁石１７の方を向くため、半導体素子１３Ｄの向きを自動的に揃えることができる。
このように、半導体素子１３Ｄに磁性体層が磁化したＳ極１３２Ｄ１とＮ極１３２Ｄ２とを設けるためには、例えば図４（ｂ）に示すようにウェーハ１３Ｕの金合金層１３１Ａの下面に磁性体層１３２を形成した後に、図８（ｇ）〜図８（ｉ）に示すような各工程を行う必要がある。
まず、図８（ｇ）に示すように、ウェーハ１３Ｕの状態で磁性体層１３２をパターンニングしてエッチングなどにより一部除去し、Ｓ極１３２Ｄ１およびＮ極１３２Ｄ２となる各磁性体層のパターンを形成する。
次に、図８（ｈ）に示すように、パターニングした各磁性体層をそれぞれ磁石１７ＤでこすってＳ極１３２Ｄ１およびＮ極１３２Ｄ２に磁化させる。このとき、磁石１７Ｄの先端を細くした針状磁石を一つの各パターン毎に当ててこするようにすれば、各パターンが小さくなっても容易に磁化させることができる。また、針状磁石を生け花の剣山のように並べ、各針状磁石の先をウェーハ１３Ｕの各磁性体層パターンに当ててこすることにより、多数の磁性体層を一度に磁化させることができる。
その後、ウェーハ１３ＵのＮｉ形成面と反対側の面（上面）に電極１３１Ｃ（図７）などを形成した後、図８（ｉ）に示すように、ウェーハ１３Ｕをダイシングなどにより複数の半導体素子１３Ｄに分割して、図７に示すような構造の半導体素子１３Ｄを作製することができる。
このようにして作製された半導体素子１３Ｄをプリント基板１１上に実装する際には、図８（ｊ）に示すように、プリント基板１１上に半導体素子１３Ｄを実装する部分（金属配線１１ａのパターン）にクリーム状ハンダ１２を印刷などにより塗布し、そのクリーム状ハンダ１２上に半導体素子１３Ｄを配置する。このとき、半導体素子１３Ｄの各磁性体層（Ｓ極１３２Ｄ１およびＮ極１３２Ｄ２）の形成面が下側（基板１１側）になるように配置する。図１に示したようなリフロー炉１４に投入してハンダ１２を加熱・溶融させて半導体素子１３Ｄになじませた後、冷却して固めることにより半導体素子１３Ｄとプリント基板１１上の金属配線１１ａのパターンとが電気的に確実に接続される。
（実施形態６）
本実施形態６では、半導体装置（例えば半導体素子１３Ａ）を実装した本発明の電子部品について説明する場合である。
図９は、本発明の実施形態６として電子部品の要部構成例を示す断面図である。
図９に示すように、プリント基板１１上の金属配線１１ａのパターン（所定位置）上に半導体素子１３Ａが固化ハンダ１２ｂにより固定され、半導体素子１３Ａの下面に設けられた電極（金合金層１３１Ａ）が磁性体層１３２Ａを介して金属配線１１ａのパターンと電気的に接続されている。また、半導体素子１３Ａの上面に形成された電極１３１Ｃがプリント基板１１上の他の金属配線１１ａのパターンと金属ワイヤー２１により接続され、半導体素子１３Ａとワイヤー２１とが樹脂２２によりモールドされている。
この電子部品２０では、半導体素子１３Ａが液化ハンダ１２ａ上に浮くことなく、基板１１に固定されているため、例えば半導体素子１３Ａが半導体発光素子の場合には、光学的な特性の安定化や信頼性の向上を図ることができる。また、半導体素子１３Ａを実装する際にハンダ１２を用いているため、通常用いられる銀ペーストよりも融点が高く、樹脂成型の際に温度を高くすることも可能である。このため、樹脂２２の粘性が低い状態とすることが可能となり、金型内で樹脂の詰まりが無くなって生産性を向上させることができる。
以上により、本実施形態１〜６によれば、半導体素子１３に磁性体層１３２を形成し、リフロー炉１４や光ビーム照射手段１８の実装装置に磁石１７を設けて磁界を発生させることにより、半導体素子１３が基板１１から浮かないように磁力で基板１１側に引き付ける。この状態で、クリーム状ハンダ１２などのロウ材を加熱・溶融させ、冷却・固化させることにより、半導体素子１３がロウ材上に浮かんだり、傾いたり、回転したりすることなく、所定の方向を向いた状態で半導体素子１３を、ロウ材により固定して、基板１１上に形成された金属配線１１ａと電気的に確実に接続させることができる。したがって、電子部品の微小信号に悪影響を及ぼさず、しかも接着剤を用いることなく、半導体素子１３と基板１１の所定位置を確実に接続できて歩留まり向上を図ることができる。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、例えば半導体発光素子などの半導体素子、この半導体素子の製造方法、この半導体素子の実装方法、これに用いる実装装置およびこの実装方法を用いて製造した電子部品の分野において、半導体素子に形成された磁性体を磁力で引き付けた状態でロウ材によりプリント基板に実装するため、ロウ材の溶融時に素子がロウ材上に浮かんだり、ロウ材上で傾いたり回転することなく、所定の方向を向いた状態を維持して半導体素子を確実に基板上に実装することができる。本発明は、半導体発光素子などの半導体素子が配線基板上に実装された表示装置や通信装置などの各種の電子部品に広く利用できて、歩留まりの向上および信頼性の向上などを図ることができる。
（ａ）は、本発明の半導体装置の実装方法および実装装置の実施形態１について説明するための実装装置の要部断面図、（ｂ）はこれに用いる半導体装置の拡大断面図、（ｃ）は、（ａ）で傾いた半導体素子が修正される様子を説明するための実装装置の要部断面図である。 本発明の半導体装置の実装方法および実装装置の実施形態２について説明するための実装装置の要部断面図である。 本発明の半導体素子の実装方法および実装装置の実施形態３を説明するための斜視図である。 （ａ）〜（ｆ）は、本発明の半導体素子の作製方法の実施形態４について説明するための各工程における要部断面図である。 （ａ）および（ｂ）はそれぞれ、本発明の半導体素子の実施形態４についてその各概略構成例をそれぞれ示す要部断面図である。 本発明の半導体素子の実施形態４について、その他の概略構成例を示す要部断面図である。 本発明の半導体素子の実施形態５について、その概略構成例を示す要部断面図である。 （ｇ）〜（ｋ）は、本発明の半導体素子、その製造方法および実装装置の実施形態５について説明するための各工程における要部断面図である。 本発明の実施形態６として電子部品の要部構成例を示す断面図である。 従来の半導体素子の実装方法について説明するための実装装置の断面図である。
符号の説明
１１ 基板
１１ａ 金属配線（金属パターン）
１２ クリーム状ハンダ（ロウ材）
１２ａ 液化ハンダ
１２ｂ 固化ハンダ
１３，１３Ａ〜１３Ｄ 半導体素子（半導体装置）
１３１ 半導体層
１３１Ａ 金合金層（電極）
１３１Ｂ 結晶部
１３１Ｃ 電極
１３２，１３２Ａ〜１３２Ｃ 磁性体層（Ｎｉ層）
１３２Ｄ１ Ｓ極
１３２Ｄ２ Ｎ極
１３Ｕ ウェーハ
１４ リフロー炉
１５Ａ 前加熱部
１５Ｂ 加熱部
１５Ｃ 冷却部
１６，１６Ａ ベルト
１７，１７Ａ 磁石
１７Ｂ，１７Ｄ 磁石
１８ 光ビーム照射手段
２１ 金属ワイヤー（ワイヤー）
２２ 樹脂モールド（樹脂）

Claims (5)

  1. 半導体素子の実装方法に用いられる半導体素子の実装装置であって、
    前記半導体素子の実装方法は、金属配線が形成された基板上の該金属配線の所定位置にロウ材を塗布して該ロウ材上に、上面および下面の少なくとも一方に磁性体層が形成された半導体素子を配置し、前記ロウ材を加熱して溶融させ、該溶融したロウ材を冷却して固化させることにより前記半導体素子と前記金属配線の前記所定位置とを固定しかつ電気的に接続する半導体素子の実装方法であって、前記ロウ材を溶融させて固化させる際に、前記半導体素子を前記金属配線の前記所定位置側に磁力で引き付けるように磁界を前記半導体素子の前記磁性体層に作用させることを特徴とし、
    前記半導体素子の実装装置は、
    金属配線が形成された基板上の該金属配線における所定位置にロウ材が塗布されて該ロウ材上に、上面および下面の少なくとも一方に磁性体層が形成された半導体素子が配置された実装体を搬送する搬送部と、
    該搬送部にて前記実装体が搬送される間に、前記ロウ材を加熱して溶融する加熱部と、
    前記搬送部にて前記実装体が搬送される間に、前記加熱部にて溶融された前記ロウ材を冷却して固化する冷却部と、
    前記ロウ材を溶融および固化させる際に、前記半導体素子を前記金属配線の前記所定位置側に磁力で引き付けるように磁界を前記磁性体層に作用させる磁界発生手段と、
    を有し、
    前記加熱部がリフロー炉内に設けられており、前記搬送部は該リフロー炉内における前記加熱部の下方位置の加熱経路に沿って前記実装体を搬送し、前記磁界発生手段は、該加熱経路の一部または全部の下方位置に設けられている、半導体素子の実装装置。
  2. 前記磁界発生手段は、前記加熱経路の一部または全部に前記実装体が搬送されてきたときに前記半導体素子に対して磁界を発生させ、前記加熱部から前記冷却部に搬送されるときに該磁界を解除させるように制御する磁界制御手段を有する請求項１に記載の半導体素子の実装装置。
  3. 前記搬送部は、前記実装体を搭載して搬送する搬送ベルトを有し、該搬送ベルトに、前記磁界発生手段としての磁石が設けられている請求項１に記載の半導体素子の実装装置。
  4. 前記加熱部は前記ロウ材に光ビームを照射する光ビーム照射手段を有し、少なくとも該光ビーム照射手段によって光ビームが照射される位置の下方に前記磁界発生手段としての磁石が位置している請求項１に記載の半導体素子の実装装置。
  5. 半導体素子の実装方法を用いて、前記基板上に形成された金属配線の所定位置と、該金属配線の所定位置上にロウ材により固定された半導体素子とが電気的に接続されている電子部品であって、
    前記半導体素子の実装方法は、金属配線が形成された基板上の該金属配線の所定位置にロウ材を塗布して該ロウ材上に、上面および下面の少なくとも一方に磁性体層が形成された半導体素子を配置し、前記ロウ材を加熱して溶融させ、該溶融したロウ材を冷却して固化させることにより前記半導体素子と前記金属配線の前記所定位置とを固定しかつ電気的に接続する半導体素子の実装方法であって、前記ロウ材を溶融させて固化させる際に、前記半導体素子を前記金属配線の前記所定位置側に磁力で引き付けるように磁界を前記半導体素子の前記磁性体層に作用させることを特徴とし、
    前記基板上に形成された他の金属配線の所定位置と、前記半導体素子の上部に形成された電極部とがワイヤーにより電気的に接続されている、電子部品。
JP2004097247A 2004-03-29 2004-03-29 半導体素子の実装装置および電子部品 Expired - Fee Related JP4155574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004097247A JP4155574B2 (ja) 2004-03-29 2004-03-29 半導体素子の実装装置および電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004097247A JP4155574B2 (ja) 2004-03-29 2004-03-29 半導体素子の実装装置および電子部品

Publications (2)

Publication Number Publication Date
JP2005286073A JP2005286073A (ja) 2005-10-13
JP4155574B2 true JP4155574B2 (ja) 2008-09-24

Family

ID=35184118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004097247A Expired - Fee Related JP4155574B2 (ja) 2004-03-29 2004-03-29 半導体素子の実装装置および電子部品

Country Status (1)

Country Link
JP (1) JP4155574B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101029209B1 (ko) 2006-07-06 2011-04-12 가부시끼 가이샤 구보다 변속 전동 장치
DE102012012879B3 (de) * 2012-06-28 2013-09-19 Mühlbauer Ag Thermokompressionsvorrichtung und Verfahren zum Verbinden elektrischer Bauteile mit einem Substrat
JP2015185762A (ja) * 2014-03-25 2015-10-22 スタンレー電気株式会社 半導体発光装置の製造方法及び製造装置
DE102020114485A1 (de) 2020-05-29 2021-12-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Also Published As

Publication number Publication date
JP2005286073A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
US9331042B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2002334895A (ja) バンプ形成方法
JP4155574B2 (ja) 半導体素子の実装装置および電子部品
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2011138913A (ja) 半導体発光素子とその製造方法
JPH098082A (ja) ハンダボンディングの方法
JP4572984B2 (ja) レーザ溶接構造およびレーザ溶接方法
KR100764393B1 (ko) 고출력 어레이형 반도체 레이저 장치 제조방법
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
KR100867637B1 (ko) 반도체 장치 및 이의 제조 방법
JP3813767B2 (ja) 樹脂製配線基板及びその製造方法
JP2006319260A (ja) チップ抵抗器
JP2004296901A (ja) 熱電モジュール
JP4326410B2 (ja) 回路基板の製造方法
JP3586363B2 (ja) 電子部品の製造方法
JPH0936532A (ja) 電子部品の接合方法
JPH11150151A (ja) 集積回路チップの実装構造および方法
JP5590981B2 (ja) 半導体装置
JP6268739B2 (ja) 発光装置及びその製造方法
JP2020065052A (ja) パッケージ用蓋材及びパッケージ
JPH05259632A (ja) プリント配線板およびその製造方法
JP2002043466A (ja) ボールグリッドアレイパッケージ
JP2638964B2 (ja) 小型基板の搭載方法
JP2012074575A (ja) 半導体パッケージ基板
JP2011165899A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees