JP2005286073A - 半導体素子、半導体素子の製造方法、半導体素子の実装方法、実装装置および電子部品 - Google Patents
半導体素子、半導体素子の製造方法、半導体素子の実装方法、実装装置および電子部品 Download PDFInfo
- Publication number
- JP2005286073A JP2005286073A JP2004097247A JP2004097247A JP2005286073A JP 2005286073 A JP2005286073 A JP 2005286073A JP 2004097247 A JP2004097247 A JP 2004097247A JP 2004097247 A JP2004097247 A JP 2004097247A JP 2005286073 A JP2005286073 A JP 2005286073A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- magnetic layer
- mounting
- brazing material
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】 半導体素子13に磁性体層132を形成し、リフロー炉14や光ビーム照射手段18の実装装置に磁石17を設けて磁界を発生させることにより、半導体素子13が基板11から浮かないように磁力で基板11側に引き付ける。この状態で、クリーム状ハンダ12などのロウ材を加熱・溶融させ、冷却・固化させることにより、半導体素子13がロウ材上に浮かんだり、傾いたり、回転したりすることなく、所定の方向を向いた状態で半導体素子13を、ロウ材により固定して、基板11上に形成された金属配線11aと電気的に確実に接続させることができる。
【選択図】 図1
Description
(実施形態1)
図1(a)は、本発明の半導体装置の実装方法および実装装置の実施形態1について説明するための実装装置の要部断面図、図1(b)はこれに用いる半導体装置の拡大断面図、図1(c)は、図1(a)で傾いた半導体素子が修正される様子を説明するための実装装置の要部断面図である。
(実施形態2)
本実施形態2では、図2に示すように、基板11や半導体素子13をクリーム状ハンダ12と共に搬送するベルト16Aには、磁石17Aを設けて、半導体素子13と磁石17Aとが一体となって前加熱部15A、さらに後加熱部15Bから冷却部15Cにベルト搬送されるようにしてもよい。この場合、半導体素子13がリフロー炉14内で磁石17Aと共に移動し、半導体素子13と磁石17Aが共にリフロー炉14を通ってリフロー炉14から外部に出てくるため、上述したような磁界制御手段(磁石17)を設ける必要がない。
(実施形態3)
本発明の半導体素子の実装装置として、光ビーム加熱方式の実装装置を用いることができる。この場合の実装装置を本実施形態3として説明する。
(実施形態4)
本実施形態4では、本発明の半導体素子13およびその作製方法について説明する場合である。
(実施形態5)
本実施形態5では、半導体素子13D内の各磁性体層にP極とN極とを設けて、これらの磁極と実装装置に設けられた磁石17の極性とによって半導体素子13Dの向きを自動的に揃えることが可能な場合である。
(実施形態6)
本実施形態6では、半導体装置(例えば半導体素子13A)を実装した本発明の電子部品について説明する場合である。
11a 金属配線(金属パターン)
12 クリーム状ハンダ(ロウ材)
12a 液化ハンダ
12b 固化ハンダ
13,13A〜13D 半導体素子(半導体装置)
131 半導体層
131A 金合金層(電極)
131B 結晶部
131C 電極
132,132A〜132C 磁性体層(Ni層)
132D1 P極
132D2 N極
13U ウェーハ
14 リフロー炉
15A 前加熱部
15B 加熱部
15C 冷却部
16,16A ベルト
17,17A 磁石
17B,17D 磁石
18 光ビーム照射手段
21 金属ワイヤー(ワイヤー)
22 樹脂モールド(樹脂)
Claims (23)
- 金属配線が形成された基板上の該金属配線所定位置にロウ材によって固定されて該金属配線と電気的に接続可能とされる半導体素子において、
上面および下面の少なくとも一方に、磁力を作用させるべく磁性体層が形成された半導体素子。 - 前記磁性体層の厚みが0.2μm以上3μm以下である請求項1に記載の半導体素子。
- 前記磁性体層が平面視で一方側に偏って形成されている請求項1または2に記載の半導体素子。
- 前記磁性体層が磁化されている請求項1〜3のいずれかに記載の半導体素子。
- 前記磁性体層は、平面視で片側半分をP極およびN極の一方とし、他の半分を該P極およびN極の他方とするように磁化されている請求項4に記載の半導体素子。
- 請求項1〜3のいずれかに記載の半導体素子を製造する半導体素子の製造方法であって、
ウェーハ上に磁性体層を形成する磁性体層形成工程と、
該磁性体層が形成されたウェーハを素子分割する素子分割工程とを有する半導体素子の製造方法。 - 前記磁性体層はスパッタリング法により形成する請求項6に記載の半導体素子の製造方法。
- 前記磁性体層はメッキ法により形成する請求項6に記載の半導体素子の製造方法。
- 前記磁性体層形成工程と素子分割工程との間に、該磁性体層を磁化させる磁性体層磁化工程を有する請求項6に記載の半導体素子の製造方法。
- 前記磁性体層磁化工程は、各素子面内の片側半分をP極およびN極の一方とし、他の半分を該P極およびN極の他方とするように前記磁性体層を磁化させる請求項9に記載の半導体素子の製造方法。
- 前記磁性体層磁化工程は、前記磁性体層を各素子サイズにパターンニングして、各素子サイズのパターン毎に磁化するように磁石でこする請求項9または10に記載の半導体素子の製造方法。
- 前記磁性体層磁化工程は、複数の針状磁石を、前記素子サイズにパターンニングされた各磁性体層に対応するように剣山状に配置し、該針状磁石の先端部で該各磁性体層をそれぞれこすって磁化させる請求項9〜11のいずれかに記載の半導体素子の製造方法。
- 金属配線が形成された基板上の該金属配線所定位置にロウ材を塗布して該金属配線所定位置上に、請求項1〜5のいずれかに記載の半導体素子を配置し、該ロウ材を加熱して溶融させ、該溶融したロウ材を冷却して固化させることにより該半導体素子と該金属配線所定位置とを固定しかつ電気的に接続させる半導体素子の実装方法であって、
該ロウ材を溶融させて固化させる際に、該半導体素子を該金属配線所定位置側に磁力で引き付けるように磁界を該半導体素子の磁性体層に作用させる半導体素子の実装方法。 - 前記ロウ材としてAu−Sn(金錫)を用いる請求項13に記載の半導体素子の実装方法。
- 前記ロウ材の加熱により前記磁性体層に該ロウ材をなじませて接合する請求項13または14に記載の半導体素子の実装方法。
- 前記半導体素子が前記金属配線所定位置から浮いた状態で実装されている場合には、再度、磁界中で該ロウ材を溶融させて固化させる工程を行う請求項13〜15のいずれかに記載の半導体素子の実装方法。
- 請求項13〜16のいずれかに記載の半導体素子の実装方法に用いられる半導体素子の実装装置であって、
該ロウ材を加熱する加熱部および該ロウ材を冷却する冷却部のうちの少なくとも加熱部の一部で磁界を発生させる磁界発生手段を有する半導体素子の実装装置。 - 前記磁界発生手段は、前記加熱部が設けられたリフロー炉内において前記半導体素子が配置される部分の下方位置に設けられている請求項17に記載の半導体素子の実装装置。
- 前記磁界発生手段は、前記加熱部の加熱経路の一部または全部に配設され、該加熱部の加熱経路の一部または全部に前記半導体素子が搬送されてきたときに該半導体素子に対して磁界を発生させ、該加熱部から冷却部に搬送されるときに該磁界を解除させるように制御する磁界制御手段を有する請求項17または18に記載の半導体素子の実装装置。
- 前記リフロー炉において前記基板と共に半導体素子を搭載して搬送するベルト部に前記磁界発生手段として磁石が設けられている請求項17または18に記載の半導体素子の実装装置。
- 前記加熱部は光ビーム照射手段を有し、少なくとも光ビーム照射時に、前記半導体素子が配置される部分の下方に前記磁界発生手段として磁石が位置している請求項17に記載の半導体素子の実装装置。
- 請求項13〜16のいずれかに記載の半導体素子の実装方法を用いて、前記基板上に形成された金属配線の所定位置と、該金属配線の所定位置上にロウ材により固定された半導体素子とが電気的に接続されている電子部品。
- 前記基板上に形成された他の金属配線所定位置と、前記半導体素子の上部に形成された電極部とがワイヤーにより電気的に接続されている請求項22に記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004097247A JP4155574B2 (ja) | 2004-03-29 | 2004-03-29 | 半導体素子の実装装置および電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004097247A JP4155574B2 (ja) | 2004-03-29 | 2004-03-29 | 半導体素子の実装装置および電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005286073A true JP2005286073A (ja) | 2005-10-13 |
JP4155574B2 JP4155574B2 (ja) | 2008-09-24 |
Family
ID=35184118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004097247A Expired - Fee Related JP4155574B2 (ja) | 2004-03-29 | 2004-03-29 | 半導体素子の実装装置および電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4155574B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008004360A1 (fr) | 2006-07-06 | 2008-01-10 | Kubota Corporation | Dispositif de déplacement et de transmission de puissance |
DE102012012879B3 (de) * | 2012-06-28 | 2013-09-19 | Mühlbauer Ag | Thermokompressionsvorrichtung und Verfahren zum Verbinden elektrischer Bauteile mit einem Substrat |
JP2015185762A (ja) * | 2014-03-25 | 2015-10-22 | スタンレー電気株式会社 | 半導体発光装置の製造方法及び製造装置 |
DE102020114485A1 (de) | 2020-05-29 | 2021-12-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement |
-
2004
- 2004-03-29 JP JP2004097247A patent/JP4155574B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008004360A1 (fr) | 2006-07-06 | 2008-01-10 | Kubota Corporation | Dispositif de déplacement et de transmission de puissance |
EP2848841A1 (en) | 2006-07-06 | 2015-03-18 | Kubota Corporation | Shifting and power transmission device with power take-off |
DE102012012879B3 (de) * | 2012-06-28 | 2013-09-19 | Mühlbauer Ag | Thermokompressionsvorrichtung und Verfahren zum Verbinden elektrischer Bauteile mit einem Substrat |
WO2014001446A1 (de) | 2012-06-28 | 2014-01-03 | Muehlbauer Ag | Thermokompressionsvorrichtung und verfahren zum verbinden elektrischer bauteile mit einem substrat |
JP2015185762A (ja) * | 2014-03-25 | 2015-10-22 | スタンレー電気株式会社 | 半導体発光装置の製造方法及び製造装置 |
DE102020114485A1 (de) | 2020-05-29 | 2021-12-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement |
Also Published As
Publication number | Publication date |
---|---|
JP4155574B2 (ja) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103959451A (zh) | 半导体装置制造方法以及半导体装置 | |
JP2002334895A (ja) | バンプ形成方法 | |
JP2010074153A (ja) | 電子部品製造方法、電子部品、及び、冶具 | |
JP4155574B2 (ja) | 半導体素子の実装装置および電子部品 | |
JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
JP2007200920A (ja) | 挿入実装部品のはんだ接合構造及びその製造方法並びに光モジュール | |
JPH098082A (ja) | ハンダボンディングの方法 | |
JP4572984B2 (ja) | レーザ溶接構造およびレーザ溶接方法 | |
JP2015144157A (ja) | 回路基板、電子装置及び電子装置の製造方法 | |
JP2013131508A (ja) | 電子装置 | |
JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
JP2004039988A (ja) | 素子搭載用回路基板及び電子装置 | |
JP2004296901A (ja) | 熱電モジュール | |
JP2003101049A (ja) | 光電変換装置の製造方法 | |
JP4326410B2 (ja) | 回路基板の製造方法 | |
JP2870456B2 (ja) | 電子部品の接合方法 | |
JP3586363B2 (ja) | 電子部品の製造方法 | |
JP2011119453A (ja) | 突起電極、電子装置、半導体装置、及び電子装置の製造方法 | |
JP2001053097A (ja) | スタッドバンプ形成方法 | |
JPH09135073A (ja) | 半田バンプの形成方法 | |
JP6880875B2 (ja) | 実装方法 | |
JPH11150151A (ja) | 集積回路チップの実装構造および方法 | |
JP2007281105A (ja) | 電子部品 | |
JPH066023A (ja) | 電子部品の実装方法 | |
JP6040581B2 (ja) | ヒューズおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |