JP2001053097A - スタッドバンプ形成方法 - Google Patents
スタッドバンプ形成方法Info
- Publication number
- JP2001053097A JP2001053097A JP11226962A JP22696299A JP2001053097A JP 2001053097 A JP2001053097 A JP 2001053097A JP 11226962 A JP11226962 A JP 11226962A JP 22696299 A JP22696299 A JP 22696299A JP 2001053097 A JP2001053097 A JP 2001053097A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- forming
- semiconductor element
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】バンプ間のショートを防止したスタッドバンプ
形成方法を提供する。 【解決手段】まず、キャピラリ１０に挿通された半田ワ
イヤ４の先端を、例えばＡｒ＋１０％Ｈ２ガスの雰囲気
下でアーク放電により加熱溶融してボール５を形成した
後、半導体素子１に形成された例えばアルミニウムから
なる電極（図示せず）に、そのボール５を超音波併用熱
圧着し、ボール５の根元の再結晶脆弱部で破断させる
と、ボール５の根元部分にネック６が残った状態で半田
バンプ（スタッドバンプ）３が形成される。次に、半田
バンプ３の接合に必要な部分以外の部分、すなわちボー
ル５の根元部分に残ったネック６を切断治具１１で切断
して、半田バンプ３を形成する。
形成方法を提供する。 【解決手段】まず、キャピラリ１０に挿通された半田ワ
イヤ４の先端を、例えばＡｒ＋１０％Ｈ２ガスの雰囲気
下でアーク放電により加熱溶融してボール５を形成した
後、半導体素子１に形成された例えばアルミニウムから
なる電極（図示せず）に、そのボール５を超音波併用熱
圧着し、ボール５の根元の再結晶脆弱部で破断させる
と、ボール５の根元部分にネック６が残った状態で半田
バンプ（スタッドバンプ）３が形成される。次に、半田
バンプ３の接合に必要な部分以外の部分、すなわちボー
ル５の根元部分に残ったネック６を切断治具１１で切断
して、半田バンプ３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の電極
にバンプを形成するスタッドバンプ形成方法に関するも
のである。
にバンプを形成するスタッドバンプ形成方法に関するも
のである。
【０００２】
【従来の技術】半導体素子と実装用基板とを電気的に接
続する方法としてはワイヤボンディングが一般的である
が、近年、より高密度に実装でき、且つ、電気信号の高
速処理が可能となるフリップチップボンディング（ＦＣ
Ｂ）やテープオートメイテッドボンディング（ＴＡＢ）
などの技術が注目されている。
続する方法としてはワイヤボンディングが一般的である
が、近年、より高密度に実装でき、且つ、電気信号の高
速処理が可能となるフリップチップボンディング（ＦＣ
Ｂ）やテープオートメイテッドボンディング（ＴＡＢ）
などの技術が注目されている。
【０００３】ＦＣＢには、めっき法などによるウェハプ
ロセスを応用しためっきバンプと、ワイヤボンディング
を応用したスタッドバンプの２種類があるが、少量多品
種の半導体素子を製造する際には、マスクを製作する必
要のあるめっきバンプに比べて、スタッドバンプの方が
有利である。
ロセスを応用しためっきバンプと、ワイヤボンディング
を応用したスタッドバンプの２種類があるが、少量多品
種の半導体素子を製造する際には、マスクを製作する必
要のあるめっきバンプに比べて、スタッドバンプの方が
有利である。
【０００４】ここで、スタッドバンプの製造方法につい
て以下に簡単に説明する。まず半田ワイヤの先端を、Ａ
ｒ＋１０％Ｈ２ガスの雰囲気下でアーク放電により加熱
溶融してボールを形成した後、半導体素子に形成された
例えばアルミニウムからなる電極に、そのボールを超音
波併用熱圧着し、ボールの根元の再結晶脆弱部で破断さ
せることにより、スタッドバンプを形成する。
て以下に簡単に説明する。まず半田ワイヤの先端を、Ａ
ｒ＋１０％Ｈ２ガスの雰囲気下でアーク放電により加熱
溶融してボールを形成した後、半導体素子に形成された
例えばアルミニウムからなる電極に、そのボールを超音
波併用熱圧着し、ボールの根元の再結晶脆弱部で破断さ
せることにより、スタッドバンプを形成する。
【０００５】上述のようにして半導体素子の電極にスタ
ッドバンプを形成した後、半導体素子を反転させて電極
が形成された面を下向きにし、スタッドバンプにフラッ
クスを転写し、半導体素子の電極と実装用基板の電極の
位置を合わせて、実装用基板の実装位置に半導体素子を
載置する。この時、フラックスの粘性によって半導体素
子が実装用基板に仮止めされる（フリップチップ実装工
程）。
ッドバンプを形成した後、半導体素子を反転させて電極
が形成された面を下向きにし、スタッドバンプにフラッ
クスを転写し、半導体素子の電極と実装用基板の電極の
位置を合わせて、実装用基板の実装位置に半導体素子を
載置する。この時、フラックスの粘性によって半導体素
子が実装用基板に仮止めされる（フリップチップ実装工
程）。
【０００６】次に、酸素又は窒素の雰囲気下で半田溶融
温度以上になるよう加熱すると、半田バンプが溶融し
て、半導体素子の電極と実装用基板の電極とが電気的且
つ機械的に接続される（リフロー工程）。この時、窒素
雰囲気下では半田の酸化防止効果により、半田濡れ性が
向上する。
温度以上になるよう加熱すると、半田バンプが溶融し
て、半導体素子の電極と実装用基板の電極とが電気的且
つ機械的に接続される（リフロー工程）。この時、窒素
雰囲気下では半田の酸化防止効果により、半田濡れ性が
向上する。
【０００７】さらに、フラックスが洗浄タイプであれ
ば、超音波洗浄法やジェット洗浄法によりフラックスを
除去した後（フラックス洗浄工程）、半導体素子と実装
用基板の保護や接着強度を向上させるために、半導体素
子と実装用基板との間に樹脂を流し込んで硬化させる。
尚、フラックスが無洗浄タイプの場合はフラックス洗浄
工程は不要である（例えば特開平７−１２２５６３号公
報参照）。
ば、超音波洗浄法やジェット洗浄法によりフラックスを
除去した後（フラックス洗浄工程）、半導体素子と実装
用基板の保護や接着強度を向上させるために、半導体素
子と実装用基板との間に樹脂を流し込んで硬化させる。
尚、フラックスが無洗浄タイプの場合はフラックス洗浄
工程は不要である（例えば特開平７−１２２５６３号公
報参照）。
【０００８】
【発明が解決しようとする課題】上述のようなフリップ
チップ実装方法では、半導体素子と実装用基板との熱膨
張係数の差により発生する繰り返し熱応力がバンプに加
わるため、電気的接触の信頼性を確保するのが難しいと
いう問題があった。図５はフリップチップ実装方法によ
り、半導体素子１を実装用基板２にバンプ３を用いて接
合した実装構造を示す断面図であり、有限要素法でシミ
ュレーションを行い、最適な実装構造を分析した結果、
バンプ３の高さ寸法Ｈｇの、実装用基板と対向する面の
直径Ｄｓに対する比率（以下、この比率をアスペクト比
と言う。）を略０．１以下とすることにより、繰り返し
熱応力によってバンプに生じる塑性ひずみを低減できる
ことが判明した。
チップ実装方法では、半導体素子と実装用基板との熱膨
張係数の差により発生する繰り返し熱応力がバンプに加
わるため、電気的接触の信頼性を確保するのが難しいと
いう問題があった。図５はフリップチップ実装方法によ
り、半導体素子１を実装用基板２にバンプ３を用いて接
合した実装構造を示す断面図であり、有限要素法でシミ
ュレーションを行い、最適な実装構造を分析した結果、
バンプ３の高さ寸法Ｈｇの、実装用基板と対向する面の
直径Ｄｓに対する比率（以下、この比率をアスペクト比
と言う。）を略０．１以下とすることにより、繰り返し
熱応力によってバンプに生じる塑性ひずみを低減できる
ことが判明した。
【０００９】ところで、アスペクト比を略０．１以下に
するということは、半導体素子１と実装用基板２との間
の寸法、すなわちバンプ３の高さ寸法Ｈｇを小さくする
ことである。ここで、例えば直径が３５μｍの半田ワイ
ヤを用いてスタッドバンプを形成する場合、底面の直径
が１００μｍで高さが５０μｍの円錐バンプしか形成す
ることができなかった。したがって、アスペクト比を略
０．１以下とするためには、底面の直径が一定（約１０
０μｍ）の場合、バンプ３の高さ寸法を１０μｍ以下ま
で押し潰さなければならず、図６（ａ）（ｂ）に示すよ
うに、隣接するバンプ３間がショートし、特性不良が発
生するという問題があった。
するということは、半導体素子１と実装用基板２との間
の寸法、すなわちバンプ３の高さ寸法Ｈｇを小さくする
ことである。ここで、例えば直径が３５μｍの半田ワイ
ヤを用いてスタッドバンプを形成する場合、底面の直径
が１００μｍで高さが５０μｍの円錐バンプしか形成す
ることができなかった。したがって、アスペクト比を略
０．１以下とするためには、底面の直径が一定（約１０
０μｍ）の場合、バンプ３の高さ寸法を１０μｍ以下ま
で押し潰さなければならず、図６（ａ）（ｂ）に示すよ
うに、隣接するバンプ３間がショートし、特性不良が発
生するという問題があった。
【００１０】本発明は上記問題点に鑑みて為されたもの
であり、その目的とするところは、バンプ間のショート
を防止したスタッドバンプ形成方法を提供することにあ
る。
であり、その目的とするところは、バンプ間のショート
を防止したスタッドバンプ形成方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明では、半導体素子の電極上にワイヤ
ボンディング法によりバンプを形成する工程と、形成さ
れたバンプの接合に必要な部分以外の部分を治具で切断
する工程とからなることを特徴とし、バンプの接合に必
要な部分以外の部分を治具で切断しているので、バンプ
の量が少なくなり、半導体素子を実装用基板にフリップ
チップ実装した後、アスペクト比が略０．１以下となる
ように、半導体素子と実装用基板との間の隙間を小さく
して、バンプを押し潰した場合でも、バンプのはみ出し
量を少なくでき、隣接するバンプがショートするのを防
止できる。
に、請求項１の発明では、半導体素子の電極上にワイヤ
ボンディング法によりバンプを形成する工程と、形成さ
れたバンプの接合に必要な部分以外の部分を治具で切断
する工程とからなることを特徴とし、バンプの接合に必
要な部分以外の部分を治具で切断しているので、バンプ
の量が少なくなり、半導体素子を実装用基板にフリップ
チップ実装した後、アスペクト比が略０．１以下となる
ように、半導体素子と実装用基板との間の隙間を小さく
して、バンプを押し潰した場合でも、バンプのはみ出し
量を少なくでき、隣接するバンプがショートするのを防
止できる。
【００１２】請求項２の発明では、半導体素子の電極上
にワイヤボンディング法によりバンプを形成する工程
と、形成されたバンプの接合に必要な部分を保護する保
護膜を形成する工程と、バンプの保護膜で保護されてい
ない部分を研磨して除去する工程と、保護膜を除去する
工程とからなることを特徴とし、バンプの接合に必要な
部分を保護膜で保護し、保護膜で保護されていない部分
を研磨により除去しているので、バンプの量が少なくな
り、半導体素子を実装用基板にフリップチップ実装した
後、アスペクト比が略０．１以下となるように、バンプ
を押し潰した場合でも、バンプのはみ出し量を少なくで
き、隣接するバンプがショートするのを防止できる。
にワイヤボンディング法によりバンプを形成する工程
と、形成されたバンプの接合に必要な部分を保護する保
護膜を形成する工程と、バンプの保護膜で保護されてい
ない部分を研磨して除去する工程と、保護膜を除去する
工程とからなることを特徴とし、バンプの接合に必要な
部分を保護膜で保護し、保護膜で保護されていない部分
を研磨により除去しているので、バンプの量が少なくな
り、半導体素子を実装用基板にフリップチップ実装した
後、アスペクト比が略０．１以下となるように、バンプ
を押し潰した場合でも、バンプのはみ出し量を少なくで
き、隣接するバンプがショートするのを防止できる。
【００１３】請求項３の発明では、半導体素子の電極上
にワイヤボンディング法によりバンプを形成する工程
と、形成されたバンプの接合に必要な部分を保護する保
護膜を形成する工程と、バンプの保護膜で保護されてい
ない部分をエッチングして除去する工程と、保護膜を除
去する工程とからなることを特徴とし、バンプの接合に
必要な部分を保護膜で保護し、保護膜で保護されていな
い部分をエッチングにより除去しているので、バンプの
量が少なくなり、半導体素子を実装用基板にフリップチ
ップ実装した後、アスペクト比が略０．１以下となるよ
うに、バンプを押し潰した場合でも、バンプのはみ出し
量を少なくでき、隣接するバンプがショートするのを防
止できる。
にワイヤボンディング法によりバンプを形成する工程
と、形成されたバンプの接合に必要な部分を保護する保
護膜を形成する工程と、バンプの保護膜で保護されてい
ない部分をエッチングして除去する工程と、保護膜を除
去する工程とからなることを特徴とし、バンプの接合に
必要な部分を保護膜で保護し、保護膜で保護されていな
い部分をエッチングにより除去しているので、バンプの
量が少なくなり、半導体素子を実装用基板にフリップチ
ップ実装した後、アスペクト比が略０．１以下となるよ
うに、バンプを押し潰した場合でも、バンプのはみ出し
量を少なくでき、隣接するバンプがショートするのを防
止できる。
【００１４】請求項４の発明では、半導体素子の電極上
にワイヤボンディング法によりバンプを形成する工程
と、形成されたバンプのみをエッチングして、バンプの
接合に必要な部分以外の部分を除去する工程とからなる
ことを特徴とし、バンプのみをエッチングしているの
で、バンプの量が少なくなり、半導体素子を実装用基板
にフリップチップ実装した後、アスペクト比が略０．１
以下となるように、バンプを押し潰した場合でも、バン
プのはみ出し量を少なくでき、隣接するバンプがショー
トするのを防止できる。
にワイヤボンディング法によりバンプを形成する工程
と、形成されたバンプのみをエッチングして、バンプの
接合に必要な部分以外の部分を除去する工程とからなる
ことを特徴とし、バンプのみをエッチングしているの
で、バンプの量が少なくなり、半導体素子を実装用基板
にフリップチップ実装した後、アスペクト比が略０．１
以下となるように、バンプを押し潰した場合でも、バン
プのはみ出し量を少なくでき、隣接するバンプがショー
トするのを防止できる。
【００１５】請求項５の発明では、半導体素子の電極上
にワイヤボンディング法によりバンプを形成する工程
と、形成されたバンプの接合に必要な部分以外の部分を
ヒータ付吸引工具で加熱溶融して、吸引することにより
除去する工程とからなることを特徴とし、バンプの接合
に必要な部分以外の部分をヒータ付吸引工具で加熱溶融
して、吸引することにより除去しているので、バンプの
量が少なくなり、半導体素子を実装用基板にフリップチ
ップ実装した後、アスペクト比が略０．１以下となるよ
うに、バンプを押し潰した場合でも、バンプのはみ出し
量を少なくでき、隣接するバンプがショートするのを防
止できる。
にワイヤボンディング法によりバンプを形成する工程
と、形成されたバンプの接合に必要な部分以外の部分を
ヒータ付吸引工具で加熱溶融して、吸引することにより
除去する工程とからなることを特徴とし、バンプの接合
に必要な部分以外の部分をヒータ付吸引工具で加熱溶融
して、吸引することにより除去しているので、バンプの
量が少なくなり、半導体素子を実装用基板にフリップチ
ップ実装した後、アスペクト比が略０．１以下となるよ
うに、バンプを押し潰した場合でも、バンプのはみ出し
量を少なくでき、隣接するバンプがショートするのを防
止できる。
【００１６】
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。
して説明する。
【００１７】（実施形態１）本実施形態のスタッドバン
プ形成方法を図１（ａ）〜（ｃ）を参照して説明する。
まず、キャピラリ１０に挿通された半田ワイヤ４の先端
を、例えばＡｒ＋１０％Ｈ２ガスの雰囲気下でアーク放
電により加熱溶融してボール５を形成した後、半導体素
子１に形成された例えばアルミニウムからなる電極（図
示せず）に、そのボール５を超音波併用熱圧着し、ボー
ル５の根元の再結晶脆弱部で破断させると、ボール５の
根元部分にネック６が残った状態で半田バンプ（スタッ
ドバンプ）３が形成される（図１（ａ）参照）。
プ形成方法を図１（ａ）〜（ｃ）を参照して説明する。
まず、キャピラリ１０に挿通された半田ワイヤ４の先端
を、例えばＡｒ＋１０％Ｈ２ガスの雰囲気下でアーク放
電により加熱溶融してボール５を形成した後、半導体素
子１に形成された例えばアルミニウムからなる電極（図
示せず）に、そのボール５を超音波併用熱圧着し、ボー
ル５の根元の再結晶脆弱部で破断させると、ボール５の
根元部分にネック６が残った状態で半田バンプ（スタッ
ドバンプ）３が形成される（図１（ａ）参照）。
【００１８】次に、図１（ｂ）に示すように、半田バン
プ３の接合に必要な部分以外の部分、すなわちボール５
の根元部分に残ったネック６を切断治具１１で切断し
て、半田バンプ３を形成する（図１（ｃ）参照）。
プ３の接合に必要な部分以外の部分、すなわちボール５
の根元部分に残ったネック６を切断治具１１で切断し
て、半田バンプ３を形成する（図１（ｃ）参照）。
【００１９】このように、本実施形態では、半導体素子
１の電極上にワイヤボンディング法により半田バンプ３
を形成した後、形成された半田バンプ３の接合に必要な
部分以外の部分を切断治具１１で切断しているので、半
田バンプ３の量を少なくできる。したがって、半導体素
子１を実装用基板にフリップチップ実装した後、上述し
たアスペクト比が略０．１以下となるように、半田バン
プ３を押し潰した場合でも、半田バンプ３のはみ出し量
が少なくなり、隣接する半田バンプ３がショートするの
を防止でき、且つ、アスペクト比を略０．１以下とする
ことにより、繰り返し熱応力によって半田バンプ３に発
生する塑性ひずみが低減され、半田バンプ３の疲労寿命
を延ばすことが出来る。
１の電極上にワイヤボンディング法により半田バンプ３
を形成した後、形成された半田バンプ３の接合に必要な
部分以外の部分を切断治具１１で切断しているので、半
田バンプ３の量を少なくできる。したがって、半導体素
子１を実装用基板にフリップチップ実装した後、上述し
たアスペクト比が略０．１以下となるように、半田バン
プ３を押し潰した場合でも、半田バンプ３のはみ出し量
が少なくなり、隣接する半田バンプ３がショートするの
を防止でき、且つ、アスペクト比を略０．１以下とする
ことにより、繰り返し熱応力によって半田バンプ３に発
生する塑性ひずみが低減され、半田バンプ３の疲労寿命
を延ばすことが出来る。
【００２０】（実施形態２）本実施形態のスタッドバン
プ形成方法を図２（ａ）〜（ｄ）を参照して説明する。
まず、実施形態１と同様にして、ボール５の根元部分に
ネック６が残った状態で半田バンプ（スタッドバンプ）
３を形成する（図２（ａ）参照）。
プ形成方法を図２（ａ）〜（ｄ）を参照して説明する。
まず、実施形態１と同様にして、ボール５の根元部分に
ネック６が残った状態で半田バンプ（スタッドバンプ）
３を形成する（図２（ａ）参照）。
【００２１】次に、図２（ｂ）に示すように、半導体素
子１の半田バンプ３が形成された面に、半田バンプ３の
接合に必要な部分を覆う例えばポリイミドからなる保護
膜１２を形成する。
子１の半田バンプ３が形成された面に、半田バンプ３の
接合に必要な部分を覆う例えばポリイミドからなる保護
膜１２を形成する。
【００２２】そして、図２（ｃ）に示すように、保護膜
１２により保護されていない部分、すなわちボール５の
根元部分に残ったネック６を研磨して、除去した後（図
２（ｃ）参照）、保護膜１２を除去して半田バンプ３を
形成する（図２（ｄ）参照）。尚、本実施形態では保護
膜１２により保護されていない部分を研磨して、ネック
６を除去しているが、エッチングにより除去しても良
い。
１２により保護されていない部分、すなわちボール５の
根元部分に残ったネック６を研磨して、除去した後（図
２（ｃ）参照）、保護膜１２を除去して半田バンプ３を
形成する（図２（ｄ）参照）。尚、本実施形態では保護
膜１２により保護されていない部分を研磨して、ネック
６を除去しているが、エッチングにより除去しても良
い。
【００２３】このように、本実施形態では、半導体素子
１の電極に半田バンプ３を形成した後、形成された半田
バンプ３の接合に必要な部分を保護膜１２で保護し、半
田バンプ３の保護されていない部分を研磨やエッチング
により除去しているので、半田バンプ３の量を少なくで
きる。したがって、実施形態１と同様、半導体素子１を
実装用基板にフリップチップ実装した後、上述したアス
ペクト比が略０．１以下となるように、半田バンプ３を
押し潰した場合でも、半田バンプ３のはみ出し量が少な
くなり、隣接する半田バンプ３がショートするのを防止
でき、且つ、アスペクト比を略０．１以下とすることに
より、繰り返し熱応力によって半田バンプ３に発生する
塑性ひずみが低減され、半田バンプ３の疲労寿命を延ば
すことが出来る。
１の電極に半田バンプ３を形成した後、形成された半田
バンプ３の接合に必要な部分を保護膜１２で保護し、半
田バンプ３の保護されていない部分を研磨やエッチング
により除去しているので、半田バンプ３の量を少なくで
きる。したがって、実施形態１と同様、半導体素子１を
実装用基板にフリップチップ実装した後、上述したアス
ペクト比が略０．１以下となるように、半田バンプ３を
押し潰した場合でも、半田バンプ３のはみ出し量が少な
くなり、隣接する半田バンプ３がショートするのを防止
でき、且つ、アスペクト比を略０．１以下とすることに
より、繰り返し熱応力によって半田バンプ３に発生する
塑性ひずみが低減され、半田バンプ３の疲労寿命を延ば
すことが出来る。
【００２４】（実施形態３）本実施形態のスタッドバン
プ形成方法を図３（ａ）（ｂ）を参照して説明する。ま
ず、実施形態１と同様にしてボール５の根元部分にネッ
ク６が残った状態で半田バンプ（スタッドバンプ）３を
形成した後（図３（ａ）参照）、半導体素子１に形成さ
れた半田バンプ３のみを例えば酢酸によりエッチングす
る（図３（ｂ）参照）。尚、図３（ｂ）中の破線はエッ
チング前の半田バンプ３を示している。
プ形成方法を図３（ａ）（ｂ）を参照して説明する。ま
ず、実施形態１と同様にしてボール５の根元部分にネッ
ク６が残った状態で半田バンプ（スタッドバンプ）３を
形成した後（図３（ａ）参照）、半導体素子１に形成さ
れた半田バンプ３のみを例えば酢酸によりエッチングす
る（図３（ｂ）参照）。尚、図３（ｂ）中の破線はエッ
チング前の半田バンプ３を示している。
【００２５】このように、本実施形態では、半導体素子
１の電極に形成された半田バンプ３のみをエッチングし
ているので、半田バンプ３の量を少なくできる。したが
って、上述と同様、半導体素子１を実装用基板にフリッ
プチップ実装した後、上述したアスペクト比が略０．１
以下となるように、半田バンプ３を押し潰した場合で
も、半田バンプ３のはみ出し量が少なくなり、隣接する
半田バンプ３がショートするのを防止でき、且つ、アス
ペクト比を略０．１以下とすることにより、繰り返し熱
応力によって半田バンプ３に発生する塑性ひずみが低減
され、半田バンプ３の疲労寿命を延ばすことが出来る。
１の電極に形成された半田バンプ３のみをエッチングし
ているので、半田バンプ３の量を少なくできる。したが
って、上述と同様、半導体素子１を実装用基板にフリッ
プチップ実装した後、上述したアスペクト比が略０．１
以下となるように、半田バンプ３を押し潰した場合で
も、半田バンプ３のはみ出し量が少なくなり、隣接する
半田バンプ３がショートするのを防止でき、且つ、アス
ペクト比を略０．１以下とすることにより、繰り返し熱
応力によって半田バンプ３に発生する塑性ひずみが低減
され、半田バンプ３の疲労寿命を延ばすことが出来る。
【００２６】（実施形態４）本実施形態のスタッドバン
プ形成方法を図４（ａ）〜（ｃ）を参照して説明する。
まず、実施形態１と同様にしてボール５の根元部分にネ
ック６が残った状態で半田バンプ（スタッドバンプ）３
を形成する（図４（ａ）参照）。
プ形成方法を図４（ａ）〜（ｃ）を参照して説明する。
まず、実施形態１と同様にしてボール５の根元部分にネ
ック６が残った状態で半田バンプ（スタッドバンプ）３
を形成する（図４（ａ）参照）。
【００２７】次に、図４（ｂ）に示すように、ヒータ
（図示せず）が設けられたヒータ付吸引治具１３の吸引
口１４内に、ボール５の根元部分に残ったネック６を挿
入し、ネック６をヒータで加熱溶融させて、吸引するこ
とにより、図４（ｃ）に示すように、ネック６が除去さ
れた半田バンプ３が形成される。
（図示せず）が設けられたヒータ付吸引治具１３の吸引
口１４内に、ボール５の根元部分に残ったネック６を挿
入し、ネック６をヒータで加熱溶融させて、吸引するこ
とにより、図４（ｃ）に示すように、ネック６が除去さ
れた半田バンプ３が形成される。
【００２８】このように、本実施形態では、半田バンプ
３の接合に必要な部分以外の部分、すなわちネック６を
ヒータ付吸引工具１３により加熱溶融して、吸引するこ
とにより除去しているので、半田バンプ３の量を少なく
できる。したがって、上述と同様、半導体素子１を実装
用基板にフリップチップ実装した後、上述したアスペク
ト比が略０．１以下となるように、半田バンプ３を押し
潰した場合でも、半田バンプ３のはみ出し量が少なくな
り、隣接する半田バンプ３がショートするのを防止で
き、且つ、アスペクト比を略０．１以下とすることによ
り、繰り返し熱応力によって半田バンプ３に発生する塑
性ひずみが低減され、半田バンプ３の疲労寿命を延ばす
ことが出来る。
３の接合に必要な部分以外の部分、すなわちネック６を
ヒータ付吸引工具１３により加熱溶融して、吸引するこ
とにより除去しているので、半田バンプ３の量を少なく
できる。したがって、上述と同様、半導体素子１を実装
用基板にフリップチップ実装した後、上述したアスペク
ト比が略０．１以下となるように、半田バンプ３を押し
潰した場合でも、半田バンプ３のはみ出し量が少なくな
り、隣接する半田バンプ３がショートするのを防止で
き、且つ、アスペクト比を略０．１以下とすることによ
り、繰り返し熱応力によって半田バンプ３に発生する塑
性ひずみが低減され、半田バンプ３の疲労寿命を延ばす
ことが出来る。
【００２９】
【発明の効果】上述のように、請求項１の発明は、半導
体素子の電極上にワイヤボンディング法によりバンプを
形成する工程と、形成されたバンプの接合に必要な部分
以外の部分を治具で切断する工程とからなることを特徴
とし、バンプの接合に必要な部分以外の部分を治具で切
断しているので、バンプの量が少なくなり、半導体素子
を実装用基板にフリップチップ実装した後、アスペクト
比が略０．１以下となるように、バンプを押し潰した場
合でも、バンプのはみ出し量を少なくでき、隣接するバ
ンプがショートするのを防止できるという効果がある。
体素子の電極上にワイヤボンディング法によりバンプを
形成する工程と、形成されたバンプの接合に必要な部分
以外の部分を治具で切断する工程とからなることを特徴
とし、バンプの接合に必要な部分以外の部分を治具で切
断しているので、バンプの量が少なくなり、半導体素子
を実装用基板にフリップチップ実装した後、アスペクト
比が略０．１以下となるように、バンプを押し潰した場
合でも、バンプのはみ出し量を少なくでき、隣接するバ
ンプがショートするのを防止できるという効果がある。
【００３０】請求項２の発明は、半導体素子の電極上に
ワイヤボンディング法によりバンプを形成する工程と、
形成されたバンプの接合に必要な部分を保護する保護膜
を形成する工程と、バンプの保護膜で保護されていない
部分を研磨して除去する工程と、保護膜を除去する工程
とからなることを特徴とし、バンプの接合に必要な部分
を保護膜で保護し、保護膜で保護されていない部分を研
磨により除去しているので、バンプの量が少なくなり、
半導体素子を実装用基板にフリップチップ実装した後、
アスペクト比が略０．１以下となるように、バンプを押
し潰した場合でも、バンプのはみ出し量を少なくでき、
隣接するバンプがショートするのを防止できるという効
果がある。
ワイヤボンディング法によりバンプを形成する工程と、
形成されたバンプの接合に必要な部分を保護する保護膜
を形成する工程と、バンプの保護膜で保護されていない
部分を研磨して除去する工程と、保護膜を除去する工程
とからなることを特徴とし、バンプの接合に必要な部分
を保護膜で保護し、保護膜で保護されていない部分を研
磨により除去しているので、バンプの量が少なくなり、
半導体素子を実装用基板にフリップチップ実装した後、
アスペクト比が略０．１以下となるように、バンプを押
し潰した場合でも、バンプのはみ出し量を少なくでき、
隣接するバンプがショートするのを防止できるという効
果がある。
【００３１】請求項３の発明は、半導体素子の電極上に
ワイヤボンディング法によりバンプを形成する工程と、
形成されたバンプの接合に必要な部分を保護する保護膜
を形成する工程と、バンプの保護膜で保護されていない
部分をエッチングして除去する工程と、保護膜を除去す
る工程とからなることを特徴とし、バンプの接合に必要
な部分を保護膜で保護し、保護膜で保護されていない部
分をエッチングにより除去しているので、バンプの量が
少なくなり、半導体素子を実装用基板にフリップチップ
実装した後、アスペクト比が略０．１以下となるよう
に、バンプを押し潰した場合でも、バンプのはみ出し量
を少なくでき、隣接するバンプがショートするのを防止
できるという効果がある。
ワイヤボンディング法によりバンプを形成する工程と、
形成されたバンプの接合に必要な部分を保護する保護膜
を形成する工程と、バンプの保護膜で保護されていない
部分をエッチングして除去する工程と、保護膜を除去す
る工程とからなることを特徴とし、バンプの接合に必要
な部分を保護膜で保護し、保護膜で保護されていない部
分をエッチングにより除去しているので、バンプの量が
少なくなり、半導体素子を実装用基板にフリップチップ
実装した後、アスペクト比が略０．１以下となるよう
に、バンプを押し潰した場合でも、バンプのはみ出し量
を少なくでき、隣接するバンプがショートするのを防止
できるという効果がある。
【００３２】請求項４の発明は、半導体素子の電極上に
ワイヤボンディング法によりバンプを形成する工程と、
形成されたバンプのみをエッチングして、バンプの接合
に必要な部分以外の部分を除去する工程とからなること
を特徴とし、バンプのみをエッチングしているので、バ
ンプの量が少なくなり、半導体素子を実装用基板にフリ
ップチップ実装した後、アスペクト比が略０．１以下と
なるように、バンプを押し潰した場合でも、バンプのは
み出し量を少なくでき、隣接するバンプがショートする
のを防止できるという効果がある。
ワイヤボンディング法によりバンプを形成する工程と、
形成されたバンプのみをエッチングして、バンプの接合
に必要な部分以外の部分を除去する工程とからなること
を特徴とし、バンプのみをエッチングしているので、バ
ンプの量が少なくなり、半導体素子を実装用基板にフリ
ップチップ実装した後、アスペクト比が略０．１以下と
なるように、バンプを押し潰した場合でも、バンプのは
み出し量を少なくでき、隣接するバンプがショートする
のを防止できるという効果がある。
【００３３】請求項５の発明は、半導体素子の電極上に
ワイヤボンディング法によりバンプを形成する工程と、
形成されたバンプの接合に必要な部分以外の部分をヒー
タ付吸引工具で加熱溶融して、吸引することにより除去
する工程とからなることを特徴とし、バンプの接合に必
要な部分以外の部分をヒータ付吸引工具で加熱溶融し
て、吸引することにより除去しているので、バンプの量
が少なくなり、半導体素子を実装用基板にフリップチッ
プ実装した後、アスペクト比が略０．１以下となるよう
に、バンプを押し潰した場合でも、バンプのはみ出し量
を少なくでき、隣接するバンプがショートするのを防止
できるという効果がある。
ワイヤボンディング法によりバンプを形成する工程と、
形成されたバンプの接合に必要な部分以外の部分をヒー
タ付吸引工具で加熱溶融して、吸引することにより除去
する工程とからなることを特徴とし、バンプの接合に必
要な部分以外の部分をヒータ付吸引工具で加熱溶融し
て、吸引することにより除去しているので、バンプの量
が少なくなり、半導体素子を実装用基板にフリップチッ
プ実装した後、アスペクト比が略０．１以下となるよう
に、バンプを押し潰した場合でも、バンプのはみ出し量
を少なくでき、隣接するバンプがショートするのを防止
できるという効果がある。
【図１】（ａ）〜（ｃ）は実施形態１のスタッドバンプ
形成方法を示す工程図である。
形成方法を示す工程図である。
【図２】（ａ）〜（ｄ）は実施形態２のスタッドバンプ
形成方法を示す工程図である。
形成方法を示す工程図である。
【図３】（ａ）（ｂ）は実施形態３のスタッドバンプ形
成方法を示す工程図である。
成方法を示す工程図である。
【図４】（ａ）〜（ｃ）は実施形態４のスタッドバンプ
形成方法を示す工程図である。
形成方法を示す工程図である。
【図５】フリップチップ実装構造を示す断面図である。
【図６】フリップチップ実装構造を示し、（ａ）は半導
体素子を実装用基板に実装した状態の断面図、（ｂ）は
バンプを押し潰した状態の断面図である。
体素子を実装用基板に実装した状態の断面図、（ｂ）は
バンプを押し潰した状態の断面図である。
１ 半導体素子 ３ 半田バンプ ４ 半田ワイヤ ５ ボール ６ ネック １０ キャピラリ １１ 切断治具
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 恭史 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 山本 政博 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (5)
- 【請求項１】半導体素子の電極上にワイヤボンディング
法によりバンプを形成する工程と、形成されたバンプの
内、接合に必要な部分以外の部分を治具で切断する工程
とからなることを特徴とするスタッドバンプ形成方法。 - 【請求項２】半導体素子の電極上にワイヤボンディング
法によりバンプを形成する工程と、形成されたバンプの
接合に必要な部分を保護する保護膜を形成する工程と、
バンプの保護膜で保護されていない部分を研磨して除去
する工程と、保護膜を除去する工程とからなることを特
徴とするスタッドバンプ形成方法。 - 【請求項３】半導体素子の電極上にワイヤボンディング
法によりバンプを形成する工程と、形成されたバンプの
接合に必要な部分を保護する保護膜を形成する工程と、
バンプの保護膜で保護されていない部分をエッチングし
て除去する工程と、保護膜を除去する工程とからなるこ
とを特徴とするスタッドバンプ形成方法。 - 【請求項４】半導体素子の電極上にワイヤボンディング
法によりバンプを形成する工程と、形成されたバンプの
みをエッチングして、バンプの接合に必要な部分以外の
部分を除去する工程とからなることを特徴とするスタッ
ドバンプ形成方法。 - 【請求項５】半導体素子の電極上にワイヤボンディング
法によりバンプを形成する工程と、形成されたバンプの
接合に必要な部分以外の部分をヒータ付吸引工具で加熱
溶融して、吸引することにより除去する工程とからなる
ことを特徴とするスタッドバンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11226962A JP2001053097A (ja) | 1999-08-10 | 1999-08-10 | スタッドバンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11226962A JP2001053097A (ja) | 1999-08-10 | 1999-08-10 | スタッドバンプ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053097A true JP2001053097A (ja) | 2001-02-23 |
Family
ID=16853359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11226962A Withdrawn JP2001053097A (ja) | 1999-08-10 | 1999-08-10 | スタッドバンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053097A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347464A (ja) * | 2004-06-02 | 2005-12-15 | Disco Abrasive Syst Ltd | 板状物に形成された電極の加工方法 |
| JP2006245493A (ja) * | 2005-03-07 | 2006-09-14 | Disco Abrasive Syst Ltd | 半導体ウエーハの電極加工方法 |
| CN100378936C (zh) * | 2003-04-15 | 2008-04-02 | 株式会社迪斯科 | 倒装芯片贴合机 |
| KR101415377B1 (ko) | 2011-12-29 | 2014-07-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 스터드 범프 형성 방법 및 스터드 범프 형성을 수행하는 장치 |
-
1999
- 1999-08-10 JP JP11226962A patent/JP2001053097A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378936C (zh) * | 2003-04-15 | 2008-04-02 | 株式会社迪斯科 | 倒装芯片贴合机 |
| JP2005347464A (ja) * | 2004-06-02 | 2005-12-15 | Disco Abrasive Syst Ltd | 板状物に形成された電極の加工方法 |
| JP4542375B2 (ja) * | 2004-06-02 | 2010-09-15 | 株式会社ディスコ | 板状物に形成された電極の加工方法 |
| JP2006245493A (ja) * | 2005-03-07 | 2006-09-14 | Disco Abrasive Syst Ltd | 半導体ウエーハの電極加工方法 |
| JP4648039B2 (ja) * | 2005-03-07 | 2011-03-09 | 株式会社ディスコ | 半導体ウエーハの電極加工方法 |
| KR101415377B1 (ko) | 2011-12-29 | 2014-07-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 스터드 범프 형성 방법 및 스터드 범프 형성을 수행하는 장치 |
| US9021682B2 (en) | 2011-12-29 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for stud bump formation |
| US10147693B2 (en) | 2011-12-29 | 2018-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for stud bump formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2077406C (en) | Process for flip chip connecting semiconductor chip | |
| JP2001053111A (ja) | フリップチップ実装構造 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP2001144123A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001053097A (ja) | スタッドバンプ形成方法 | |
| JP2001053432A (ja) | フリップチップ実装構造 | |
| US20060175939A1 (en) | Piezoelectric device and method of producing the same | |
| JP4430062B2 (ja) | Ｉｃチップ実装パッケージの製造方法 | |
| US7944051B2 (en) | Semiconductor device having external connection terminals and method of manufacturing the same | |
| JPH11111755A (ja) | 半導体装置の製造方法 | |
| JP2005101165A (ja) | フリップチップ実装構造及びその実装用基板及び製造方法 | |
| JP2005197488A (ja) | 突起電極及びボンディングキャピラリ並びに半導体チップ | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JP2006114649A (ja) | 半導体装置の製造方法およびその製造装置 | |
| JPS58201388A (ja) | 半導体装置 | |
| JP2010165904A (ja) | 電子部品パッケージ及びその製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2798040B2 (ja) | 半導体装置の製造方法 | |
| JP3415501B2 (ja) | 半導体装置の製造方法 | |
| JP2003282629A (ja) | 超音波フリップチップ実装方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP2678111B2 (ja) | 半導体装置の取り外し方法 | |
| JP2003324125A (ja) | 半導体装置 | |
| CN115132596A (zh) | 芯片的封装方法和封装结构 | |
| JP2863424B2 (ja) | リード接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |