JPS58201388A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58201388A JPS58201388A JP57085869A JP8586982A JPS58201388A JP S58201388 A JPS58201388 A JP S58201388A JP 57085869 A JP57085869 A JP 57085869A JP 8586982 A JP8586982 A JP 8586982A JP S58201388 A JPS58201388 A JP S58201388A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- chip
- semiconductor device
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置に関するものであり、特に臂開面
を有する半導体装置のマウント工程において機械的応力
を激減させ同マウント工程での歩留りを向上できる半導
体装置を提供するものであるＯ 近年、光通信技術、パターン認識技術、および微少寸法
計測技術の発達に伴ない、これらの技術の発展に不可欠
な小型で長寿命の半導体を基板とした半導体レーザ（レ
ーザダイオード）が開発され、既に実用化されている。
を有する半導体装置のマウント工程において機械的応力
を激減させ同マウント工程での歩留りを向上できる半導
体装置を提供するものであるＯ 近年、光通信技術、パターン認識技術、および微少寸法
計測技術の発達に伴ない、これらの技術の発展に不可欠
な小型で長寿命の半導体を基板とした半導体レーザ（レ
ーザダイオード）が開発され、既に実用化されている。
これら半導体レーザは１００〜５００μｍＤの大きさで
あり、両端に臂開面を有し、前記臂開面で囲まれた０１
μｍから数μｍの活性領域からレーザ光を発するもので
ある。
あり、両端に臂開面を有し、前記臂開面で囲まれた０１
μｍから数μｍの活性領域からレーザ光を発するもので
ある。
第１図に従来のレーザダイオードチップ１をヒートシン
ク６にマウントした構造を示す。チップ１は通常ＩｎＰ
、 ＧａＡｓを主体とした基板に液相エピタキシャル
成長法、気相エビタキ／ヤル成長法等により、Ｉｎ 、
Ｇａ 、 Ａｓ 、 Ｐ 、 Ａｌからなる化合物層
を形成させる。又はこの様にして形成した活性領域層で
ある。又、絶縁膜３を開孔して一方の電極４が形成され
、レーザチップへの電流供給は、前記電極４から行なわ
れる。６は電Ｗｉ４と反対側に設けられた電極である。
ク６にマウントした構造を示す。チップ１は通常ＩｎＰ
、 ＧａＡｓを主体とした基板に液相エピタキシャル
成長法、気相エビタキ／ヤル成長法等により、Ｉｎ 、
Ｇａ 、 Ａｓ 、 Ｐ 、 Ａｌからなる化合物層
を形成させる。又はこの様にして形成した活性領域層で
ある。又、絶縁膜３を開孔して一方の電極４が形成され
、レーザチップへの電流供給は、前記電極４から行なわ
れる。６は電Ｗｉ４と反対側に設けられた電極である。
なお、この様に［７て形成された半導体し〜ザのチップ
は、一般に非常にもろく、少しの圧力でも半導体レーザ
のチップ内−や４ｊ！開面に損傷を受は電気的特性を損
ないやすい。
は、一般に非常にもろく、少しの圧力でも半導体レーザ
のチップ内−や４ｊ！開面に損傷を受は電気的特性を損
ないやすい。
次に、最も前記活性領域２に近く温度−ＩＪｔの激しい
電極４をヒートシンク６に半田７にて固定する。一方、
他方の電極６は通常ワイヤーポツプ、イノグ等の方法で
Ａｕ線８で外部端子と接続されマウント工程は終了する
。
電極４をヒートシンク６に半田７にて固定する。一方、
他方の電極６は通常ワイヤーポツプ、イノグ等の方法で
Ａｕ線８で外部端子と接続されマウント工程は終了する
。
この様にして構成された半導体装置は下記に示す様な欠
点があった。
点があった。
■ 他方の電極６に前記Ａｕ線８を接続する際、ネイル
ヘッドボンディング法やウエノヂボンデイング法等のワ
イヤーボンディング法で行なうものであるから、例えば
、ネイルヘッドポンディング法では、金ポールが電極已
に衝突する時の衝撃荷重は１６０〜２００ｇにも達する
し、ウェッジボンディング法では、更に衝撃荷重は高く
、２００〜４００ｊｊにもおよぶものである。（第１図
において９はネイルヘッドポンディング法でのキャピラ
リーを示す。） このために、ＩｎＰやＧａＡＳ等の非常に襞間しゃすく
、もろｒ基板は、前記ボンディング時の衝撃荷重で歪１
０等を発生し、これらのイ）のうちには活性領域層２ま
で到達する歪１１．１１’もあり、半導体レーザのマウ
ント工程での歩留りゃ信頼性を著じるしく低下さすもの
であった。又、前記型１０．１１．１１’を避けるため
、ボンディング時の圧力を低目にすると、接合強度が極
端に弱いものが出現し、これも父、使用中に、電気的に
開放状態となり、信頼性を低下さすものである。
ヘッドボンディング法やウエノヂボンデイング法等のワ
イヤーボンディング法で行なうものであるから、例えば
、ネイルヘッドポンディング法では、金ポールが電極已
に衝突する時の衝撃荷重は１６０〜２００ｇにも達する
し、ウェッジボンディング法では、更に衝撃荷重は高く
、２００〜４００ｊｊにもおよぶものである。（第１図
において９はネイルヘッドポンディング法でのキャピラ
リーを示す。） このために、ＩｎＰやＧａＡＳ等の非常に襞間しゃすく
、もろｒ基板は、前記ボンディング時の衝撃荷重で歪１
０等を発生し、これらのイ）のうちには活性領域層２ま
で到達する歪１１．１１’もあり、半導体レーザのマウ
ント工程での歩留りゃ信頼性を著じるしく低下さすもの
であった。又、前記型１０．１１．１１’を避けるため
、ボンディング時の圧力を低目にすると、接合強度が極
端に弱いものが出現し、これも父、使用中に、電気的に
開放状態となり、信頼性を低下さすものである。
■ 又、絶縁膜３の開孔部の凹凸附近の半田は、前記凹
部の溝が２〜２ｏμｍと割合いに狭いために半田７が、
良好に流れ込まず空隙１２を生じ、これにより熱抵抗を
高くし、放熱効果を悪化、更に、チップの温度上昇のだ
めにレーザ発振の効率をも低下さすものであった。更に
半田７の量が多いとチップの端面で半田が盛り上り１３
．活性領域２を知略せしめ、電気的特性を損ない、マウ
ント］二稈での歩留りが低下していた。
部の溝が２〜２ｏμｍと割合いに狭いために半田７が、
良好に流れ込まず空隙１２を生じ、これにより熱抵抗を
高くし、放熱効果を悪化、更に、チップの温度上昇のだ
めにレーザ発振の効率をも低下さすものであった。更に
半田７の量が多いとチップの端面で半田が盛り上り１３
．活性領域２を知略せしめ、電気的特性を損ない、マウ
ント］二稈での歩留りが低下していた。
本発明は上記従来の欠点を除去するためになされた２も
のであり、チップをマウントする工程で機障的応力がチ
ップに加わらない歩留りや信頼性の高い半導体装置を提
供するものである。第２図〜第６図で本発明の半導体装
置の実施例を説明する。
のであり、チップをマウントする工程で機障的応力がチ
ップに加わらない歩留りや信頼性の高い半導体装置を提
供するものである。第２図〜第６図で本発明の半導体装
置の実施例を説明する。
なお、これらの図において従来例を示す第１図と同一箇
所には同一番号を付している。
所には同一番号を付している。
（実施例１）
第２図をもとにして本発明の第１の実施例を説明する。
同図に示すようにチップ１は電極４を介してヒートシン
ク６に半田７により固定され、電極６はＡｕ 、 Ａｇ
、 Ｃｕ等の導電性金属で形成した電極リード２１が
半田２０によって接続されている。
ク６に半田７により固定され、電極６はＡｕ 、 Ａｇ
、 Ｃｕ等の導電性金属で形成した電極リード２１が
半田２０によって接続されている。
前記電極リード２１の他端は外部電極端子２２に半田２
３等で接続固定された構造である。
３等で接続固定された構造である。
この様なｒ４成の半導体装置は、チップ１の電極６が電
極２１と４Ｐ−に半田づけ２０固定されることによって
外部電極端子２２と接続されるので、電極リード２１の
接続の際過度の応力がチップ１に加わることがない。す
なわち、チップ１の電極６もしくは電極リード２１に半
Ｊ（を設けておき、前記電極５と電極リード２１とを軽
い力で圧接（数ｇ〜１０ｇ程度）し、半田の融点近くま
で温度を上げれば、容易に接続することが出来る。
極２１と４Ｐ−に半田づけ２０固定されることによって
外部電極端子２２と接続されるので、電極リード２１の
接続の際過度の応力がチップ１に加わることがない。す
なわち、チップ１の電極６もしくは電極リード２１に半
Ｊ（を設けておき、前記電極５と電極リード２１とを軽
い力で圧接（数ｇ〜１０ｇ程度）し、半田の融点近くま
で温度を上げれば、容易に接続することが出来る。
（実施例２）
他の実施例を第３図、第４図に示す。第３図に示すチッ
プ１は電極４上に金属突起３０が形成されている。前記
金属突起３ｏは客チップに分割する以前の基板状態で、
同基板に形成される。すなわち、Ａｕ 、 Ａｕ −Ｚ
ｎ 、 Ａｕ−Ｂｅ等で構成される電極４を基板全面に
被着せしめ、次に、ストライプ状の前記絶縁膜３の開孔
部上であって、はぼ、チップ寸法と同一寸法に感尤性樹
脂パターンを開孔し、前記感光性樹脂パターンの開孔部
に電解法等によりＡＬＩ 、Ａｇ 、Ｃｕ 、 半田
メッキ処理を行ない３〜５０μｍ程度の高さの金妬突起
３ｏを形成する。しかるのち不要となった前記感光性樹
脂パタ−ンを除去し、新たに前記電極４を形成するだめ
の感光性樹脂パターンを設け、エツチングすることによ
り第３図の構造の半導体装置を得ることが出来る。
プ１は電極４上に金属突起３０が形成されている。前記
金属突起３ｏは客チップに分割する以前の基板状態で、
同基板に形成される。すなわち、Ａｕ 、 Ａｕ −Ｚ
ｎ 、 Ａｕ−Ｂｅ等で構成される電極４を基板全面に
被着せしめ、次に、ストライプ状の前記絶縁膜３の開孔
部上であって、はぼ、チップ寸法と同一寸法に感尤性樹
脂パターンを開孔し、前記感光性樹脂パターンの開孔部
に電解法等によりＡＬＩ 、Ａｇ 、Ｃｕ 、 半田
メッキ処理を行ない３〜５０μｍ程度の高さの金妬突起
３ｏを形成する。しかるのち不要となった前記感光性樹
脂パタ−ンを除去し、新たに前記電極４を形成するだめ
の感光性樹脂パターンを設け、エツチングすることによ
り第３図の構造の半導体装置を得ることが出来る。
ヒートシンク６への接続は前記金属突起３ｏをヒート７
ンク６側に向けて半田７により固定し、更に電極５は実
施例１の場合と同じく電極リード２１を半田２ｏにより
固定すれば第４図の構造を得る。
ンク６側に向けて半田７により固定し、更に電極５は実
施例１の場合と同じく電極リード２１を半田２ｏにより
固定すれば第４図の構造を得る。
この構成では、金属突起３０が応力の緩衝効果をきたす
一方、金属リード２１が半田により固定されているので
チップ１のマウント時に過度の応力が加わりチップを損
傷することがなく、マウント時の歩留りを向上せしめる
ことが出来る。更に絶縁膜３の開孔部の凹凸が、厚い金
属突起３ｏで覆われるために、開孔部の凹凸は、金属突
起３゜の表面３１′では著しるしく緩和され、なだらか
な平面に近い形状となるから半田による空隙が生じず、
熱抵抗を下げ、熱放散を良好にするからレーザ発振の効
率を高め、信頼性も向上するものである。又、金属突起
３ｏがチップ１の電極４面よりも高いから、半田の盛り
」ニリによる活性領域の短絡による電気的不良が発生１
〜ない。
一方、金属リード２１が半田により固定されているので
チップ１のマウント時に過度の応力が加わりチップを損
傷することがなく、マウント時の歩留りを向上せしめる
ことが出来る。更に絶縁膜３の開孔部の凹凸が、厚い金
属突起３ｏで覆われるために、開孔部の凹凸は、金属突
起３゜の表面３１′では著しるしく緩和され、なだらか
な平面に近い形状となるから半田による空隙が生じず、
熱抵抗を下げ、熱放散を良好にするからレーザ発振の効
率を高め、信頼性も向上するものである。又、金属突起
３ｏがチップ１の電極４面よりも高いから、半田の盛り
」ニリによる活性領域の短絡による電気的不良が発生１
〜ない。
（実施例３）
本発明の更に他の実施例を第６．第６図をもとにして説
明する。この実施例においては、チップ１は実施例２で
示した第３図の構成と同一であって、電極４上に金属突
起３ｏが形成されている。
明する。この実施例においては、チップ１は実施例２で
示した第３図の構成と同一であって、電極４上に金属突
起３ｏが形成されている。
一方ヒートシンク６′には第５図に示される様に、凹部
又は溝３１が形成されている。前記凹部又は溝３１は、
前記金属突起３ｏが埋設、合致する寸法、形状を有する
。
又は溝３１が形成されている。前記凹部又は溝３１は、
前記金属突起３ｏが埋設、合致する寸法、形状を有する
。
第６図に示す様に、凹部又は溝３１を有するヒートシン
ク６′にチップ１は金属突起３ｏが、前記凹部又は溝に
合致され半田７により固定され、一方の電極６は電極リ
ード２１が半田２０により固定されるものである。この
構成の半導体装置にあっては、チップ１をヒートシンク
６′にマウントする時に過度の応力が作用しないのでチ
ップ１を損傷することがないという効果が得られるばか
りか、金属突起３０をヒートシンク６′の凹部又は溝３
１に合致させる構成であるから、ヒートシンク６′とチ
ップ１との位置合せが著じるしく容易となるものである
。
ク６′にチップ１は金属突起３ｏが、前記凹部又は溝に
合致され半田７により固定され、一方の電極６は電極リ
ード２１が半田２０により固定されるものである。この
構成の半導体装置にあっては、チップ１をヒートシンク
６′にマウントする時に過度の応力が作用しないのでチ
ップ１を損傷することがないという効果が得られるばか
りか、金属突起３０をヒートシンク６′の凹部又は溝３
１に合致させる構成であるから、ヒートシンク６′とチ
ップ１との位置合せが著じるしく容易となるものである
。
次に本発明の半導体装置を製造する方法の実施例を説明
する。第７図〜第９図においてヒートシンク６と外部電
極端子３３，３４．基台３５を有する外部基板が示され
ている。又、これらの図において加熱台３６は、接合の
だめの半田を溶融させるために少なくともマウント時に
は前記外部基板のヒートシンク６に密着固定され、温度
の一ヒげ下げを行なうものである。
する。第７図〜第９図においてヒートシンク６と外部電
極端子３３，３４．基台３５を有する外部基板が示され
ている。又、これらの図において加熱台３６は、接合の
だめの半田を溶融させるために少なくともマウント時に
は前記外部基板のヒートシンク６に密着固定され、温度
の一ヒげ下げを行なうものである。
（製造方法の実施例１）
第７図（ａ） 、 （ｂ）をもとにして製造方法の実施
例を説明する。まず第７図（ａ）に示すように加熱台３
６によりヒートシンク６の温度を半田７の融点まで上昇
させておき、真空吸着器３７でチップ１を吸着し、ヒー
トシンク６の所定に位置に置き、前記チップ１を真空吸
着器３７で軽く押え、加熱台３６の電源を切断、ヒート
シンク６の温度を下げる。次に第７図山）に示すように
ヒートシンクの温度を上げ電極リード２１を前記チップ
１と電極端子３３間で位置合せし、真空吸着器３７．治
具３８で軽く押えれば電極リード２１はチップ１と電極
リードに半田２０づけ固定されるものである。
例を説明する。まず第７図（ａ）に示すように加熱台３
６によりヒートシンク６の温度を半田７の融点まで上昇
させておき、真空吸着器３７でチップ１を吸着し、ヒー
トシンク６の所定に位置に置き、前記チップ１を真空吸
着器３７で軽く押え、加熱台３６の電源を切断、ヒート
シンク６の温度を下げる。次に第７図山）に示すように
ヒートシンクの温度を上げ電極リード２１を前記チップ
１と電極端子３３間で位置合せし、真空吸着器３７．治
具３８で軽く押えれば電極リード２１はチップ１と電極
リードに半田２０づけ固定されるものである。
この方法において、半田７はヒートシンク６側にあるい
はチップ１側のいづれかに形成しておいても良い。又半
田２ｏも同様にチップ１側もしくは電極リード２１側の
いずれかに形成しておいても良い。更に半田７の融点は
半田２０の融点よりも高い材質で形成されており、電極
リ−ド２１の半田づけ時にチップ１を固定している半田
７が融解しないものである。この様な方法では真空吸着
器３７でチップ１を軽く押える程度で半田づけ固定され
るからチップ１の過度の応力が加わらない。
はチップ１側のいづれかに形成しておいても良い。又半
田２ｏも同様にチップ１側もしくは電極リード２１側の
いずれかに形成しておいても良い。更に半田７の融点は
半田２０の融点よりも高い材質で形成されており、電極
リ−ド２１の半田づけ時にチップ１を固定している半田
７が融解しないものである。この様な方法では真空吸着
器３７でチップ１を軽く押える程度で半田づけ固定され
るからチップ１の過度の応力が加わらない。
（製造方法の実施例２）
第８図をもと・にして製造方法の第２の実施例を説明す
る。同方法においては、第８図（ａ）に示すように加熱
台３６にチップ１を乗せ、電極リード２１を前記チップ
１上に置き、真空吸着器又は治具３了で軽く押えること
により半田２０で固定する。次に第８図山）に示すよう
にチップ１が半田づけされた電極リード２１を操作し、
外部基板のヒート７ンク６上に前記チップ１を乗せ、加
熱台３６で加熱すれば、半田７は溶融し、半田づけ固定
する。この時に、チップ側と、電極リード２１の他端は
、各々真空吸着器又は治具３７，３８で軽く押えるもの
である。
る。同方法においては、第８図（ａ）に示すように加熱
台３６にチップ１を乗せ、電極リード２１を前記チップ
１上に置き、真空吸着器又は治具３了で軽く押えること
により半田２０で固定する。次に第８図山）に示すよう
にチップ１が半田づけされた電極リード２１を操作し、
外部基板のヒート７ンク６上に前記チップ１を乗せ、加
熱台３６で加熱すれば、半田７は溶融し、半田づけ固定
する。この時に、チップ側と、電極リード２１の他端は
、各々真空吸着器又は治具３７，３８で軽く押えるもの
である。
この様に先に電極リード２１を固定する方法にあっては
、チップ１の取扱いが前記電極リード端子を保持して実
施できるので、非常に工程が容易になり、チップ１の取
扱いに伴なうチップ１の損傷がなくなる。
、チップ１の取扱いが前記電極リード端子を保持して実
施できるので、非常に工程が容易になり、チップ１の取
扱いに伴なうチップ１の損傷がなくなる。
（製造方法の実施例３）
第９図の実施例はの場合は、ヒートシンク６上にまずチ
ップ１を置き、更に電極リード２１を持って来て、真空
吸着器又は治具３７で電極リード２１−ヒから軽く押さ
え、同時に外部基板の電極端子３２上の電極リード２１
の他端を治具３８で押さえ、加熱台３６により同時に加
熱し、３箇所一度に半田づけ固定せんとするものである
。
ップ１を置き、更に電極リード２１を持って来て、真空
吸着器又は治具３７で電極リード２１−ヒから軽く押さ
え、同時に外部基板の電極端子３２上の電極リード２１
の他端を治具３８で押さえ、加熱台３６により同時に加
熱し、３箇所一度に半田づけ固定せんとするものである
。
この方法によれば、真空吸着器や治具での押さえの回数
が一括して実施できるので、マウント工数を減少できる
効果がある。
が一括して実施できるので、マウント工数を減少できる
効果がある。
以上のべた様に本発明の半導体装置は、全ての接続固定
が半田づけで実施できるからマウント時の応力が皆無で
あり、いわゆるチップに歪を与えないでマウント工程を
実施できるから、この工程の歩留りを高め更に信頼性を
高めることが出来るものである。
が半田づけで実施できるからマウント時の応力が皆無で
あり、いわゆるチップに歪を与えないでマウント工程を
実施できるから、この工程の歩留りを高め更に信頼性を
高めることが出来るものである。
父、電極に金属突起を形成することにより、チップで発
生した熱を全て確実にヒートン／り側で伝達できるから
、レーザの発光効率が高く、チップ自身の熱による劣化
が少ない等の特徴を有するものである。
生した熱を全て確実にヒートン／り側で伝達できるから
、レーザの発光効率が高く、チップ自身の熱による劣化
が少ない等の特徴を有するものである。
第１図は従来の半導体装置の断面図、第２図は本発明の
実施例における半導体装置の断面図、第３図はヒートシ
ンクにマウントする前の半導体チップの斜視図、第４図
は本発明の他の実施例における半導体装置の断面図、第
６図は本発明の実施例の半導体装置に用いるヒートシン
クの斜視図、第６図は本発明のさらに他の実施例におけ
る半導体装置ノ断面図、第７図（？Ｌ） 、 （ｂ）
、第８図（＆） 、 （ｂ） 。 第９図はそれぞれ本発明の半導体装置を製造する方法を
説明するだめの図である。 １・・・・・チップ、４・・・・・・一方の電極、６・
・・・・・他方の電極、６・・・・・・ヒートシンク、
７．２０・・・・・・半田、２１・・・・・・電極リー
ド、３ｏ・・・・・・金属突起、３６・・・・・・加熱
台。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第６図 ３θ Ｊｌ １／ 第７図 第８図 ２／ 第９図 ４１６一
実施例における半導体装置の断面図、第３図はヒートシ
ンクにマウントする前の半導体チップの斜視図、第４図
は本発明の他の実施例における半導体装置の断面図、第
６図は本発明の実施例の半導体装置に用いるヒートシン
クの斜視図、第６図は本発明のさらに他の実施例におけ
る半導体装置ノ断面図、第７図（？Ｌ） 、 （ｂ）
、第８図（＆） 、 （ｂ） 。 第９図はそれぞれ本発明の半導体装置を製造する方法を
説明するだめの図である。 １・・・・・チップ、４・・・・・・一方の電極、６・
・・・・・他方の電極、６・・・・・・ヒートシンク、
７．２０・・・・・・半田、２１・・・・・・電極リー
ド、３ｏ・・・・・・金属突起、３６・・・・・・加熱
台。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第６図 ３θ Ｊｌ １／ 第７図 第８図 ２／ 第９図 ４１６一
Claims (3)
- （１）半導体素子の一生面側の一方の電極が第１の低融
点金属により外部基板に接着固定され、前記素子の他主
面側の他方の電極が可撓性を有するリードに第２の低融
点金属により接着固定されていることを特徴とする半導
体装置。 - （２）半導体素子の一生面側の一方の電極上に金属突起
が形成され、前記金属突起を介して前記半導体素子か外
部基板に第１の低融点金属を用いて接着固定され、前記
素子の他主面側の他方の電極が可撓性を有するリードに
第２の低融点金属により接着固定されていることを特徴
とする半導体装置。 - （３）外部基板が凹部を有し、前記凹部に金属突起が嵌
入していることを特徴とする特許請求の範囲第２項記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085869A JPS58201388A (ja) | 1982-05-20 | 1982-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085869A JPS58201388A (ja) | 1982-05-20 | 1982-05-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201388A true JPS58201388A (ja) | 1983-11-24 |
Family
ID=13870898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085869A Pending JPS58201388A (ja) | 1982-05-20 | 1982-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201388A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0589524A2 (en) * | 1992-09-25 | 1994-03-30 | Koninklijke Philips Electronics N.V. | Method of manufacturing an optoelectronic semiconductor device and optoelectronic semiconductor element suitable for use in such a method |
| WO2008047933A1 (en) * | 2006-10-17 | 2008-04-24 | C.I.Kasei Company, Limited | Package assembly for upper/lower electrode light-emitting diodes and light-emitting device manufacturing method using same |
| JP2008258567A (ja) * | 2006-11-08 | 2008-10-23 | C I Kasei Co Ltd | 発光装置および発光装置の製造方法 |
| JP2012514860A (ja) * | 2009-01-09 | 2012-06-28 | シーアン フォーカスライト テクノロジーズ カンパニー リミッテッド | 高出力半導体レーザおよびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5079286A (ja) * | 1973-11-12 | 1975-06-27 | ||
| JPS5133990A (ja) * | 1974-09-18 | 1976-03-23 | Fujitsu Ltd |
-
1982
- 1982-05-20 JP JP57085869A patent/JPS58201388A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5079286A (ja) * | 1973-11-12 | 1975-06-27 | ||
| JPS5133990A (ja) * | 1974-09-18 | 1976-03-23 | Fujitsu Ltd |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0589524A2 (en) * | 1992-09-25 | 1994-03-30 | Koninklijke Philips Electronics N.V. | Method of manufacturing an optoelectronic semiconductor device and optoelectronic semiconductor element suitable for use in such a method |
| EP0589524A3 (en) * | 1992-09-25 | 1994-04-20 | Koninklijke Philips Electronics N.V. | Method of manufacturing an optoelectronic semiconductor device and optoelectronic semiconductor element suitable for use in such a method |
| WO2008047933A1 (en) * | 2006-10-17 | 2008-04-24 | C.I.Kasei Company, Limited | Package assembly for upper/lower electrode light-emitting diodes and light-emitting device manufacturing method using same |
| US8088635B2 (en) | 2006-10-17 | 2012-01-03 | C.I. Kasei Company, Limited | Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same |
| JP2008258567A (ja) * | 2006-11-08 | 2008-10-23 | C I Kasei Co Ltd | 発光装置および発光装置の製造方法 |
| JP2012514860A (ja) * | 2009-01-09 | 2012-06-28 | シーアン フォーカスライト テクノロジーズ カンパニー リミッテッド | 高出力半導体レーザおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6764880B2 (en) | Semiconductor package and fabricating method thereof | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3022393B2 (ja) | 半導体装置およびリードフレームならびに半導体装置の製造方法 | |
| JPS6149432A (ja) | 半導体装置の製造方法 | |
| JP2001274206A (ja) | 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法 | |
| JP2001015541A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000003988A (ja) | リードフレームおよび半導体装置 | |
| JPH0444347A (ja) | 半導体装置及びその製造方法 | |
| JPS58201388A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP2002280479A (ja) | 表面実装型の半導体装置 | |
| US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH08139241A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JPH11121509A (ja) | 強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法 | |
| JP2798040B2 (ja) | 半導体装置の製造方法 | |
| JP2001053097A (ja) | スタッドバンプ形成方法 | |
| JPH0451056B2 (ja) | ||
| JPS60110185A (ja) | 光集積回路パッケ−ジ | |
| JP4608810B2 (ja) | 表面実装型の半導体装置 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JPH09246440A (ja) | パッケージの製造方法 | |
| JP3548671B2 (ja) | 半導体装置およびその製造方法 |