JP2863424B2 - リード接続方法 - Google Patents
リード接続方法Info
- Publication number
- JP2863424B2 JP2863424B2 JP5272519A JP27251993A JP2863424B2 JP 2863424 B2 JP2863424 B2 JP 2863424B2 JP 5272519 A JP5272519 A JP 5272519A JP 27251993 A JP27251993 A JP 27251993A JP 2863424 B2 JP2863424 B2 JP 2863424B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- electrode
- outer lead
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テープキャリアパッケ
ージデバイスのアウターリードを回路基板上へ実装する
のに好適なリードの接続方法に関するものである。
ージデバイスのアウターリードを回路基板上へ実装する
のに好適なリードの接続方法に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化，軽量化に対応
するため、半導体デバイスの高機能化，大容量化が進め
られている。これに伴って、半導体デバイスの大型化，
多端子化が進み、これらデバイスを実装するための色々
な方法が検討されている。テープキャリアパッケージ
（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）デバイ
スを用いたアウターリードボンディング（Ｏｕｔｅｒ
Ｌｅａｄ Ｂｏｎｄｉｎｇ）法は、多端子大型デバイス
を高密度に実装できることから、実用化が進んで来てい
る。
するため、半導体デバイスの高機能化，大容量化が進め
られている。これに伴って、半導体デバイスの大型化，
多端子化が進み、これらデバイスを実装するための色々
な方法が検討されている。テープキャリアパッケージ
（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）デバイ
スを用いたアウターリードボンディング（Ｏｕｔｅｒ
Ｌｅａｄ Ｂｏｎｄｉｎｇ）法は、多端子大型デバイス
を高密度に実装できることから、実用化が進んで来てい
る。
【０００３】図３に、従来のテープキャリアパッケージ
デバイスのアウターリードボンディング法によるプロセ
スの工程断面図を、図４に、テープキャリアパッケージ
の概略図を、図５に、フォーミング後のデバイスの断面
図を示す。ここで、１０はテープキャリアパッケージデ
バイス、１１は絶縁フィルム、１２はリード、１３はデ
バイス、１４は封止のための樹脂、１５は突起電極、２
１は回路基板、２２は回路基板２１の電極、２３はハン
ダ、３１は加熱ツール、４１は切断領域を示す。図４に
おいて、絶縁フィルム１１上に形成されたリード１２
に、樹脂により封止されたデバイス１３が接続されてい
る。このテープキャリアパッケージのリード１２を破線
４１で切断し、フォーミングすると図５に示す断面形状
を有するデバイスとなる。このデバイスのフォーミング
されたリード１２はデバイス１３の底面と同じ高さとな
っている。次に、このデバイスのリード１２と基板２１
の電極２２との位置合わせを行い（図３（ａ））、加熱
ツール３１を押圧する（図３（ｂ））ことによりリード
１２と電極２２とを接続する。このとき、基板の電極２
２の表面には接続用のハンダ２３が形成されており、リ
ード１２と電極２２とはハンダによって電気的及び機械
的に接続される（図３（ｃ））。
デバイスのアウターリードボンディング法によるプロセ
スの工程断面図を、図４に、テープキャリアパッケージ
の概略図を、図５に、フォーミング後のデバイスの断面
図を示す。ここで、１０はテープキャリアパッケージデ
バイス、１１は絶縁フィルム、１２はリード、１３はデ
バイス、１４は封止のための樹脂、１５は突起電極、２
１は回路基板、２２は回路基板２１の電極、２３はハン
ダ、３１は加熱ツール、４１は切断領域を示す。図４に
おいて、絶縁フィルム１１上に形成されたリード１２
に、樹脂により封止されたデバイス１３が接続されてい
る。このテープキャリアパッケージのリード１２を破線
４１で切断し、フォーミングすると図５に示す断面形状
を有するデバイスとなる。このデバイスのフォーミング
されたリード１２はデバイス１３の底面と同じ高さとな
っている。次に、このデバイスのリード１２と基板２１
の電極２２との位置合わせを行い（図３（ａ））、加熱
ツール３１を押圧する（図３（ｂ））ことによりリード
１２と電極２２とを接続する。このとき、基板の電極２
２の表面には接続用のハンダ２３が形成されており、リ
ード１２と電極２２とはハンダによって電気的及び機械
的に接続される（図３（ｃ））。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のリードの接続方法においては、接続すべきリードの
ピッチが狭くなった場合、以下のような問題がある。す
なわち、ハンダを熔融させるために加熱されたツールを
リード側より圧し当てるため、リード直下のハンダはリ
ードの周囲に圧し広げられ、このとき、接続ピッチが狭
い場合には隣接端子間でハンダによる短絡が発生し易い
という問題があった。
来のリードの接続方法においては、接続すべきリードの
ピッチが狭くなった場合、以下のような問題がある。す
なわち、ハンダを熔融させるために加熱されたツールを
リード側より圧し当てるため、リード直下のハンダはリ
ードの周囲に圧し広げられ、このとき、接続ピッチが狭
い場合には隣接端子間でハンダによる短絡が発生し易い
という問題があった。
【０００５】そこで、本発明の目的は、上記従来の問題
点を解決して高歩留で、高信頼のリード接続方法を提供
することにある。
点を解決して高歩留で、高信頼のリード接続方法を提供
することにある。
【０００６】
【課題を解決するための手段】本発明のリード接続方法
は、テープキャリアパッケージデバイスのアウターリー
ドを切断、フォーミングして基板の電極にハンダで接続
するリード接続方法において、上記アウターリードの高
さを該アウターリードと接続されたデバイスの底面より
高くフォーミングする工程と、上記アウターリードを基
板の電極上のハンダとの間に空隙を保った状態で上記電
極と位置合わせする工程と、加熱圧着手段により上記ア
ウターリードと上記ハンダとを当接すると共に上記ハン
ダを熔融して上記アウターリードと上記電極を接続する
工程と、を含むことを特徴とする。
は、テープキャリアパッケージデバイスのアウターリー
ドを切断、フォーミングして基板の電極にハンダで接続
するリード接続方法において、上記アウターリードの高
さを該アウターリードと接続されたデバイスの底面より
高くフォーミングする工程と、上記アウターリードを基
板の電極上のハンダとの間に空隙を保った状態で上記電
極と位置合わせする工程と、加熱圧着手段により上記ア
ウターリードと上記ハンダとを当接すると共に上記ハン
ダを熔融して上記アウターリードと上記電極を接続する
工程と、を含むことを特徴とする。
【０００７】
【作用】本発明によれば、テープキャリアパッケージデ
バイスのアウターリードを切断しフォーミングした時
に、デバイス底面に対してリードを高くすることによ
り、ハンダ接続後にリードのスプリングバックによって
回路基板の配線上から若干浮いた状態で接合される。こ
のため、リードと配線の間に余分なハンダが吸収され、
隣接配線での短絡を防止することができる。
バイスのアウターリードを切断しフォーミングした時
に、デバイス底面に対してリードを高くすることによ
り、ハンダ接続後にリードのスプリングバックによって
回路基板の配線上から若干浮いた状態で接合される。こ
のため、リードと配線の間に余分なハンダが吸収され、
隣接配線での短絡を防止することができる。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【０００９】図１は、テープキャリアデバイスからデバ
イスを打ち抜き、リードフォーミングしたときの本発明
の実施例に係るデバイスの断面図である。デバイス１３
の突起電極１５とリード１２が接続（Ｉｎｎｅｒ Ｌｅ
ａｄ Ｂｏｎｄｉｎｇ）され、接続部が樹脂１４により
封止されている。本発明において、フォーミングされた
リード１２は、デバイス１３の底面と比較して高くなっ
ている。
イスを打ち抜き、リードフォーミングしたときの本発明
の実施例に係るデバイスの断面図である。デバイス１３
の突起電極１５とリード１２が接続（Ｉｎｎｅｒ Ｌｅ
ａｄ Ｂｏｎｄｉｎｇ）され、接続部が樹脂１４により
封止されている。本発明において、フォーミングされた
リード１２は、デバイス１３の底面と比較して高くなっ
ている。
【００１０】図２に、上記デバイスのリードを回路基板
の電極にハンダを用いて接続する時のプロセスの工程断
面図を示す。まず、図２（ａ）において、回路基板２１
は例えば、紙−フェノール，ガラス−エポキシあるいは
セラミック等の基板で、この上に電極２２が形成されて
いる。電極２２としては、少なくとも表面に親ハンダ金
属を有する配線で、例えばＣｕ配線やＡｕ／Ｎｉ／Ｃ
ｕ，Ａｕ／Ｃｕ／Ｗ等の多層配線等がある。この電極２
２上には、デバイスのリードとの接続を行うためのハン
ダ２３が形成されている。このハンダ２３は、Ｐｂ，Ｓ
ｎ，Ｉｎ，Ｂｉ等からなるハンダで、蒸着あるいはメッ
キ等の公知方法により形成される。この基板２１とデバ
イス１３のリード１２を位置合わせをする（図２
（ａ））。ここで、リード１２とハンダ２３との間に空
隙があるのが本発明の特徴である。
の電極にハンダを用いて接続する時のプロセスの工程断
面図を示す。まず、図２（ａ）において、回路基板２１
は例えば、紙−フェノール，ガラス−エポキシあるいは
セラミック等の基板で、この上に電極２２が形成されて
いる。電極２２としては、少なくとも表面に親ハンダ金
属を有する配線で、例えばＣｕ配線やＡｕ／Ｎｉ／Ｃ
ｕ，Ａｕ／Ｃｕ／Ｗ等の多層配線等がある。この電極２
２上には、デバイスのリードとの接続を行うためのハン
ダ２３が形成されている。このハンダ２３は、Ｐｂ，Ｓ
ｎ，Ｉｎ，Ｂｉ等からなるハンダで、蒸着あるいはメッ
キ等の公知方法により形成される。この基板２１とデバ
イス１３のリード１２を位置合わせをする（図２
（ａ））。ここで、リード１２とハンダ２３との間に空
隙があるのが本発明の特徴である。
【００１１】次に、所定の温度に調整された加熱ツール
３１でリード１２を押圧することによりハンダ２３を熔
融する（図２（ｂ））。その後、加熱ツール３１を上方
に上げると、ハンダ２３が熔融した状態でリード１２の
拘束がなくなるために、リード１２がスプリングバック
によって若干上方に持ち上げられ（図２（ｃ））、ハン
ダ２３が表面張力のためにリード１２と電極２２との間
に集まり、余分なハンダを吸収することができる。以上
から、本発明によれば、隣接電極間の短絡の原因となる
余分なハンダをリードと回路基板上の電極間に吸収する
ことができ、隣接電極間の短絡を防止できる。
３１でリード１２を押圧することによりハンダ２３を熔
融する（図２（ｂ））。その後、加熱ツール３１を上方
に上げると、ハンダ２３が熔融した状態でリード１２の
拘束がなくなるために、リード１２がスプリングバック
によって若干上方に持ち上げられ（図２（ｃ））、ハン
ダ２３が表面張力のためにリード１２と電極２２との間
に集まり、余分なハンダを吸収することができる。以上
から、本発明によれば、隣接電極間の短絡の原因となる
余分なハンダをリードと回路基板上の電極間に吸収する
ことができ、隣接電極間の短絡を防止できる。
【００１２】以上の説明において、リードとハンダとの
濡れ性あるいは電極とハンダとの濡れ性を向上させるた
めにフラックスを用いることができる。また、ハンダの
供給方法として、ハンダクリームを基板電極上に印刷で
供給してもよい。
濡れ性あるいは電極とハンダとの濡れ性を向上させるた
めにフラックスを用いることができる。また、ハンダの
供給方法として、ハンダクリームを基板電極上に印刷で
供給してもよい。
【００１３】また、図６に示すような形態でデバイスの
リードをフォーミングしても、同様の効果を得ることが
できる。つまり、リード１２は樹脂１４で封止されてい
ない所で折曲してフォーミングを行ってもよく、デバイ
ス１３の底面よりも高く形成されている。
リードをフォーミングしても、同様の効果を得ることが
できる。つまり、リード１２は樹脂１４で封止されてい
ない所で折曲してフォーミングを行ってもよく、デバイ
ス１３の底面よりも高く形成されている。
【００１４】なお、本発明は、上記実施例に限定され
ず、特許請求の範囲で種々の変更が可能である。
ず、特許請求の範囲で種々の変更が可能である。
【００１５】
【発明の効果】本発明によれば、テープキャリアパッケ
ージデバイスのアウターリードを切断，フォーミングし
て基板上にハンダで接続する形態のデバイスの実装方法
において、フォーミングされたリードの高さを、デバイ
スの底面に対して高くすることにより、余分なハンダを
吸収することができ隣接端子間での短絡を防止すること
ができる。高歩留りで、高信頼のリード接続方法を提供
できる。
ージデバイスのアウターリードを切断，フォーミングし
て基板上にハンダで接続する形態のデバイスの実装方法
において、フォーミングされたリードの高さを、デバイ
スの底面に対して高くすることにより、余分なハンダを
吸収することができ隣接端子間での短絡を防止すること
ができる。高歩留りで、高信頼のリード接続方法を提供
できる。
【図１】本発明の実施例を説明するためのデバイスの断
面図である。
面図である。
【図２】本発明の一実施例に係るプロセスを説明するた
めの断面図である。
めの断面図である。
【図３】従来技術を用いたプロセスを説明するための断
面図である。
面図である。
【図４】テープキャリアパッケージデバイスを説明する
ための図である。
ための図である。
【図５】従来技術を説明するためのデバイスの断面図で
ある。
ある。
【図６】本発明の他の実施例を説明するためのデバイス
の断面図である。
の断面図である。
１０ テープキャリアパッケージデバイス １１ 絶縁フィルム １２ リード（アウターリード） １３ デバイス １４ 樹脂 １５ 突起電極 ２１ 回路基板 ２２ 電極 ２３ ハンダ ３１ 加熱ツール
Claims (1)
- 【請求項１】 テープキャリアパッケージデバイスのア
ウターリードを切断、フォーミングして基板の電極にハ
ンダで接続するリード接続方法において、 上記アウターリードの高さを該アウターリードと接続さ
れたデバイスの底面より高くフォーミングする工程と、 上記アウターリードを基板の電極上のハンダとの間に空
隙を保った状態で上記電極と位置合せする工程と、 加熱圧着手段により上記アウターリードと上記ハンダと
を当接すると共に上記ハンダを熔融して上記アウターリ
ードと上記電極を接続する工程と、を含むことを特徴と
するリード接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272519A JP2863424B2 (ja) | 1993-10-29 | 1993-10-29 | リード接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5272519A JP2863424B2 (ja) | 1993-10-29 | 1993-10-29 | リード接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07130791A JPH07130791A (ja) | 1995-05-19 |
| JP2863424B2 true JP2863424B2 (ja) | 1999-03-03 |
Family
ID=17515032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5272519A Expired - Fee Related JP2863424B2 (ja) | 1993-10-29 | 1993-10-29 | リード接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2863424B2 (ja) |
-
1993
- 1993-10-29 JP JP5272519A patent/JP2863424B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07130791A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
| JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
| US6143991A (en) | Bump electrode with adjacent pad and insulation for solder flow stopping | |
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| EP2023387A1 (en) | Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device | |
| US5306664A (en) | Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device | |
| JP2004281540A (ja) | 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器 | |
| US20050253258A1 (en) | Solder flow stops for semiconductor die substrates | |
| JP2863424B2 (ja) | リード接続方法 | |
| JPH05144821A (ja) | 半導体装置 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP2000232119A (ja) | 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP2848346B2 (ja) | 電子部品の実装方法 | |
| JP2000340594A (ja) | 転写バンプシートとその製造方法 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
| JP2002043466A (ja) | ボールグリッドアレイパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |