DE102020122125A1 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102020122125A1
DE102020122125A1 DE102020122125.8A DE102020122125A DE102020122125A1 DE 102020122125 A1 DE102020122125 A1 DE 102020122125A1 DE 102020122125 A DE102020122125 A DE 102020122125A DE 102020122125 A1 DE102020122125 A1 DE 102020122125A1
Authority
DE
Germany
Prior art keywords
circuit board
semiconductor device
printed circuit
semiconductor
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020122125.8A
Other languages
English (en)
Inventor
Satoshi Kondo
Hidetoshi Ishibashi
Hiroshi Yoshida
Nobuhiro Asaji
Junji Fujino
Yusuke ISHIYAMA
Hodaka Rokubuichi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020122125A1 publication Critical patent/DE102020122125A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605Shape
    • H01L2224/06051Bonding areas having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10242Metallic cylinders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10287Metal wires as connectors or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/047Soldering with different solders, e.g. two different solders on two sides of the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process

Abstract

Ein Halbleitermodul umfasst: eine isolierte Schaltungsplatine; eine Halbleitervorrichtung, die auf der isolierten Schaltungsplatine montiert ist; eine gedruckte Leiterplatte, die oberhalb der isolierten Schaltungsplatine und der Halbleitervorrichtung angeordnet ist und ein Durchgangsloch aufweist; einen Metallpfosten, der ein unteres Ende, das an eine obere Oberfläche der Halbleitervorrichtung gebondet ist, und einen zylindrischen Teilbereich aufweist, der durch das Durchgangsloch dringt und an die gedruckte Leiterplatte gebondet ist; ein Gehäuse, das die isolierte Schaltungsplatine, die Halbleitervorrichtung, die gedruckte Leiterplatte und den Metallpfosten umgibt; und ein Versiegelungsmaterial, das ein Inneres des Gehäuses versiegelt.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf ein Halbleitermodul mit einer im Modul integrierten gedruckten Leiterplatte.
  • Hintergrund
  • In einem allgemeinen Leistungsmodul werden eine Halbleitervorrichtung und eine Schaltungsstruktur durch einen Metalldraht oder dergleichen verbunden, um eine Schaltung auszubilden. Eine Technik, um eine Verbindung mit einer Halbleitervorrichtung unter Verwendung einer gedruckten Leiterplatte auszuführen, wurde für eine höhere Dichte und höhere Zuverlässigkeit eines Moduls vorgeschlagen. Herkömmlicherweise wurde realisiert, dass eine Halbleitervorrichtung auf einer isolierten Schaltungsplatine montiert wird und ein an eine obere Oberfläche der Halbleitervorrichtung gebondeter flacher Kupferdraht durch ein Durchgangsloch einer gedruckten Leiterplatte dringt und daran gebondet wird (siehe zum Beispiel 4 von JP 2016-29688 A ).
  • Zusammenfassung
  • Herkömmlicherweise wurden eine Halbleitervorrichtung innerhalb eines versiegelten Moduls und eine gedruckte Leiterplatte außerhalb des Moduls so miteinander verbunden, dass die Genauigkeit der Spaltsteuerung zwischen der Halbleitervorrichtung und der gedruckten Leiterplatte nicht erforderlich war. Auf der anderen Seite ist es, wenn eine gedruckte Leiterplatte innerhalb eines Moduls integriert wird, erforderlich, den Spalt zwischen einer Halbleitervorrichtung und der gedruckten Leiterplatte mit einem Versiegelungsmaterial zu füllen, so dass die Genauigkeit der Spaltsteuerung zwischen der Halbleitervorrichtung und der gedruckten Leiterplatte erforderlich ist.
  • Eine isolierte Schaltungsplatine kann sich aufgrund thermischer Spannung wölben. Insbesondere wenn Halbleitervorrichtungen mit unterschiedlichen Dicken auf einer isolierten Schaltungsplatine montiert werden, kann es zu einer Wölbung kommen. Die Wölbung ist eine dreidimensionale Wölbung in alle Richtungen, die nicht nur eine Z-Richtung (vertikalen Richtung), sondern auch X- und Y-Richtungen (laterale Richtung) einschließen. Jedoch ist ein flacher Kupferdraht eine parallele flache Platte, so dass sie eine hohe Steifigkeit in den X- und Y-Richtungen aufweist und kaum verformt wird. Daher waren flache Kupferdrähte in der Lage, der Wölbung in der vertikalen Richtung zu folgen, hatten aber Schwierigkeiten, der Wölbung in den X- und Y-Richtungen zu folgen.
  • Im Stand der Technik werden flache Kupferdrähte umgebogen, und somit gibt es eine Restspannung durch Zurückdrücken oder Biegen oder dergleichen, so dass es schwierig ist, die Höhe einheitlich einzurichten, und es schwierig ist, die Spaltsteuerung zwischen einer Halbleitervorrichtung und einer gedruckten Leiterplatte vorzunehmen. Wenn das Intervall zwischen den umgebogenen Kupferdrähten vergrößert wird, kann die Höhe leicht einheitlich eingerichtet werden, aber die Höhe nimmt so zu, dass die Kupferdrähte nicht in einem Gehäuse untergebracht werden können. Daher werden die umgebogenen Kupferdrähte so einander benachbart angeordnet, dass deren Stromflussrichtungen einander entgegengesetzt sind und sie somit einen Effekt der Reduzierung einer Selbstinduktivität aufweisen. Wenn jedoch das Intervall zwischen den gefalteten Kupferdrähten vergrößert wird, wird der Effekt reduziert.
  • Wie oben beschrieben wurde, war es, wenn eine Halbleitervorrichtung und eine gedruckte Leiterplatte miteinander verbunden werden, indem der herkömmliche flache Kupferdraht verwendet wird, schwierig, die Spaltsteuerung zwischen der Halbleitervorrichtung und der gedruckten Leiterplatte durchzuführen. Aus diesem Grund bestand ein Problem, dass, wenn eine gedruckte Leiterplatte in einem Modul integriert wird, der Füllerfolg des Versiegelungsmaterials reduziert wird und eine Isolierungsleistung und strukturelle Zuverlässigkeit verschlechtert werden.
  • Die vorliegende Offenbarung bzw. Erfindung wurde gemacht, um das oben beschriebene Problem zu lösen, und hat eine Aufgabe, ein Halbleitermodul zu erhalten, das imstande ist, eine Isolierungsleistung und strukturelle Zuverlässigkeit zu verbessern.
  • Ein Halbleitermodul gemäß der vorliegenden Offenbarung umfasst: eine isolierte Schaltungsplatine; eine Halbleitervorrichtung, die auf der isolierten Schaltungsplatine montiert ist; eine gedruckte Leiterplatte, die oberhalb der isolierten Schaltungsplatine und der Halbleitervorrichtung angeordnet ist und ein Durchgangsloch aufweist; einen Metallpfosten, der ein unteres Ende, das an eine obere Oberfläche der Halbleitervorrichtung gebondet ist, und einen zylindrischen Teilbereich aufweist, der durch das Durchgangsloch dringt und an die gedruckte Leiterplatte gebondet ist; ein Gehäuse, das die isolierte Schaltungsplatine, die Halbleitervorrichtung, die gedruckte Leiterplatte und den Metallpfosten umgibt; und ein Versiegelungsmaterial, das ein Inneres des Gehäuses versiegelt.
  • In der vorliegenden Offenbarung dringt der zylindrische Teilbereich des Metallpfostens durch das Durchgangsloch und ist an die gedruckte Leiterplatte gebondet. Der zylindrische Teilbereich bewegt sich in Bezug auf das Durchgangsloch, so dass der Metallpfosten und die gedruckte Leiterplatte der Wölbung der isolierten Schaltungsplatine in der vertikalen Richtung folgen können. Ferner wird der zylindrische Teilbereich in der lateralen Richtung leicht verformt. Daher können der Metallpfosten und die gedruckte Leiterplatte omnidirektionalen dreidimensionalen Wölbungen der isolierten Schaltungsplatine folgen. Dementsprechend kann der Spalt zwischen der isolierten Schaltungsplatine und der gedruckten Leiterplatte gesteuert werden. Infolgedessen wird der Füllerfolg des Versiegelungsmaterials verbessert, so dass die Isolierungsleistung und die strukturelle Zuverlässigkeit verbessert werden können.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Offenbarung werden sich aus der folgenden detaillierten Beschreibung vollständiger zeigen.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer ersten Ausführungsform zeigt.
    • 2 ist eine Draufsicht des Metallpfostens.
    • 3 ist eine Draufsicht der Halbleitervorrichtung.
    • 4 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer zweiten Ausführungsform zeigt.
    • 5 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer dritten Ausführungsform zeigt.
    • 6 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer vierten Ausführungsform zeigt.
    • 7 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer fünften Ausführungsform zeigt.
  • Beschreibung von Ausführungsformen
  • Ein Halbleitermodul gemäß den Ausführungsformen der vorliegenden Offenbarung wird unter Bezugnahme auf die Zeichnungen beschrieben. Die gleichen Komponenten sind mit den gleichen Symbolen bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer ersten Ausführungsform zeigt. Eine Schaltungsstruktur 2 ist auf einer Oberfläche einer isolierten Schaltungsplatine 1 ausgebildet, die mit Harz isoliert ist. Halbleitervorrichtungen 3 und 4 sind auf der isolierten Schaltungsplatine 1 montiert. Beispielsweise ist die Halbleitervorrichtung 3 ein Bipolartransistor mit isoliertem Gate (IGBT). Die Halbleitervorrichtung 4 ist eine Freilaufdiode (FWDi). Die Dicke der Halbleitervorrichtung 3 beträgt 0,1 mm, die Dicke der Halbleitervorrichtung 4 beträgt 0,3 mm, und die beiden Halbleitervorrichtungen weisen unterschiedliche Dicken auf. Man beachte, dass andere elektronische Komponenten als die Halbleitervorrichtungen 3 und 4 auf der isolierten Schaltungsplatine 1 montiert sein können.
  • Eine gedruckte Leiterplatte 5 ist oberhalb der isolierten Schaltungsplatine 1 und der Halbleitervorrichtungen 3 und 4 angeordnet. Die gedruckte Leiterplatte 5 weist Durchgangslöcher 6a, 6b und 6c und eine Schaltungsstruktur 7 aus einer oder mehr Schichten auf. Die Halbleitervorrichtungen 3 und 4 sind mittels eines Die-Bondingmaterials 8 an die Schaltungsstruktur 2 der isolierten Schaltungsplatine 1 gebondet. Metallpfosten 9 und 10 mit unterschiedlichen Formen sind mit einem Bondingmaterial 11 an die oberen Oberflächen der Halbleitervorrichtungen 3 bzw. 4 gebondet.
  • Der Metallpfosten 9 weist einen Basisabschnitt 9a mit einer großen Querschnittsfläche und zylindrische Teilbereiche 9b und 9c auf, die zwei, vom Basisabschnitt 9a abgezweigte Teilbereiche sind. Die beiden zylindrischen Teilbereiche 9b und 9c dringen durch die beiden Durchgangslöcher 6a bzw. 6b und sind an die Schaltungsstruktur 7 der gedruckten Leiterplatte 5 gebondet. 2 ist eine Draufsicht des Metallpfostens 10. Der Metallpfosten 10 weist einen an die Halbleitervorrichtung 4 gebondeten Basisteilbereich 10a und einen zylindrischen Teilbereich 10b auf, der durch das Durchgangsloch 6c dringt und mit einem Bondingmaterial 12 an die Schaltungsstruktur 7 gebondet ist.
  • In einem Montageprozess des Halbleitermoduls werden hier zuerst die Metallpfosten 9 und 10 mit dem Bondingmaterial 11 an die oberen Oberflächen der Halbleitervorrichtungen 3 bzw. 4 gebondet. Als Nächstes lässt man die Metallpfosten 9 und 10 durch die Durchgangslöcher 6a, 6b und 6c der gedruckten Leiterplatte 5 dringen und werden sie mit dem Bondingmaterial 12 an die Schaltungsstruktur 7 gebondet. Zu dieser Zeit sind die Bondingmaterialien 11 und 12 gleichzeitig geschmolzen. Eine Verwerfung bzw. Wölbung tritt aufgrund einer Differenz im thermischen Ausdehnungskoeffizienten zwischen der isolierten Schaltungsplatine 1 und den Halbleitervorrichtungen 3 und 4 in der isolierten Schaltungsplatine 1 auf. Die Metallpfosten 9, 10, die an das auf den oberen Oberflächen der Halbleitervorrichtungen 3 und 4 geschmolzene Bondingmaterial 11 mittels Oberflächenspannung angeklebt wurden, folgen der Wölbung der isolierten Schaltungsplatine 1.
  • Ein Gehäuse 13 umgibt die isolierte Schaltungsplatine 1, die Halbleitervorrichtungen 3 und 4, die gedruckte Leiterplatte 5 und die Metallpfosten 9 und 10. Um die isolierte Schaltungsplatine 1, die Halbleitervorrichtungen 3 und 4 und die gedruckte Leiterplatte 5 zu schützen, wird das Innere des Gehäuses 13 mit einem Versiegelungsmaterial 14 versiegelt. Das Versiegelungsmaterial 14 ist ein isolierendes Versiegelungsmaterial wie etwa hartes Epoxidharz. Die Viskosität des harten Epoxidharzes beträgt etwa 20 bis 50 Pa·s, was etwa 10 bis 100 mal größer als die Viskosität von 0,5 bis 2 Pa·s eines Silikongels ist, das ein übliches Versiegelungsmaterial ist. Es ist notwendig, dass das Versiegelungsmaterial 14 wie oben beschrieben in Bereiche oberhalb der Halbleitervorrichtungen 3 und 4 gefüllt wird, die engste Teilbereiche zwischen der isolierten Schaltungsplatine 1 und der gedruckten Leiterplatte 5 sind. Daher ist unter Berücksichtigung der Schwierigkeit bei der Fließfähigkeit des Versiegelungsmaterials 14 und der großen Viskosität des Versiegelungsmaterials 14 ein Spalt von zumindest 200 µm oder mehr erforderlich. Man beachte, dass die erforderliche Spaltgröße mit Stehspannungen der Halbleitervorrichtungen 3 und 4 zusammenhängt.
  • Wenn beispielsweise das Material der Schaltungsstruktur 2 der isolierten Schaltungsplatine 1 Cu ist, ist der thermische Ausdehnungskoeffizient gleich 17. Wenn das Material der Halbleitervorrichtungen 3 und 4 SiC ist, ist der thermische Ausdehnungskoeffizient gleich 7. Diese Differenz im thermischen Ausdehnungskoeffizienten verursacht bei Temperaturen, bei denen das Bondingmaterial 11 geschmolzen und gehärtet wird, das Auftreten einer Wölbung oder Verformung in der isolierten Schaltungsplatine 1. Aus diesem Grund werden die Spalte zwischen den Halbleitervorrichtungen 3 und 4 und der gedruckten Leiterplatte 5 ungleich.
  • Auf der anderen Seite dringen in der vorliegenden Ausführungsform die zylindrischen Teilbereiche 9b, 9c, 10b der Metallpfosten 9 und 10 durch die Durchgangslöcher 6a, 6b und 6c der gedruckten Leiterplatte 5 und werden an die Schaltungsstruktur 7 gebondet. Die zylindrischen Teilbereiche 9b, 9c und 10b bewegen sich bezüglich der Durchgangslöcher 6a, 6b und 6c, während das Bondingmaterial 12 geschmolzen ist, so dass die Metallpfosten 9 und 10 und die gedruckte Leiterplatte 5 der Wölbung der isolierten Schaltungsplatine 1 in der vertikalen Richtung folgen können. Ferner werden die zylindrischen Teilbereiche 9b, 9c und 10b in der lateralen Richtung leicht verformt. Deshalb können die Metallpfosten 9 und 10 und die gedruckte Leiterplatte 5 omnidirektionalen dreidimensionalen Wölbungen der isolierten Schaltungsplatine 1 folgen. Dementsprechend kann der Spalt zwischen der isolierten Schaltungsplatine 1 und der gedruckten Leiterplatte 5 gesteuert werden, und ein einheitlicher Spalt von etwa 200 µm bis 2 mm kann wie geplant stabil erhalten werden. Infolgedessen wird der Füllerfolg des Versiegelungsmaterials 14 verbessert, und das Versiegelungsmaterial 14 wird ausreichend in den Spalt gefüllt, ohne eine unvollständige Füllung des Versiegelungsmaterials 14 durch Blasen oder dergleichen hervorzurufen, so dass die Isolierungsleistung und die strukturelle Zuverlässigkeit verbessert werden können.
  • Im Stand der Technik wird ferner ein Verdrahtungsanschluss mit einem Versiegelungsmaterial fixiert, während er aufgrund einer Wölbung einer Platine verformt ist, und wird mit einer gedruckten Leiterplatte außerhalb eines Moduls verbunden. Daher war es erforderlich, die Durchmesser der Durchgangslöcher der gedruckten Leiterplatte zu vergrößern. Auf der anderen Seite wird in der vorliegenden Ausführungsform die gedruckte Leiterplatte 5 im Modul so integriert, dass eine Versiegelung durchgeführt wird, nachdem die gedruckte Leiterplatte 5 und die Metallpfosten 9 und 10 aneinander gebondet sind. Darüber hinaus können die Metallpfosten 9 und 10 und die gedruckte Leiterplatte 5 der Wölbung der isolierten Schaltungsplatine 1 wie oben beschrieben folgen, so dass die Durchmesser der Durchgangslöcher 6a, 6b und 6c der gedruckten Leiterplatte 5 nicht so groß sein müssen.
  • Wenn eine Vielzahl an Halbleitervorrichtungen 3 und 4 mit unterschiedlichen Dicken auf der isolierten Schaltungsplatine 1 montiert ist, kann es zu einer Wölbung der isolierten Schaltungsplatine 1 kommen. Daher ist besonders wichtig, der Wölbung zu folgen. Ferner weist ein herkömmlicher Verdrahtungsanschluss, der durch Umbiegen eines flachen Kupferdrahts erhalten wird, eine lange Verdrahtungslänge und einen großen elektrischen Widerstand auf. Auf der anderen Seite sind die Metallpfosten 9 und 10 für ein Halbleitermodul geeignet, in welchem große Ströme fließen, da die Metallpfosten 9 und 10 die Verdrahtungslänge verkürzen und den elektrischen Widerstand reduzieren können.
  • Wenn man einen Strom unter Verwendung der Durchgangslöcher der gedruckten Leiterplatte 5 in einem Leistungs-Halbleiter fließen lässt, um einige zehn bis einige hundert Ampere zu steuern, ist der Metallpfosten 9 mit einer gegabelten Struktur effektiv. Die Querschnittsform des Metallpfostens 10 ist eine invertierte T-Form. Die Breite des zylindrischen Teilbereichs 10b auf der oberen Seite des Metallpfostens 10 ist kleiner als die Breite des Durchgangslochs 6c, wodurch ein Spalt zwischen ihnen sichergestellt wird. Durch diesen Spalt ist ein Bereich zum Verfolgen der Wölbung der isolierten Schaltungsplatine 1 bestimmt. Auf der anderen Seite ist die Breite des Basisteilbereichs 10a auf der unteren Seite des Metallpfostens 10 größer als die Breite des Durchgangslochs 6c. Da der Basisteilbereich 10a als Stoppeinrichtung dient, um zu verhindern, dass die gedruckte Leiterplatte 5 herabfällt, kann ein Spalt zwischen der isolierten Schaltungsplatine 1 und der gedruckten Leiterplatte 5 sichergestellt werden. Da die Bondingfläche zwischen dem Metallpfosten 10 und der Halbleitervorrichtung 4 vergrößert ist, wird außerdem eine Wärmeabstrahlung von der Halbleitervorrichtung 4 gesteigert.
  • Es ist vorzuziehen, dass der Schmelzpunkt des Bondingmaterials 11 so eingerichtet ist, dass er höher als der Schmelzpunkt des Bondingmaterials 12 ist. Somit wird, nachdem die Temperatur in einem Heizofen oder dergleichen erhöht wird, um die beiden Materialien zu schmelzen, das Bondingmaterial 11 früher verfestigt, wenn die Temperatur abnimmt und das Bondingmaterial 12 noch geschmolzen ist. Dementsprechend können sich die Metallpfosten 9 und 10 in den Durchgangslöchern 6a, 6b und 6c der gedruckten Leiterplatte 5 ungehindert bewegen, so dass die Metallpfosten 9 und 10 und die gedruckte Leiterplatte 5 der Wölbung in der vertikalen Richtung der isolierten Schaltungsplatine 1 folgen können. Da auf das vorher verfestigte Bondingmaterial 11 keine Last angewendet wird, ist es überdies möglich, ein Bondingversagen des Bondingmaterials 11 zu vermeiden. Da das Bondingmaterial 11 zum Bonden der Halbleitervorrichtungen 3 und 4 und der Metallpfosten 9 und 10 früher verfestigt wird, ist es außerdem möglich, eine Positionsverschiebung der Metallpfosten 9 und 10 in Bezug auf die Halbleitervorrichtungen 3 und 4 zu verhindern.
  • Wenn eine Größe einer Signalelektrode wie etwa einer Gateelektrode auf der oberen Oberfläche der Halbleitervorrichtung 3 vergrößert wird, nimmt die Fläche einer Leistungselektrode wie etwa einer Emitterelektrode entsprechend ab, was die Leistungsfähigkeit als Leistungs-Halbleitervorrichtung verschlechtert. Dementsprechend ist eine hohe Positionsgenauigkeit für das Bonden des Metallpfostens an eine Signalelektrode erforderlich, da die Fläche der Signalelektrode nicht vergrößert werden kann. Die vorliegende Ausführungsform ist auch zum Bonden des Metallpfostens an die Signalelektrode wie oben beschrieben effektiv.
  • Zweite Ausführungsform
  • 3 ist eine Draufsicht der Halbleitervorrichtung. Die Halbleitervorrichtung 3 ist ein IGBT-Chip mit einer großen Größe, um einen großen Stromfluss zu erzeugen. Eine Gateelektrode 15, die eine Signalelektrode ist, durch die ein Steuerungssignal fließt, ist auf der oberen Oberfläche der Halbleitervorrichtung 3 vorgesehen. Emitterelektroden 16a und 16b, die Leistungselektroden sind, durch die ein großer Strom fließt, sind separat voneinander auf der oberen Oberfläche der Halbleitervorrichtung 3 vorgesehen. Eine Trennlinie 17 ist zwischen den Emitterelektroden 16a und 16b ausgebildet. Die Trennlinie 17 ist auf ein Potential eingestellt, das von demjenigen eines Erregungsbereichs verschieden ist, und somit würde, falls die Trennlinie 17 und der Erregungsbereich miteinander in Kontakt kommen, die Halbleitervorrichtung 3 nicht funktionieren.
  • 4 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer zweiten Ausführungsform zeigt. Die zylindrischen Teilbereiche 9b und 9c des Metallpfostens 9, welche sich nach unten erstrecken, sind in die Durchgangslöcher 6a bzw. 6b eingesetzt, wobei der Basisabschnitt 9a des Metallpfostens 9 nach oben gewandt ist. Die Spitzen der zylindrischen Teilbereiche 9b und 9c sind ohne Berühren der Trennlinie 17 der Halbleitervorrichtung 3 an die Emitterelektroden 16a bzw. 16b gebondet. Infolgedessen kann die Bondingfläche zwischen dem Metallpfosten 9 und der Halbleitervorrichtung 3 vergrößert werden, was für das Bonden an die Halbleitervorrichtung 3, die an einen großen Strom angepasst werden kann, vorteilhaft ist. Die übrigen Konfigurationen und Effekte sind ähnlich jenen der ersten Ausführungsform.
  • Man beachte, dass die Querschnittsform des Metallpfostens 10 im Gegensatz zur ersten Ausführungsform T-förmig ist und somit keine Stoppeinrichtung vorhanden ist, um zu verhindern, dass die gedruckte Leiterplatte 5 herabfällt. Daher kann die gedruckte Leiterplatte 5 an dem Gehäuse 13 fixiert und von ihm getragen werden, um einen Spalt zwischen der isolierten Schaltungsplatine 1 und der gedruckten Leiterplatte 5 sicherzustellen. Alternativ dazu kann der Spalt unter Verwendung des Metallpfostens 10 mit der invertierten T-Form der ersten Ausführungsform sichergestellt werden.
  • Dritte Ausführungsform
  • 5 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer dritten Ausführungsform zeigt. In der vorliegenden Ausführungsform werden anstelle der Metallpfosten 9 und 10 Metalldrähte 18 verwendet. Jeder der Metalldrähte 18 ist an seinen beiden Enden auf der unteren Oberfläche der gedruckten Leiterplatte 5 mit der Schaltungsstruktur 7 verbunden und hängt herab. Die Metalldrähte 18, welche vorher so gesteuert werden können, dass sie eine erforderliche Höhe haben, sind an die gedruckte Leiterplatte 5 gebondet. Die herabhängenden Teilbereiche der Metalldrähte 18 sind durch ein Bondingmaterial 19 an die oberen Oberflächen der Halbleitervorrichtungen 3 und 4 gebondet. Die Metalldrähte 18 sind aus einem Material geschaffen, das an das Bondingmaterial 19 gebondet werden kann, und sind beispielsweise Cu-Drähte.
  • In der vorliegenden Ausführungsform kann, indem man die Höhen der Metalldrähte 18 steuert, der Spalt zwischen der gedruckten Leiterplatte 5 und der isolierten Schaltungsplatine 1 beliebig eingerichtet werden. Dementsprechend wird der Füllerfolg des Versiegelungsmaterials 14 gesteigert und können die Isolierungsleistung und die strukturelle Zuverlässigkeit verbessert werden. Die Höhe des Metalldrahts 18 wird einfacher als bei einer Blattfederstruktur gesteuert. Daher kann, selbst wenn eine Vielzahl gebondeter Teilbereiche vorhanden ist, die Steuerung der Höhe individuell vorgenommen werden.
  • Man beachte, dass, wenn eine Vielzahl an Metalldrähten 18 verwendet wird, die gedruckte Leiterplatte 5 von allein den Metalldrähten 18 getragen werden kann, aber die gedruckte Leiterplatte 5 an dem Gehäuse 13 fixiert und von ihm getragen werden kann. Darüber hinaus kann eine Vielzahl an Metalldrähten 18 an eine Leistungselektrode gebondet sein, durch die ein großer Strom fließt, wohingegen ein Metalldraht 18 an eine Signalelektrode gebondet ist, durch den ein kleiner Strom fließt. Infolgedessen kann die Konfiguration der vorliegenden Ausführungsform auch für eine Verbindung einer Signalelektrode, die im Allgemeinen eine kleine Fläche aufweist, verwendet werden. Der Durchmesser des Cu-Drahts liegt in einem Bereich zwischen 200 µm und 500 µm, wird aber zusammen mit der Anzahl an Drähten ausgewählt, die durch die Nennströme der Halbleitervorrichtungen 3 und 4 bestimmt ist. Wie oben beschrieben wurde, findet, da der Durchmesser des Metalldrahts 18 groß ist und ein gewisser Grad an Steifigkeit erhalten werden kann, keine Einwirkung der Füllung des Versiegelungsmaterials 14, zum Beispiel eine Verformung des Metalldrahts 18, statt.
  • Vierte Ausführungsform
  • 6 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer vierten Ausführungsform zeigt. In der vorliegenden Ausführungsform werden anstelle der Metallpfosten 9 und 10 Einpressvorrichtungen 20 (engl.: press-fit) verwendet. Die Einpressvorrichtung 20 wird auch tulpenförmige Einpressvorrichtung (engl.: tulip press) genannt, und untere Enden der Einpressvorrichtungen 20 sind durch das Bondingmaterial 11 an die oberen Oberflächen der Halbleitervorrichtungen 3 und 4 gebondet, und deren Einpressteilbereiche sind in die Durchgangslöcher 6a, 6b und 6c direkt im Presssitz eingepasst bzw. eingepresst. Bevor sie eingepresst werden, weisen die Einpressvorrichtungen 20 größere Breiten als die Durchmesser der Durchgangslöcher 6a, 6b und 6c auf. Die Kontakte zwischen den Einpressvorrichtungen 20 und den Durchgangslöchern 6a, 6b und 6c werden unter einem durch elastische Verformung der eingepressten Einpressvorrichtungen 20 hervorgerufenen Druck aufrechterhalten.
  • Indem man die Einpressvorrichtungen 20 nutzt, ist es möglich, ohne Verwendung des Bondingmaterials 12 eine elektrische Verbindung mit der gedruckten Leiterplatte 5 durchzuführen. Aus diesem Grund ist es möglich, die Verbindung in einem Zustand normaler Temperatur vorzunehmen, und es ist unnötig, während einer Montage die Temperatur zum Schmelzen des Bondingmaterials 12 zu erhöhen. Daher ist die Montage vereinfacht und ist die Produktivität ausgezeichnet. Da die Einpressvorrichtungen 20 leicht angebracht und gelöst werden können, sind die Einpressvorrichtungen 20 effektiv, wenn es erforderlich ist, die gedruckte Leiterplatte 5 auszutauschen. Die übrigen Konfigurationen und Effekte sind ähnlich jenen der ersten Ausführungsform.
  • Fünfte Ausführungsform
  • 7 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer fünften Ausführungsform zeigt. Die vorliegende Ausführungsform enthält die Metallpfosten 9 und 10 mit den zylindrischen Teilbereichen 9b, 9c und 10b der ersten oder zweiten Ausführungsform, die Metalldrähte 18 der dritten Ausführungsform und die Einpressvorrichtungen 20 der vierten Ausführungsform alle.
  • Da sich ein Anwendungsbereich von Leistungs-Halbleitervorrichtungen erweitert, wird in Zukunft ein Fall auftreten, in dem mehrere Schaltungen und Halbleitervorrichtungen wie etwa eine SiC-Vorrichtung oder SiC-Vorrichtungen, die für die Schaltungen am geeignetsten sind, in einer Leistungs-Halbleitereinrichtung gemischt und montiert werden. In solch einem Fall kann, indem man die Konfigurationen der ersten bis vierten Ausführungsformen kombiniert und eine Kombination selektiv verwendet, eine interne Schaltung in einem optimalen Raum konfiguriert werden, und kann eine hochintegrierte Leistungs-Halbleitereinrichtung erhalten werden.
  • In der vorliegenden Offenbarung können innerhalb des Umfangs der Offenbarung die Ausführungsformen und Modifikationen frei kombiniert werden, und jede Ausführungsform kann geeignet modifiziert oder weggelassen werden. Die isolierte Schaltungsplatine 1 ist eine isolierte Schaltungsplatine, die mittels Harz isoliert ist. Jedoch ist die isolierte Schaltungsplatine 1 nicht auf die obigen Art beschränkt und kann eine isolierte Schaltungsplatine, die aus einem keramischen Grundmaterial besteht, oder ein strukturierter Leitungsrahmen sein. Die Halbleitervorrichtungen 3 und 4 sind nicht auf IGBTs beschränkt, sondern können Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET) sein. Das Versiegelungsmaterial 14 ist nicht auf hartes Epoxidharz beschränkt, sondern kann ein Versiegelungsmaterial auf Silikonbasis sein, das ähnliche Effekte erzielen kann. Das Die-Bondingmaterial 8 und die Bondingmaterialien 11, 12 und 19 sind im Allgemeinen ein Lötmetall. Diese Materialien sind jedoch nicht auf die obige Art beschränkt und können Bondingmaterialien sein, die sinterbare Ag- oder Cu-Teilchen enthalten. Indem man ein sinterbares Bondingmaterial verwendet, kann verglichen mit dem Fall eines Lötmetall-Bonding die Lebensdauer der gebondeten Teilbereiche verbessert werden. Wenn die Halbleitervorrichtungen 3 und 4, die aus Halbleitern mit breiter Bandlücke gebildet sind, die bei hoher Temperatur arbeiten können, verwendet werden, um von den Charakteristiken Gebrauch zu machen, ist eine Verbesserung der Lebensdauer der gebondeten Teilbereiche durch Verwenden eines gesinterten Materials effektiv.
  • Die Halbleitervorrichtungen 3 und 4 sind nicht auf aus Silizium gebildete Vorrichtungen beschränkt, sondern können stattdessen aus einem Halbleiter mit breiter Bandlücke gebildet sein, der eine breitere Bandlücke als diejenige von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist beispielsweise ein Siliziumcarbid, ein Material auf Gallium-Nitrid-Basis oder Diamant. Eine aus solch einem Halbleiter mit breiter Bandlücke gebildete Halbleitervorrichtung weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit miniaturisiert werden. Die Verwendung solch einer miniaturisierten Halbleitervorrichtung ermöglicht die Miniaturisierung und hohe Integration des Halbleitermoduls, in welchem die Halbleitervorrichtung integriert ist. Da die Halbleitervorrichtung eine hohe Wärmebeständigkeit aufweist, kann ferner eine Abstrahllamelle eines Kühlkörpers miniaturisiert werden und kann ein wassergekühlter Teil luftgekühlt werden, was zu einer weiteren Miniaturisierung des Halbleitermoduls führt. Da die Halbleitervorrichtung einen geringen Leistungsverlust und einen hohen Wirkungsgrad aufweist, kann ein hocheffizientes Halbleitermodul erreicht werden. Die beiden Halbleitervorrichtungen 3 und 4 sind wünschenswerterweise aus einem Halbleiter mit breiter Bandlücke gebildet. Jedoch kann nur eine der Halbleitervorrichtungen 3 und 4 aus einem Halbleiter mit breiter Bandlücke geschaffen sein. Auch in diesem Fall können die in dieser Ausführungsform beschriebenen vorteilhaften Effekte erhalten werden.
  • Offensichtlich sind im Lichte der obigen Lehren viele Modifikationen und Variationen der vorliegenden Offenbarung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung anders als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung der am 3. September 2019 eingereichten japanischen Patentanmeldung Nr. 2019-160675 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist in ihrer Gesamtheit durch Verweis hierin einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016029688 A [0002]
    • JP 2019160675 [0037]

Claims (10)

  1. Halbleitermodul, aufweisend: eine isolierte Schaltungsplatine (1); eine Halbleitervorrichtung (3, 4), die auf der isolierten Schaltungsplatine (1) montiert ist; eine gedruckte Leiterplatte (5), die oberhalb der isolierten Schaltungsplatine (1) und der Halbleitervorrichtung (3, 4) angeordnet ist und ein Durchgangsloch (6a, 6b, 6c) aufweist; einen Metallpfosten (9, 10), der ein unteres Ende, das an eine obere Oberfläche der Halbleitervorrichtung (3, 4) gebondet ist, und einen zylindrischen Teilbereich (9b, 9c, 10b) aufweist, der durch das Durchgangsloch (6a, 6b, 6c) dringt und an die gedruckte Leiterplatte (5) gebondet ist; ein Gehäuse (13), das die isolierte Schaltungsplatine (1), die Halbleitervorrichtung (3, 4), die gedruckte Leiterplatte (5) und den Metallpfosten (9, 10) umgibt; und ein Versiegelungsmaterial (14), das ein Inneres des Gehäuses (13) versiegelt.
  2. Halbleitermodul nach Anspruch 1, wobei der Metallpfosten (10) einen Basisteilbereich (10a) aufweist, der an die obere Oberfläche der Halbleitervorrichtung (4) gebondet ist und eine Breite des Basisteilbereichs (10a) größer als eine Breite des Durchgangslochs (6c) ist.
  3. Halbleitermodul nach Anspruch 1, wobei der Metallpfosten (9) einen Basisabschnitt (9a) und zwei zylindrische Teilbereiche (9b, 9c) aufweist, die der zylindrische Teilbereich (9b, 9c) sind und vom Basisabschnitt (9a) abgezweigt sind, die gedruckte Leiterplatte (5) zwei Durchgangslöcher (6a, 6b) aufweist, welche das Durchgangsloch (6a, 6b) sind, und die beiden zylindrischen Teilbereiche (9b, 9c) jeweils durch die beiden Durchgangslöcher (6a, 6b) dringen und an die gedruckte Leiterplatte (5) gebondet sind.
  4. Halbleitermodul nach Anspruch 3, wobei die Halbleitervorrichtung (3) zwei Leistungselektroden (16a, 16b) enthält, die auf der oberen Oberfläche voneinander getrennt vorgesehen sind, und die beiden zylindrischen Teilbereiche (9b, 9c) jeweils an die beiden Leistungselektroden (16a, 16b) gebondet sind.
  5. Halbleitermodul nach einem der Ansprüche 1 bis 4, ferner aufweisend ein erstes Bondingmaterial (11), das den Metallpfosten (9, 10) an die Halbleitervorrichtung (3, 4) bondet; und ein zweites Bondingmaterial (12), das den Metallpfosten (9, 10) an die gedruckte Leiterplatte (5) bondet, wobei ein Schmelzpunkt des ersten Bondingmaterials (11) höher als ein Schmelzpunkt des zweiten Bondingmaterials (12) ist.
  6. Halbleitermodul, aufweisend: eine isolierte Schaltungsplatine (1); eine Halbleitervorrichtung (3, 4), die auf der isolierten Schaltungsplatine (1) montiert ist; eine gedruckte Leiterplatte (5), die oberhalb der isolierten Schaltungsplatine (1) und der Halbleitervorrichtung (3, 4) angeordnet ist und eine Schaltungsstruktur (7) auf einer unteren Oberfläche der gedruckten Leiterplatine (5) aufweist; einen Metalldraht (18), der beide, mit der Schaltungsstruktur (7) verbundene Enden und einen herabhängenden Teilbereich aufweist, der durch ein Bondingmaterial (19) an eine obere Oberfläche der Halbleitervorrichtung (3, 4) gebondet ist; ein Gehäuse (13), das die isolierte Schaltungsplatine (1), die Halbleitervorrichtung (3, 4), die gedruckte Leiterplatte (5) und den Metalldraht (18) umgibt; und ein Versiegelungsmaterial (14), das ein Inneres des Gehäuses (13) versiegelt.
  7. Halbleitermodul, aufweisend: eine isolierte Schaltungsplatine (1); eine Halbleitervorrichtung (3, 4), die auf der isolierten Schaltungsplatine (1) montiert ist; eine gedruckte Leiterplatte (5), die oberhalb der isolierten Schaltungsplatine (1) und der Halbleitervorrichtung (3, 4) angeordnet ist und ein Durchgangsloch (6a, 6b, 6c) aufweist; eine Einpressvorrichtung (20), die in das Durchgangsloch (6a, 6b, 6c) eingepresst ist und ein unteres Ende aufweist, das an eine obere Oberfläche der Halbleitervorrichtung (3, 4) gebondet ist; ein Gehäuse (13), das die isolierte Schaltungsplatine (1), die Halbleitervorrichtung (3, 4), die gedruckte Leiterplatte (5) und die Einpressvorrichtung (20) umgibt; und ein Versiegelungsmaterial (14), das ein Inneres des Gehäuses (13) versiegelt.
  8. Halbleitermodul nach einem der Ansprüche 1 bis 7, wobei die Halbleitervorrichtung (3, 4) eine Vielzahl von Vorrichtungen (3, 4) umfasst, die unterschiedliche Dicken aufweisen und auf der isolierten Schaltungsplatine (1) montiert sind.
  9. Halbleitermodul nach einem der Ansprüche 1 bis 8, wobei die Halbleitervorrichtung (3, 4) aus einem Halbleiter mit breiter Bandlücke geschaffen ist.
  10. Halbleitermodul, aufweisend: eine isolierte Schaltungsplatine (1); erste und zweite Halbleitervorrichtungen (3, 4), die auf der isolierten Schaltungsplatine (1) montiert sind; eine gedruckte Leiterplatte (5), die oberhalb der isolierten Schaltungsplatine (1) und den ersten und zweiten Halbleitervorrichtungen (3, 4) angeordnet ist und erste und zweite Durchgangslöcher (6a, 6b, 6c) und eine Schaltungsstruktur (7) auf einer unteren Oberfläche der gedruckten Leiterplatte (5) aufweist; einen Metallpfosten (10), der ein an eine obere Oberfläche der ersten Halbleitervorrichtung (4) gebondetes unteres Ende und einen zylindrischen Teilbereich (10b) aufweist, der durch das erste Durchgangsloch (6c) dringt und an die gedruckte Leiterplatte (5) gebondet ist; einen Metalldraht (18), der beide, mit der Schaltungsstruktur (7) verbundene Enden und einen herabhängenden Teilbereich aufweist, der an die isolierte Schaltungsplatine (1) gebondet ist; eine Einpressvorrichtung (20), die in das zweite Durchgangsloch (6a, 6b) eingepresst ist und ein unteres Ende aufweist, das an eine obere Oberfläche der zweiten Halbleitervorrichtung (3) gebondet ist; ein Gehäuse (13), das die isolierte Schaltungsplatine (1), die ersten und zweiten Halbleitervorrichtungen (3, 4), die gedruckte Leiterplatte (5), den Metallpfosten (10), den Metalldraht (18) und die eingepresste Einpressvorrichtung (20) umgibt; und ein Versiegelungsmaterial (14), das ein Inneres des Gehäuses (13) versiegelt.
DE102020122125.8A 2019-09-03 2020-08-25 Halbleitermodul Pending DE102020122125A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-160675 2019-09-03
JP2019160675A JP7180570B2 (ja) 2019-09-03 2019-09-03 半導体モジュール

Publications (1)

Publication Number Publication Date
DE102020122125A1 true DE102020122125A1 (de) 2021-03-04

Family

ID=74564909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020122125.8A Pending DE102020122125A1 (de) 2019-09-03 2020-08-25 Halbleitermodul

Country Status (4)

Country Link
US (1) US11424178B2 (de)
JP (1) JP7180570B2 (de)
CN (1) CN112447700A (de)
DE (1) DE102020122125A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021007916T5 (de) * 2021-07-01 2024-04-11 Mitsubishi Electric Corporation Leistungsmodul
JP2023151523A (ja) * 2022-03-31 2023-10-16 新電元工業株式会社 電気接続部材及び半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960230B2 (ja) 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP4410242B2 (ja) 2006-12-27 2010-02-03 三菱電機株式会社 電子制御装置及びその製造方法
JP2010206505A (ja) 2009-03-03 2010-09-16 Epson Toyocom Corp 圧電デバイスおよびその製造方法
US9786587B2 (en) 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP5887901B2 (ja) 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5975856B2 (ja) 2012-11-27 2016-08-23 三菱電機株式会社 電力用半導体装置
CN105103289B (zh) 2013-05-16 2018-08-24 富士电机株式会社 半导体装置
JP2015035437A (ja) 2013-08-07 2015-02-19 本田技研工業株式会社 半導体装置及びその製造方法
JP6292066B2 (ja) 2014-07-25 2018-03-14 三菱電機株式会社 電力用半導体装置
JP6256309B2 (ja) 2014-11-11 2018-01-10 三菱電機株式会社 電力用半導体装置
JP2016195223A (ja) 2015-04-01 2016-11-17 富士電機株式会社 半導体装置及びその製造方法
WO2017209191A1 (ja) 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール
US11158567B2 (en) 2019-08-09 2021-10-26 Texas Instruments Incorporated Package with stacked power stage and integrated control die

Also Published As

Publication number Publication date
US11424178B2 (en) 2022-08-23
US20210066175A1 (en) 2021-03-04
JP7180570B2 (ja) 2022-11-30
CN112447700A (zh) 2021-03-05
JP2021040051A (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102009043441B4 (de) Halbleitermodul
DE10251247A1 (de) Halbleiterbaugruppe mit Halbleiterchip, gebildet unter Verwendung eines Halbleiters mit breitem Bandabstand als Basismaterial
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE112005003614T5 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102019112935B4 (de) Halbleitermodul
DE112016004980T5 (de) Leistungs-halbleitereinrichtung
DE112020006524T5 (de) Halbleitermodul
DE102016219126A1 (de) Halbleitervorrichtung und dessen Herstellungsverfahren
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102020122125A1 (de) Halbleitermodul
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE212021000109U1 (de) Halbleiterbauteil
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE112020002625T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102018126311B4 (de) Leistungshalbleitermodul
DE112018006382T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
EP4141923A1 (de) Leistungshalbleiterbauteil und verfahren zur herstellung eines leistungshalbleiterbauteils
DE112018006776T5 (de) Halbleitervorrichtung
WO2017140550A1 (de) Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102021122591A1 (de) Mehrlagiges verbindungsband
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed