DE112018006776T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112018006776T5
DE112018006776T5 DE112018006776.9T DE112018006776T DE112018006776T5 DE 112018006776 T5 DE112018006776 T5 DE 112018006776T5 DE 112018006776 T DE112018006776 T DE 112018006776T DE 112018006776 T5 DE112018006776 T5 DE 112018006776T5
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor device
semiconductor
lead frame
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018006776.9T
Other languages
English (en)
Inventor
Naohiro Oogushi
Ryoji MURAI
Takahiko Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018006776T5 publication Critical patent/DE112018006776T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the strap connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/84138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Ein Halbleiterchip (6), der Flexibilität aufweist, ist mit einem Lötmetall an ein Wärmeabstrahlmaterial (4) gebondet. Der Halbleiterchip (6) wird durch eine Spitze eines Druckbauteils (9, 11) von einer oberen Seite aus gedrückt. Infolgedessen kann eine konvexe Wölbung des Halbleiterchips (6) unterdrückt werden. Da verhindert werden kann, dass Hohlräume im Lötmetall (7) zurückbleiben, kann überdies die Wärmeabstrahlung der Halbleitervorrichtung verbessert werden.

Description

  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung.
  • Hintergrund
  • In einer Leistungs-Halbleitervorrichtung ist eine untere Oberfläche eines Halbleiterchips über ein Lötmetall, ein Wärmeabstrahlmaterial und ein Isoliermaterial mit einem Kühlmechanismus verbunden, um durch Erregung erzeugte Wärme effizient abzuleiten. Eine obere Oberfläche des Halbleiterchips ist über ein Lötmetall mit einem Leiterrahmen verbunden.
  • Um den durch eine Zunahme der Stromkapazität von Leistungs-Halbleitervorrichtungen hervorgerufenen Verlust von Halbleiterchips zu unterdrücken, waren die Dicken der Halbleiterchips etwa 50 bis 160 µm dünn. Um eine Wärmeabstrahlleistung zu verbessern, wurde überdies die Fläche eines Halbleiterchips vergrößert. Daher besteht ein Problem, dass Halbleiterchips verformt und verzogen werden. Um einen Verzug eines Halbleiterchips zu unterdrücken, wurde vorgeschlagen, dass der Halbleiterchip von einer oberen Seite aus mittels einer Zwinge gedrückt und an ein Wärmeabstrahlmaterial gelötet wird (siehe zum Beispiel Patentliteratur 1).
  • Zitatliste
  • Patentliteratur
  • [PTL 1] JP H9-51058 A
  • Zusammenfassung
  • Technisches Problem
  • Jedoch besteht ein Problem, dass in einem Heizschritt nach einem Bonden des Chips wie etwa einem Schritt zum Löten eines Leiterrahmens an eine obere Oberfläche des Chips Lötmetall auf einer unteren Oberfläche des Chips geschmolzen wird und der Halbleiterchip wieder verzogen wird. Der Verzug des Halbleiterchips bewirkt, dass Hohlräume im Lötmetall zwischen dem Halbleiterchip und dem Wärmeabstrahlmaterial eingeschlossen werden, und das Lötmetall verfestigt sich unter diesem Zustand, was ein Problem hervorruft, dass eine Wärmeabstrahlung des Halbleiterchips beeinträchtigt wird.
  • Die vorliegende Erfindung wurde gemacht, um das oben beschriebene Problem zu lösen, und hat eine Aufgabe, eine Halbleitervorrichtung zu erhalten, die imstande ist, einen Verzug bzw. eine Wölbung eines Halbleiterchips zu unterdrücken und eine Wärmeableitung zu steigern.
  • Lösung für das Problem
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst: ein Wärmeabstrahlmaterial; einen Halbleiterchip, der Flexibilität aufweist und mit einem Lötmetall an das Wärmeabstrahlmaterial gebondet ist; und ein Druckbauteil, das eine Spitze aufweist, die den Halbleiterchip von einer oberen Seite aus drückt.
  • Vorteilhafte Effekte der Erfindung
  • In der vorliegenden Offenbarung wird der Halbleiterchip von der oberen Seite aus durch die Spitze des Druckbauteils gedrückt. Infolgedessen kann eine konvexe Wölbung des Halbleiterchips unterdrückt werden. Da verhindert werden kann, dass Hohlräume im Lötmetall zurückbleiben, kann überdies die Wärmeabstrahlung der Halbleitervorrichtung gesteigert werden.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt.
    • 2 ist eine perspektivische Ansicht, die die Spitze des Leiterrahmens der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
    • 3 ist eine Draufsicht, die die obere Oberfläche des Halbleiterchips zeigt.
    • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß dem Vergleichsbeispiel zeigt.
    • 5 ist eine Querschnittsansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt.
    • 6 ist eine perspektivische Ansicht, die die Spitze des Leiterrahmens der Halbleitervorrichtung gemäß der zweiten Ausführungsform zeigt.
    • 7 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt.
    • 8 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt.
    • 9 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer fünften Ausführungsform zeigt.
    • 10 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform zeigt.
    • 11 ist eine perspektivische Ansicht, die die Spitze des Leiterrahmens der Halbleitervorrichtung gemäß der sechsten Ausführungsform zeigt.
    • 12 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer siebten Ausführungsform zeigt.
    • 13 ist eine perspektivische Ansicht, die die Spitze des Leiterrahmens der Halbleitervorrichtung gemäß der siebten Ausführungsform zeigt.
    • 14 ist eine Querschnittsansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer achten Ausführungsform zeigt.
    • 15 ist eine Querschnittsansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer neunten Ausführungsform zeigt.
    • 16 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zehnten Ausführungsform zeigt.
    • 17 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der zehnten Ausführungsform zeigt.
    • 18 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer elften Ausführungsform zeigt.
  • Beschreibung von Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung wird unter Bezugnahme auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Symbole bezeichnet, und deren wiederholte Beschreibung kann unterlassen werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt. Ein Wärmeabstrahlmaterial 2, ein Isoliermaterial 3 und ein Wärmeabstrahlmaterial 4 sind nacheinander auf einem Kühlmechanismus 1 der Reihe nach angeordnet. Ein Halbleiterchip 6 ist über einen Kontakthöcker 5 auf dem Wärmeabstrahlmaterial 4 montiert, und der Halbleiterchip 6 ist mit einem Lötmetall 7 an das Wärmeabstrahlmaterial 4 gebondet.
  • Ein den Halbleiterchip 6 umgebendes Gehäuse 8 ist auf dem Wärmeabstrahlmaterial 2 vorgesehen. Eine Spitze eines Leiterrahmens 9 ist mit einem Lötmetall 10 an eine obere Oberfläche des Halbleiterchips 6 gebondet. Eine Basis des Leiterrahmens 9 ist am Gehäuse 8 befestigt. Ein Vorsprung 11 ist auf der unteren Oberfläche der Spitze des Leiterrahmens 9 vorgesehen. Der Vorsprung 11 wird hier gebildet, indem die Spitze des Leiterrahmens 9 in Richtung des Halbleiterchips 6 um 90 Grad gebogen wird, und berührt direkt die obere Oberfläche des Halbleiterchips 6, ohne dass dazwischen das Lötmetall 10 angeordnet ist.
  • 2 ist eine perspektivische Ansicht, die die Spitze des Leiterrahmens der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt. 3 ist eine Draufsicht, die die obere Fläche des Halbleiterchips zeigt. Eine Gateelektrode 12 und eine Emitterelektrode 13, die voneinander entfernt sind, sind auf der oberen Oberfläche des Halbleiterchips 6 vorgesehen. Eine Temperaturmessschaltung 14 ist bei der Mitte der oberen Oberfläche des Halbleiterchips 6 vorgesehen.
  • Eine Kollektorelektrode ist auf der gesamten unteren Oberfläche des Halbleiterchips 6 ausgebildet, wohingegen ein Teilbereich ohne Elektrode auf der oberen Oberfläche vorhanden ist, so dass sich der Halbleiterchip 6 in einem Bereich 15 ohne Elektrode in einem konvexen Zustand wölbt. Daher wird der Bereich 15 ohne Elektrode auf der oberen Oberfläche des Halbleiterchips 6 durch den Vorsprung 11 an der Spitze des Leiterrahmens 9 gedrückt. Da der Halbleiterchip 6 eine Dicke von 50 bis 160 µm und Flexibilität aufweist, wird der Halbleiterchip 6 mittels Drücken leicht verformt.
  • Nachfolgend wird ein Effekt der vorliegenden Ausführungsform im Vergleich mit einem Vergleichsbeispiel beschrieben. 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß dem Vergleichsbeispiel zeigt. Das Vergleichsbeispiel weist den Vorsprung 11 zum Drücken des Halbleiterchips 6 von einer oberen Seite aus nicht auf, was bewirkt, dass sich der Halbleiterchip 6 wölbt. Infolgedessen wird ein Hohlraum 16 im Lötmetall 7 eingeschlossen, und die Wärmeabstrahlung der Halbleitervorrichtung wird beeinträchtigt.
  • Im Gegensatz wird in der vorliegenden Ausführungsform der Halbleiterchip 6 von der oberen Seite aus durch den Vorsprung 11 an der Spitze des Leiterrahmens 9 gedrückt. Infolgedessen kann eine konvexe Wölbung des Halbleiterchips 6 unterdrückt werden. Da verhindert werden kann, dass Hohlräume im Lötmetall 7 zurückbleiben, kann überdies die Wärmeabstrahlung der Halbleitervorrichtung verbessert werden.
  • Zweite Ausführungsform
  • 5 ist eine Querschnittsansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt. 6 ist eine perspektivische Ansicht, die die Spitze des Leiterrahmens der Halbleitervorrichtung gemäß der zweiten Ausführungsform zeigt. Ein Vorsprung 11 an der Spitze des Leiterrahmens 9 weist eine gegabelte Form auf und drückt den Halbleiterchip 6, während er die Temperaturmessschaltung 14 vermeidet bzw. umgeht. Infolgedessen kann die Temperaturmessschaltung 14 geschützt werden.
  • Dritte Ausführungsform
  • 7 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt. Ein Vorsprung 11 an der Spitze des Leiterrahmens 9 hat eine Bogenform. Infolgedessen kann, selbst wenn der Halbleiterchip 6 mit dem Leiterrahmen 9, wobei er geneigt ist, nach unten gedrückt wird, verhindert werden, dass der Halbleiterchip 6 geneigt wird.
  • Vierte Ausführungsform
  • 8 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt. Ein Vorsprung 11 an der Spitze des Leiterrahmens 9 hat eine Form mit einer Federfunktion, Infolgedessen kann, selbst wenn die Höhe des Leiterrahmens 9 stark variiert, der Halbleiterchip 6 mit einer konstanten Last gedrückt werden.
  • Fünfte Ausführungsform
  • 9 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer fünften Ausführungsform zeigt. Ein Vorsprung 11 ist ein separater Teil vom Leiterrahmen 9 und ist aus einem Harz mit einer geringeren Härte als das Material des Halbleiterchips 6 wie etwa Si oder SiC geschaffen, was ermöglicht, zu verhindern, dass die obere Oberfläche des Halbleiterchips 6 zerkratzt wird.
  • Sechste Ausführungsform
  • 10 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform zeigt. 11 ist eine perspektivische Ansicht, die die Spitze des Leiterrahmens der Halbleitervorrichtung gemäß der sechsten Ausführungsform zeigt. Ein Puffermaterial 17 ist zwischen einem Vorsprung 11 und einem Halbleiterchip 6 vorgesehen. Das Puffermaterial 17 ist Harz wie etwa Polyimid, das verwendet wird, wenn der Halbleiterchip 6 hergestellt wird. Das Puffermaterial 17 kann ein Reiben zwischen dem Leiterrahmen 9 und dem Halbleiterchip 6 verhindern und eine Beschädigung am Halbleiterchip durch einen thermischen Zyklusbetrieb reduzieren.
  • Siebte Ausführungsform
  • 12 ist eine Seitenansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer siebten Ausführungsform zeigt. 13 ist eine perspektivische Ansicht, die die Spitze des Leiterrahmens der Halbleitervorrichtung gemäß der siebten Ausführungsform zeigt. Ein Teil des Leiterrahmens 9 hat eine federartige Form 9a. Infolgedessen kann die Spannung auf dem Halbleiterchip 6 reduziert werden.
  • Achte Ausführungsform
  • 14 ist eine Querschnittsansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer achten Ausführungsform zeigt. Ein Leiterrahmen 9 und ein Halbleiterchip 6 sind mit einem Abstandshalter 18 mit einer Federfunktion, der dazwischen angeordnet ist, aneinander gelötet. Da der Halbleiterchip 6 durch den Abstandshalter 18 gedrückt wird, kann, selbst wenn die Höhe des Leiterrahmens 9 variiert, der Halbleiterchip 6 gleichmäßig gedrückt werden.
  • Neunte Ausführungsform
  • 15 ist eine Querschnittsansicht, die eine Spitze eines Leiterrahmens einer Halbleitervorrichtung gemäß einer neunten Ausführungsform zeigt. Erste Kontakthöcker 5a sind zwischen vier Ecken der unteren Oberfläche eines Halbleiterchips 6 und einem Wärmeabstrahlmaterial 4 angeordnet. Ein zweiter Kontakthöcker 5b ist zwischen der Mitte der unteren Oberfläche des Halbleiterchips 6 und dem Wärmeabstrahlmaterial 4 angeordnet. Die Höhe des zweiten Kontakthöckers 5b ist geringer als die Höhe der ersten Kontakthöcker 5a eingerichtet. Infolgedessen hat, wenn der Halbleiterchip 6 nach unten gedrückt wird, der Halbleiterchip 6 eine nach unten gerichtete konvexe Form, und die Dicke des dünnsten Teilbereichs des Lötmetalls 10 kann durch die Höhe des zweiten Kontakthöckers 5b gewährleistet werden. Die übrigen Konfigurationen und Effekte sind jenen der ersten Ausführungsform und dergleichen ähnlich.
  • Zehnte Ausführungsform
  • 16 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zehnten Ausführungsform zeigt. 17 ist eine Draufsicht, die die Halbleitervorrichtung gemäß der zehnten Ausführungsform zeigt. Eine Vielzahl von Halbleiterchips 6 ist nebeneinander angeordnet. Ein Gehäuse 8 weist eine Vielzahl von Relaisanschlüssen 20 auf, die jeweils mit der Vielzahl von Halbleiterchips 6 durch Drähte 19 zu verbinden sind. Das Gehäuse 8 ist mit Druckstegen 21 versehen. Statt des Leiterrahmens 9 der ersten Ausführungsform und dergleichen dienen die Druckstege 21 als Druckbauteile, um den Halbleiterchip 6 von der oberen Seite aus zu drücken. Die Druckstege 21, die wie oben beschrieben mit dem Gehäuse 8 integriert sind, können durch Ändern der Form des Gehäuses 6 ausgebildet werden.
  • Elfte Ausführungsform
  • 18 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer elften Ausführungsform zeigt. Eine Vielzahl von Relaisanschlüssen 20, die jeweils mit einer Vielzahl von Halbleiterchips 6 durch Drähte zu verbinden sind, bildet einen Cluster und ist nebeneinander angeordnet. Infolgedessen ist der Abstand zwischen den Relaisanschlüssen 20 kürzer als derjenige in der zehnten Ausführungsform, in welcher die Vielzahl von Relaisanschlüssen 20 angeordnet ist, während sie in zwei Gruppen geteilt sind, und eine Steuerungsplatine kann miniaturisiert werden. Die übrigen Konfigurationen und Effekte sind ähnlich jenen der zehnten Ausführungsform.
  • Die Druckstege 21 sind so konfiguriert, dass sie auf beiden Seiten des Clusters der Vielzahl von Relaisanschlüssen 20 vom Gehäuse 8 aus in Richtung des Halbleiterchips 6 vorstehen. In diesem Fall ist, wie durch eine gestrichelte Linie in 18 angegeben ist, ein Zwischenraum erforderlich, in welchen ein Messer zum Zuschneiden von Leitungen der Vielzahl von Relaisanschlüssen 20 eingesetzt wird.
  • Der Halbleiterchip 6 ist nicht auf einen aus Silizium gebildeten Halbleiterchip beschränkt, sondern kann stattdessen aus einem Halbleiter mit breiter Bandlücke gebildet sein, der eine breitere Bandlücke als diejenige von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist beispielsweise ein Siliziumcarbid, ein Material auf Galliumnitrid-Basis oder Diamant. Der aus solch einem Halbleiter mit breiter Bandlücke gebildete Halbleiterchip 6 weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit miniaturisiert werden. Die Verwendung solch eines miniaturisierten Halbleiterchips 6 ermöglicht die Miniaturisierung und hohe Integration der Halbleitervorrichtung, in der der Halbleiterchip 6 eingebaut ist. Da der Halbleiterchip 6 eine hohe Wärmebeständigkeit aufweist, kann ferner eine Abstrahllamelle eines Kühlkörpers miniaturisiert werden, und ein wassergekühlter Teil kann luftgekühlt werden, was zu einer weiteren Miniaturisierung der Halbleitervorrichtung führt. Da der Halbleiterchip 6 einen geringen Leistungsverlust und eine hohe Effizienz aufweist, kann eine hocheffiziente Halbleitervorrichtung erreicht werden.
  • Bezugszeichenliste
    • 4
    Wärmeabstrahlmaterial;
    5a
    erster Kontakthöcker;
    5b
    zweiter Kontakthöcker; 6 Halbleiterchip;
    7, 10
    Lötmetall;
    8
    Gehäuse;
    9
    Leiterrahmen (Druckbauteil);
    9a
    federartige Form;
    11
    Vorsprung (Druckbauteil);
    12
    Gateelektrode (Elektrode);
    13
    Emitterelektrode (Elektrode);
    14
    Temperaturmessschaltung;
    17
    Puffermaterial;
    18
    Abstandshalter;
    20
    Relaisanschluss;
    21
    Drucksteg (Druckbauteil)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP H951058 A [0004]

Claims (15)

  1. Halbleitervorrichtung, aufweisend: ein Wärmeabstrahlmaterial; einen Halbleiterchip, der Flexibilität aufweist und mit einem Lötmetall an das Wärmeabstrahlmaterial gebondet ist; und ein Druckbauteil, das eine Spitze aufweist, die von einer oberen Seite aus den Halbleiterchip drückt.
  2. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend ein Gehäuse, das den Halbleiterchip umgibt, wobei eine Basis des Druckbauteils am Gehäuse befestigt ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Vielzahl von Elektroden, die voneinander entfernt sind, auf einer oberen Oberfläche des Halbleiterchips vorgesehen ist, und das Druckbauteil einen Bereich, der die Vielzahl von Elektroden nicht aufweist, auf der oberen Oberfläche des Halbleiterchips drückt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Druckbauteil einen Leiterrahmen, der mit einem Lötmetall an eine obere Oberfläche des Halbleiterchips gebondet ist, und einen Vorsprung, der auf einer unteren Oberfläche einer Spitze des Leiterrahmens vorgesehen ist, umfasst.
  5. Halbleitervorrichtung nach Anspruch 4, wobei eine Temperaturmessschaltung bei einer Mitte der oberen Oberfläche des Halbleiterchips vorgesehen ist, und der Vorsprung eine gegabelte Form aufweist und den Halbleiterchip drückt, während er die Temperaturmessschaltung vermeidet.
  6. Halbleitervorrichtung nach Anspruch 4, wobei der Vorsprung eine Bogenform aufweist.
  7. Halbleitervorrichtung nach Anspruch 4, wobei der Vorsprung eine Federfunktion hat.
  8. Halbleitervorrichtung nach einem der Ansprüche 4 bis 7, wobei der Vorsprung ein separater Teil vom Leiterrahmen ist und aus einem Harz mit einer geringeren Härte als ein Material des Halbleiterchips geschaffen ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei ein Puffermaterial zwischen der Spitze des Druckbauteils und dem Halbleiterchip vorgesehen ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei ein Teil des Druckbauteils eine federartige Form hat.
  11. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Druckbauteil einen Leiterrahmen, der eine mit einem Lötmetall an eine obere Oberfläche des Halbleiterchips gebondete Spitze aufweist, und einen Abstandshalter, der eine Federfunktion hat und zwischen dem Leiterrahmen und dem Halbleiterchip angeordnet ist, umfasst.
  12. Halbleitervorrichtung nach Anspruch 2, wobei das Druckbauteil ein mit dem Gehäuse vorgesehener Drucksteg ist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei der Halbleiterchip eine Vielzahl von nebeneinander angeordneten Chips enthält, das Gehäuse eine Vielzahl von Relaisanschlüssen aufweist, die jeweils durch Drähte mit der Vielzahl von Chips verbunden sind, einen Cluster bilden und nebeneinander angeordnet sind, und der Drucksteg so konfiguriert ist, dass er auf beiden Seiten eines Clusters der Vielzahl von Relaisanschlüssen vom Gehäuse aus in Richtung des Halbleiterchips vorsteht.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, ferner aufweisend einen ersten Kontakthöcker, der zwischen vier Ecken einer unteren Oberfläche eines Halbleiterchips und dem Wärmeabstrahlmaterial angeordnet ist, und einen zweiten Kontakthöcker, der zwischen einer Mitte der unteren Oberfläche des Halbleiterchips und dem Wärmeabstrahlmaterial angeordnet ist, wobei eine Höhe des zweiten Kontakthöckers geringer als eine Höhe des ersten Kontakthöckers ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, wobei der Halbleiterchip aus einem Halbleiter mit breiter Bandlücke geschaffen ist.
DE112018006776.9T 2018-01-05 2018-01-05 Halbleitervorrichtung Pending DE112018006776T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/000109 WO2019135284A1 (ja) 2018-01-05 2018-01-05 半導体装置

Publications (1)

Publication Number Publication Date
DE112018006776T5 true DE112018006776T5 (de) 2020-09-17

Family

ID=67143647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018006776.9T Pending DE112018006776T5 (de) 2018-01-05 2018-01-05 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11270929B2 (de)
JP (1) JP7006706B2 (de)
CN (1) CN111542921B (de)
DE (1) DE112018006776T5 (de)
WO (1) WO2019135284A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906502B1 (ko) 2017-11-30 2018-10-10 삼중테크 주식회사 흡착식 냉동기의 냉방 용량 및 동파 방지 제어 방법
JP7396118B2 (ja) * 2020-02-28 2023-12-12 富士電機株式会社 半導体モジュール

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754912A (en) * 1984-04-05 1988-07-05 National Semiconductor Corporation Controlled collapse thermocompression gang bonding
JPH0951058A (ja) 1995-08-07 1997-02-18 Mitsubishi Electric Corp 半導体装置，及び半導体装置の製造方法，及び製造装置
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
CN101073151B (zh) * 2004-12-20 2010-05-12 半导体元件工业有限责任公司 具有增强散热性的半导体封装结构
CN100435324C (zh) * 2004-12-20 2008-11-19 半导体元件工业有限责任公司 具有增强散热性的半导体封装结构
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
WO2010131679A1 (ja) * 2009-05-14 2010-11-18 ローム株式会社 半導体装置
JP5598386B2 (ja) * 2011-03-10 2014-10-01 株式会社デンソー 半導体装置
JP2014086536A (ja) * 2012-10-23 2014-05-12 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP6012533B2 (ja) * 2013-04-05 2016-10-25 三菱電機株式会社 電力用半導体装置
US9147631B2 (en) * 2013-04-17 2015-09-29 Infineon Technologies Austria Ag Semiconductor power device having a heat sink
JP6331294B2 (ja) * 2013-09-02 2018-05-30 株式会社ジェイテクト 半導体装置
JP6480098B2 (ja) * 2013-10-31 2019-03-06 三菱電機株式会社 半導体装置
JP2015144216A (ja) * 2014-01-31 2015-08-06 株式会社東芝 半導体装置及びその製造方法
JP6257478B2 (ja) * 2014-09-02 2018-01-10 三菱電機株式会社 電力用半導体装置
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2016163237A1 (ja) * 2015-04-10 2016-10-13 富士電機株式会社 半導体装置
DE102015114188B4 (de) * 2015-08-26 2019-03-07 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches Submodul mit einem zweiteiligen Gehäuse
US9842794B2 (en) * 2015-11-18 2017-12-12 Stmicroelectronics, Inc. Semiconductor package with integrated heatsink
US10256207B2 (en) * 2016-01-19 2019-04-09 Jmj Korea Co., Ltd. Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
JP2018092968A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置、ｒｃ−ｉｇｂｔ及び半導体装置の製造方法
US10825757B2 (en) * 2016-12-19 2020-11-03 Nexperia B.V. Semiconductor device and method with clip arrangement in IC package
CN110447094B (zh) * 2017-03-30 2023-12-12 三菱电机株式会社 半导体装置及其制造方法、及电力变换装置
JP6885175B2 (ja) * 2017-04-14 2021-06-09 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2019135284A1 (ja) 2019-07-11
US20210225743A1 (en) 2021-07-22
US11270929B2 (en) 2022-03-08
JPWO2019135284A1 (ja) 2020-09-24
CN111542921B (zh) 2024-03-19
JP7006706B2 (ja) 2022-01-24
CN111542921A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE112017002961B4 (de) Leistungs-halbleitereinheit
DE102012224355B4 (de) Leistungsmodul
DE102014212376B4 (de) Halbleitervorrichtung
DE112013002261T5 (de) Leucht-dioden-anordnung und verfahren zur herstellung derselben
DE102009043441B4 (de) Halbleitermodul
DE102005002767A1 (de) Halbleiteranordnung
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE10393769B4 (de) Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102020105267A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014006142B4 (de) Leistungshalbleiteranordnung
DE112019002287T5 (de) Halbleitervorrichtung
DE112018006776T5 (de) Halbleitervorrichtung
DE112016006536T5 (de) Leistungshalbleitervorrichtung und Leistungshalbleiterkernmodul
DE102017221437A1 (de) Leistungsmodul
DE102015223300B4 (de) Halbleitervorrichtung
DE102020122125A1 (de) Halbleitermodul
DE102018201872A1 (de) Leistungsmodul
DE112019000176B4 (de) Halbleitervorrichtung
DE102007027901A1 (de) Leistungselektronikmodul
DE102015215132B4 (de) Halbleitervorrichtung
DE102020123717A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication