DE102015215132B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102015215132B4
DE102015215132B4 DE102015215132.8A DE102015215132A DE102015215132B4 DE 102015215132 B4 DE102015215132 B4 DE 102015215132B4 DE 102015215132 A DE102015215132 A DE 102015215132A DE 102015215132 B4 DE102015215132 B4 DE 102015215132B4
Authority
DE
Germany
Prior art keywords
semiconductor device
metal pattern
assembled component
slot
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015215132.8A
Other languages
English (en)
Other versions
DE102015215132A1 (de
Inventor
Hiroyuki MASUMOTO
Hiroshi Kawata
Manabu Matsumoto
Yoshitaka Otsubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102015215132A1 publication Critical patent/DE102015215132A1/de
Application granted granted Critical
Publication of DE102015215132B4 publication Critical patent/DE102015215132B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung, die Folgendes umfasst:ein Substrat (1) mit einem Isolationsharz (2) und einem Metallmuster (3), das auf dem Isolationsharz (2) vorgesehen ist;eine montierte Komponente (5), die auf dem Metallmuster (3) montiert ist; undein Epoxidharz (7), das das Metallmuster (3) und die montierte Komponente (5) einkapselt,wobei ein Schlitz (8) im Metallmuster (3) um die montierte Komponente (5) vorgesehen ist,das Isolationsharz (2), das vom Metallmuster (3) freiliegt, und das Epoxidharz (7) im Schlitz (8) in innigen Kontakt miteinander gebracht sind undder Schlitz (8) die montierte Komponente (5) durchgängig umgibt.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, in der montierte Komponenten, die an einem Metallmuster auf einem Substrat montiert sind, mit einem Epoxidharz eingekapselt werden.
  • US 2008 / 0 164 588 A1 offenbart ein Gehäuse für eine Leistungs-Halbleitervorrichtung, bei dem eine Leiterbahnschicht so auf einem Isolationssubstrat ausgebildet ist, dass sie eine Mehrzahl von Vertiefungen aufweist. Eine auf der Leiterbahnschicht angeordnete Leistungs-Halbleitervorrichtung ist zusammen mit dem Isolationssubstrat so verkapselt, dass die der Seite mit der Leistungs-Halbleitervorrichtung gegenüberliegende Seite des Isolationssubstrats freiliegt.
  • DE 10 2011 078 582 A1 betrifft ein Verfahren, bei dem eine Vielzahl von Sinterelementen aus einem eine Sinterschicht ausbildenden Ausgangsmaterial strukturiert auf einer Kontaktfläche einer Hauptoberfläche eines Substrats aufgebracht wird, ein mit dem Substrat zu verbindender Chips auf den Sinterelementen angeordnet wird und die Sinterelemente zum Herstellen einer das Substrat und den Chip verbindenden strukturierten Sinterschicht erhitzt und komprimiert werden. Dabei erstreckt sich die Sinterschicht innerhalb der Kontaktfläche, wobei die Flächenbelegungsdichte der Sinterelemente auf dem Substrat in einem Mittelbereich der Kontaktfläche größer ist als die Flächenbelegungsdichte der Sinterelemente in einem Randbereich der Kontaktfläche und wobei von jedem der Sinterelemente mindestens ein lateral zur Hauptoberfläche des Substrats verlaufender Durchgangskanal zum Rand der Kontaktfläche besteht.
  • US 2002 / 0 149 091 A beschreibt eine HF-Chip-Packung mit einem Leiterrahmen, der eine Chipbefestigungs-Bondinsel und eine Mehrzahl peripher positionierter Drahtbondinseln aufweist. Ein auf der Chipbefestigungs-Bondinsel angeordneter Chip, der mittels Bonddraht mit den Drahtbondinseln verbunden ist, ist durch eine Gießmasse mitsamt den Bonddrähten eingekapselt, um eine Chippackung zu bilden. Dabei ist die Gießmasse auch in einer sich durch die Chipbefestigungs-Bondinsel hindurch gehenden Öffnung, die die Chipbefestigungs-Bondinsel in Abschnitte trennt, vorhanden.
  • Eine Technik zum Verbessern der Produktivität und Zuverlässigkeit von Leistungshalbleitervorrichtungen durch Einkapselung mit einem Epoxidharz, in dem ein Füllstoff dispergiert ist, kommt in weitverbreiteten Gebrauch. Die Innigkeit des Kontakts des Epoxidharzes mit Lötmittel und des Metallmusters ist jedoch nicht zufriedenstellend und eine Abtrennung tritt beginnend von der Grenzfläche dazwischen auf. Daher wirkt eine Spannung aufgrund der Ausdehnung und Schrumpfung des Epoxidharzes auf die Drähte, die montierten elektronischen Komponenten und Halbleiterchips, wenn ein Wärmeverlauf aufgebracht wird, was zur Trennung und zu Änderungen der Eigenschaften der Halbleiterchips führt.
  • Unter solchen Umständen wurde eine Technik, um ein Harzverrutschen um Drähte und Halbleiterchips zu verhindern, durch Vorsehen von Schlitzen in einem Metallmuster auf einem Substrat, so dass ein Ankereffekt erzeugt wird, vorgeschlagen (siehe beispielsweise JP 2006-32617-A ).
  • In der üblichen Vorrichtung wird Keramik als Isolationsschicht im Substrat verwendet und die Keramik und das Epoxidharz stehen daher in den Schlitzen in innigem Kontakt miteinander. Da jedoch die Differenz zwischen den Längenausdehnungskoeffizienten des Epoxidharzes und der Keramik groß ist, wird eine Spannung an der Grenzfläche zwischen dem Epoxidharz und der Keramik konzentriert, was zu einer Verringerung der Zuverlässigkeit der Vorrichtung führt. Daher besteht ein Bedarf, einen Beschichtungsfilm zwischen dem Epoxidharz und der Keramik aufzubringen, und die Herstellungskosten werden durch Hinzufügen eines Prozessschritts zum Aufbringen des Beschichtungsfilms erhöht.
  • Angesichts des vorstehend beschriebenen Problems besteht eine Aufgabe der vorliegenden Erfindung darin, eine Halbleitervorrichtung zu erhalten, die in der Lage ist, die Zuverlässigkeit sicherzustellen, während die Erhöhung der Herstellungskosten begrenzt wird.
  • Erfindungsgemäß wird diese Aufgabe durch eine Halbleitervorrichtung gemäß Anspruch 1 gelöst.
  • Gemäß der vorliegenden Erfindung umfasst eine Halbleitervorrichtung Folgendes: ein Substrat mit einem Isolationsharz und einem Metallmuster, das auf dem Isolationsharz vorgesehen ist; eine montierte Komponente, die auf dem Metallmuster montiert ist; und ein Epoxidharz, das das Metallmuster und die montierte Komponente einkapselt, wobei ein Schlitz im Metallmuster um die montierte Komponente vorgesehen ist, und das Isolationsharz, das vom Metallmuster freiliegt, und das Epoxidharz im Schlitz in innigen Kontakt miteinander gebracht sind.
  • In der vorliegenden Erfindung ist ein Schlitz im Metallmuster um die montierte Komponente vorgesehen. Die Bewegung des Epoxidharzes wird durch den Ankereffekt des Schlitzes begrenzt. Die Begrenzung einer Spannung wird folglich ermöglicht. Das Isolationsharz wird auch als Isolationsschicht im Substrat verwendet, so dass die Differenz zwischen den Längenausdehnungskoeffizienten des Epoxidharzes, das als Einkapselungsmaterial vorgesehen ist, und dem Isolationsharz verringert wird, was folglich die Begrenzung der Spannung ermöglicht, die an der Grenzfläche dazwischen verursacht wird, ohne einen Beschichtungsfilm zu verwenden. Folglich kann die Zuverlässigkeit der Vorrichtung sichergestellt werden, während die Erhöhung der Herstellungskosten begrenzt wird.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
    • 1 eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
    • 2 eine Schnittansicht entlang der Linie I-II in 1.
    • 3 eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
    • 4 eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
    • 5 eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
    • 6 eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
    • 7 eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung.
    • 8 eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung.
    • 9 eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung.
    • 10 eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung.
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Dieselben Komponenten werden mit denselben Symbolen bezeichnet und auf deren wiederholte Beschreibung kann verzichtet werden.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. 2 ist eine Schnittansicht entlang der Linie I-II in 1.
  • Das Substrat 1 weist ein Isolationsharz 2, ein Metallmuster 3, das auf dem Isolationsharz 2 vorgesehen ist, und ein hinteres Muster 4, das auf einer hinteren Oberfläche des Isolationsharzes 2 vorgesehen ist, auf. Eine zu montierende montierte Komponente 5 ist auf dem Metallmuster 3 durch Löten montiert. Die montierte Komponente 5 ist beispielsweise ein Halbleiterchip. Drähte 6 sind an die montierte Komponente 5 gebondet.
  • Das Metallmuster 3, die montierte Komponente 5 und die Drähte 6 sind mit einem Epoxidharz 7 eingekapselt, in dem ein Füllstoff dispergiert ist. Schlitze 8 existieren im Metallmuster 3 um die montierte Komponente 5. In den Schlitzen 8 werden das Isolationsharz 2, das vom Metallmuster 3 freiliegt, und das Epoxidharz 7 in innigen Kontakt miteinander gebracht.
  • In der vorliegenden Ausführungsform existieren Schlitze 8 im Metallmuster 3 um die montierte Komponente 5. Die Bewegung des Epoxidharzes 7 wird durch den Ankereffekt der Schlitze 8 begrenzt. Das Begrenzen einer Spannung wird folglich ermöglicht. Das Isolationsharz 2 wird auch als Isolationsschicht im Substrat 1 verwendet, so dass die Differenz zwischen den Längenausdehnungskoeffizienten des Epoxidharzes 7, das als Einkapselungsmaterial vorgesehen ist, und des Isolationsharzes 2 verringert ist, was folglich die Begrenzung einer Spannung ermöglicht, die an der Grenzfläche dazwischen verursacht wird, ohne einen Beschichtungsfilm zu verwenden. Folglich kann die Zuverlässigkeit der Vorrichtung sichergestellt werden, während die Erhöhung der Herstellungskosten begrenzt wird.
  • Zweite Ausführungsform
  • 3 ist eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform sind gerade Schlitze 8 entsprechend vier Eckenabschnitten der montierten Komponente 5 vorgesehen. Eine Spannung, die an den Eckenabschnitten der montierten Komponente 5 verursacht wird, kann dadurch begrenzt werden. Vom Blickpunkt einer ausreichenden Begrenzung der Spannung ist es bevorzugt, dass der Abstand D zwischen der montierten Komponente 5 und den Schlitzen 8 5 mm oder weniger ist und dass die Breite W der Schlitze 8 gleich oder größer als die Dicke des Metallmusters 3 ist. In anderer Hinsicht sind die Konstruktion und die Effekte dieselben wie jene der ersten Ausführungsform.
  • Dritte Ausführungsform
  • 4 ist eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform sind L-förmige Schlitze 8 entlang der vier Eckenabschnitte der montierten Komponente 5 vorgesehen. Der Effekt der Begrenzung der Spannung, die an den Eckenabschnitten der montierten Komponente 5 verursacht wird, kann dadurch verbessert werden. Die L-förmigen Schlitze 8 dienen als Markierungen, wenn die montierte Komponente 5 montiert wird, wodurch die Begrenzung einer Fehlausrichtung der montierten Komponente 5 ermöglicht wird. In anderer Hinsicht sind die Konstruktion und die Effekte dieselben wie jene der ersten Ausführungsform.
  • Vierte Ausführungsform
  • 5 ist eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform existieren gerade Schlitze 8 entlang der vier Seiten der montierten Komponente 5, wodurch die Begrenzung einer Spannung ermöglicht wird, die an den Seiten der montierten Komponente 5 verursacht wird. In anderer Hinsicht sind die Konstruktion und die Effekte dieselben wie jene der ersten Ausführungsform.
  • Fünfte Ausführungsform
  • 6 ist eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform existieren L-förmige Schlitze 8 entlang der vier Eckenabschnitte der montierten Komponente 5. Gerade Schlitze 8 existieren auch entlang der vier Seiten der montierten Komponente 5. Sowohl die Effekte der dritten als auch der vierten Ausführungsform können dadurch erhalten werden. In anderer Hinsicht sind die Konstruktion und die Effekte dieselben wie jene der ersten Ausführungsform.
  • Sechste Ausführungsform
  • 7 ist eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform umgibt ein Schlitz 8 die montierte Komponente 5. Eine Spannung, die am ganzen Umfang der montierten Komponente 5 verursacht wird, kann dadurch begrenzt werden. In anderer Hinsicht sind die Konstruktion und die Effekte dieselben wie jene der ersten Ausführungsform.
  • Siebte Ausführungsform
  • 8 ist eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform sind mehrere Vertiefungen 9 als Schlitze so ausgebildet, dass sie die montierte Komponente 5 umgeben. Die Spannung, die um die montierte Komponente 5 verursacht wird, kann dadurch gleichmäßig begrenzt werden. Die Wärmefreisetzbarkeit wird auch im Vergleich zur sechsten Ausführungsform verbessert. In anderer Hinsicht sind die Konstruktion und die Effekte dieselben wie jene der ersten Ausführungsform.
  • Achte Ausführungsform
  • 9 ist eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform existieren Schlitze 8 in Abschnitten eines Bereichs zwischen zwei montierten Komponenten 5, die voneinander beabstandet sind. Die Spannung, die zwischen den zwei montierten Komponenten benachbart zueinander verursacht wird, wird begrenzt, während die elektrische Leitung dazwischen aufrechterhalten wird. In anderer Hinsicht sind die Konstruktion und die Effekte dieselben wie jene der ersten Ausführungsform.
  • Neunte Ausführungsform
  • 10 ist eine vergrößerte Draufsicht eines wesentlichen Abschnitts einer Halbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Ausführungsform ist ein Schlitz 8 elliptisch gemacht. Ein vergrößerter Öffnungsbereich des Schlitzes 8 kann dadurch sichergestellt werden. Folglich wird der Spannungsbegrenzungseffekt verbessert. Der Wärmefreisetzungspfad kann auch im Vergleich zum Fall der Bereitstellung von geraden Schlitzen vergrößert werden. Daher ist die Wärmefreisetzbarkeit auch verbessert. In anderer Hinsicht sind die Konstruktion und die Effekte dieselben wie jene der ersten Ausführungsform.
  • In der ersten bis neunten Ausführungsform kann die montierte Komponente 5 eine elektronische Komponente wie z. B. ein Thermistor sein, die so montiert ist, dass sie sich über zwei Leiterbahnen im Metallmuster 3 erstreckt. Jede der Halbleitervorrichtungen gemäß der ersten bis neunten Ausführungsform kann auf ein Invertersystem angewendet werden.
  • Die montierte Komponente 5 ist nicht auf einen aus Silizium ausgebildeten Halbleiterchip begrenzt. Die montierte Komponente 5 kann aus einem Halbleiter mit breiter Bandlücke mit einer Bandlücke, die größer ist als jene von Silizium, ausgebildet sein. Der Halbleiter mit breiter Bandlücke ist beispielsweise Siliziumcarbid, ein Material auf Siliziumnitridbasis oder Diamant. Ein Halbleiterchip, der aus einem solchen Halbleiter mit breiter Bandlücke ausgebildet ist, weist eine hohe Stehspannung und eine hohe zulässige Stromdichte auf und dessen Größe kann daher verringert werden. Die Halbleitervorrichtung mit diesem Halbleiterchip, der in der Größe verringert ist, kann auch in der Größe verringert werden. Die Wärmebeständigkeit des Halbleiterchips ist auch hoch. Daher können Wärmeableitungsrippen eines Kühlkörpers in der Größe verkleinert werden und ein Wasserkühlabschnitt kann durch einen Luftkühlabschnitt ersetzt werden. Folglich kann das Halbleitermodul weiter in der Größe verkleinert werden. Der Halbleiterchip weist auch einen verringerten Leistungsverlust und eine hohe Effizienz auf und die Effizienz des Halbleitermoduls kann daher verbessert werden.

Claims (5)

  1. Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (1) mit einem Isolationsharz (2) und einem Metallmuster (3), das auf dem Isolationsharz (2) vorgesehen ist; eine montierte Komponente (5), die auf dem Metallmuster (3) montiert ist; und ein Epoxidharz (7), das das Metallmuster (3) und die montierte Komponente (5) einkapselt, wobei ein Schlitz (8) im Metallmuster (3) um die montierte Komponente (5) vorgesehen ist, das Isolationsharz (2), das vom Metallmuster (3) freiliegt, und das Epoxidharz (7) im Schlitz (8) in innigen Kontakt miteinander gebracht sind und der Schlitz (8) die montierte Komponente (5) durchgängig umgibt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die montierte Komponente (5) zwei montierte Komponenten (5) umfasst, die voneinander beabstandet sind, und der Schlitz (8) in einem Abschnitt eines Bereichs zwischen den zwei montierten Komponenten (5) vorgesehen ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Abstand zwischen der montierten Komponente (5) und dem Schlitz (8) 5 mm oder weniger ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei eine Breite des Schlitzes (8) gleich oder größer als eine Dicke des Metallmusters (3) ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die montierte Komponente (5) aus einem Halbleiter mit breiter Bandlücke ausgebildet ist.
DE102015215132.8A 2014-09-10 2015-08-07 Halbleitervorrichtung Active DE102015215132B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-184186 2014-09-10
JP2014184186A JP6252412B2 (ja) 2014-09-10 2014-09-10 半導体装置

Publications (2)

Publication Number Publication Date
DE102015215132A1 DE102015215132A1 (de) 2016-03-10
DE102015215132B4 true DE102015215132B4 (de) 2021-07-29

Family

ID=55358680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015215132.8A Active DE102015215132B4 (de) 2014-09-10 2015-08-07 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9355999B2 (de)
JP (1) JP6252412B2 (de)
CN (1) CN105405814B (de)
DE (1) DE102015215132B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3608951B1 (de) 2017-03-23 2024-07-24 Kabushiki Kaisha Toshiba Keramik-metall-leiterplatte und halbleiterbauelement mit verwendung davon
WO2018207279A1 (ja) * 2017-05-10 2018-11-15 三菱電機株式会社 半導体装置、及び、その製造方法、並びに、電力変換装置、及び、移動体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149091A1 (en) 2001-04-16 2002-10-17 Palmteer William James Leadframe-based chip scale package
JP2006032617A (ja) 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
US20080164588A1 (en) 2007-01-05 2008-07-10 Fairchild Korea Semiconductor, Ltd. High power semiconductor package
DE102011078582A1 (de) 2011-07-04 2013-01-10 Robert Bosch Gmbh Verfahren zum Herstellen von strukturierten Sinterschichten und Halbleiterbauelement mit strukturierter Sinterschicht

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW368745B (en) * 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
JP2001189401A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 配線基板及び半導体装置
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
JP4672290B2 (ja) * 2004-06-16 2011-04-20 富士通株式会社 回路基板、パッケージ基板の製造方法及びパッケージ基板
JP5071405B2 (ja) * 2009-02-13 2012-11-14 三菱電機株式会社 電力用半導体装置
CN104170075B (zh) * 2012-03-15 2018-06-26 富士电机株式会社 半导体装置
US8884443B2 (en) * 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
JP5812146B2 (ja) 2014-04-14 2015-11-11 株式会社三洋物産 遊技機
DE112015000210T5 (de) * 2014-05-30 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149091A1 (en) 2001-04-16 2002-10-17 Palmteer William James Leadframe-based chip scale package
JP2006032617A (ja) 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
US20080164588A1 (en) 2007-01-05 2008-07-10 Fairchild Korea Semiconductor, Ltd. High power semiconductor package
DE102011078582A1 (de) 2011-07-04 2013-01-10 Robert Bosch Gmbh Verfahren zum Herstellen von strukturierten Sinterschichten und Halbleiterbauelement mit strukturierter Sinterschicht

Also Published As

Publication number Publication date
US20160071821A1 (en) 2016-03-10
US9355999B2 (en) 2016-05-31
DE102015215132A1 (de) 2016-03-10
CN105405814A (zh) 2016-03-16
JP2016058574A (ja) 2016-04-21
JP6252412B2 (ja) 2017-12-27
CN105405814B (zh) 2018-10-26

Similar Documents

Publication Publication Date Title
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE102015212832B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102015212831B4 (de) Leistungshalbleitervorrichtung
DE102014212376B4 (de) Halbleitervorrichtung
DE102012224355B4 (de) Leistungsmodul
DE102016110235B4 (de) Halbleitervorrichtungen mit Clipvorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE112015007169B4 (de) Halbleitermodul
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102016208034B4 (de) Halbleiterbauelement
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102014008587A1 (de) Halbleiterschaltung und Verfahren zur Herstellung der Halbleiterschaltung
DE112016004423B4 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE112016007464B4 (de) Halbleitervorrichtung
DE102013218486A1 (de) Halbleitereinrichtung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014006397B4 (de) Leistungshalbleitermodul und Leistungseinheit
DE112014006142B4 (de) Leistungshalbleiteranordnung
DE102015215132B4 (de) Halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
DE112016005397B4 (de) Leistungs-halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final