DE112015007169B4 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE112015007169B4
DE112015007169B4 DE112015007169.5T DE112015007169T DE112015007169B4 DE 112015007169 B4 DE112015007169 B4 DE 112015007169B4 DE 112015007169 T DE112015007169 T DE 112015007169T DE 112015007169 B4 DE112015007169 B4 DE 112015007169B4
Authority
DE
Germany
Prior art keywords
base plate
housing
groove
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015007169.5T
Other languages
English (en)
Other versions
DE112015007169T5 (de
Inventor
Daisuke Oya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015007169T5 publication Critical patent/DE112015007169T5/de
Application granted granted Critical
Publication of DE112015007169B4 publication Critical patent/DE112015007169B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

Halbleitermodul, aufweisend:eine Basisplatte <1>;mindestens einen Halbleiter-Chip <2, 2a, 2b, 2c, 2d>, der in der Basisplatte außer einem äußeren Umfang der Basisplatte und über der Basisplatte angeordnet ist; undein Gehäuse <3>, das mit einem Haftmittel <6> mit dem äußeren Umfang der Basisplatte verbunden ist und den mindestens einen Halbleiter-Chip enthält, wobeieine obere Oberfläche der Basisplatte eine Vertiefung zwischen einer Innenwand <3a> des Gehäuses und dem mindestens einen Halbleiter-Chip in einer Draufsicht aufweist, und das Haftmittel eine Hohlkehlform zwischen der Innenwand des Gehäuses und der Vertiefung aufweist, wobei die Vertiefung angeordnet ist, um ein Auslaufen des Haftmittels zu verhindern, sodass eine Auslauflänge (L) einer Hohlkehle (6a) reduziert wird und die Hohlkehle (6a) hervortritt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf Halbleitermodule, die Halbleiter-Chips aufweisen, die in Gehäusen enthalten sind.
  • Stand der Technik
  • Verschiedene Techniken sind vorgeschlagen worden, die ein herkömmliches Leistungshalbleitermodul betreffen, das ein Gehäuse aufweist, in welches ein Versiegelungsharz (Gel) gefüllt ist. Ein Beispiel solcher Techniken verwendet ein Haftmittel (Abdichtmittel), um zu verhindern, dass Feuchtigkeit über eine Verbindung und ein Befestigungsteil zwischen dem Gehäuse und einer Basisplatte (Wärmeableitungsplatte) in das Innere des Gehäuses eindringt (z.B. Patentdokument 1). Ein anderes Beispiel ist, ohne Verwenden des Haftmittels einen Überstand und eine Vertiefung in dem Gehäuse und der Basisplatte (Wärmeableitungsplatte) auszubilden, und sie dann einzupassen, um das Gehäuse und die Basisplatte zu fixieren (z.B. Patentdokument 2).
  • Dokumente des Stands der Technik
  • Patentdokumente
    • Patentdokument 1: offengelegte, japanische Patenanmeldung JP 2000 - 323 593 A
    • Patentdokument 2: offengelegte, japanische Patentanmeldung JP 2014- 203 978 A
  • Aus der japanischen Patentanmeldung JP 2004- 228 286 A ist eine Halbleitervorrichtung bekannt, welche Vertiefungen in einer Bodenplatte aufweist, die eine Verbindung zwischen einem eingebrachten Harz und der Bodenplatte verbessern. Aus der US Patentanmeldung US 5 606 200 A ist eine Halbleitervorrichtung bekannt, bei der ein Halbleiter in einem Gehäuse angeordnet ist, welches mit einer Bodenplatte verklebt ist.
  • Zusammenfassung
  • Durch die Erfindung zu lösendes Problem
  • In der Anordnung von Patentdokument 1 ist das Haftmittel (Abdichtmittel) in eine Rinne auf der oberen Oberfläche der Basisplatte in dem unteren Teil der Seitenwand des Gehäuses gefüllt. Unglücklicherweise verbleiben wahrscheinlich Luftblasen in dem Haftmittel in der Rinne und verursachen somit eine Reduzierung einer Isolationsfestigkeit eines Moduls. Weiter sind in der Anordnung von Patentdokument 2 der Überstand und die Vertiefung vorgesehen, um das Gehäuse und die Basisplatte ohne Verwenden des Haftmittels zu fixieren. Dies führt zu einer komplexen Struktur. Außerdem erfordert diese Anordnung, dass der Überstand und die Vertiefung mehr als bestimmte Tiefen aufweisen. Somit kann sich das Versiegelungsharz (Gel) nicht in solche tiefen Rinnen ausbreiten, wodurch möglicherweise Lücken erzeugt werden. Dies führt möglicherweise zu einer Reduzierung einer Isolationsfestigkeit (eines Isolationsvermögens).
  • Die vorliegende Erfindung ist angesichts der vorstehend genannten Probleme angefertigt worden. Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleitermodul zur Verfügung zu stellen, in welchem ein Gehäuse und eine Basisplatte mit einer einfachen Struktur miteinander verbunden werden, wobei das Halbleitermodul eine hohe Isolationsfestigkeit aufweist.
  • Mittel zum Lösen des Problems
  • Das Halbleitermodul gemäß einem Aspekt der vorliegenden Erfindung weist das Folgende auf: eine Basisplatte; mindestens einen Halbleiter-Chip, der in der Basisplatte außer dem äußeren Umfang der Basisplatte und über der Basisplatte angeordnet ist; und ein Gehäuse, das mit einem Haftmittel mit dem äußeren Umfang der Basisplatte verbunden ist und mindestens einen Halbleiter-Chip enthält. Die obere Oberfläche der Basisplatte ist mit einer Vertiefung oder einem Überstand zwischen einer Innenwand des Gehäuses und dem mindestens einen Halbleiter-Chip in einer Draufsicht versehen.
  • Wirkungen der Erfindung
  • In dem Aspekt der vorliegenden Erfindung ist die obere Oberfläche der Basisplatte mit der Vertiefung oder dem Überstand zwischen der Innenwand des Gehäuses und dem mindestens Halbleiter-Chip in einer Draufsicht versehen. Dies ermöglicht, dass das Halbleitermodul das Gehäuse und die Basisplatte mit einer einfachen Struktur miteinander verbunden aufzuweisen und eine hohe Isolationsfestigkeit aufzuweisen.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher, wenn sie in Verbindung mit den begleitenden Zeichnungen gesehen wird.
  • Kurze Beschreibung der Zeichnungen
    • 1 ist eine Querschnittsansicht einer Anordnung eines Halbleitermoduls gemäß einer ersten Ausführungsform.
    • 2 ist eine Querschnittsansicht einer Anordnung eines artverwandten Halbleitermoduls.
    • 3 ist eine Querschnittsansicht einer Anordnung eines Halbleitermoduls gemäß einer zweiten Ausführungsform.
    • 4 ist ein Graph, der eine Wirkung des Halbleitermoduls gemäß der zweiten Ausführungsform zeigt.
    • 5 ist eine Draufsicht eines Teils einer Anordnung eines Halbleitermoduls gemäß einer Modifikation.
    • 6 ist eine Querschnittsansicht des Teils der Anordnung des Halbleitermoduls gemäß einer Modifikation.
    • 7 ist eine Querschnittsansicht einer Anordnung eines Halbleitermoduls gemäß einer dritten Ausführungsform.
  • Beschreibung der Ausführungsform(en)
  • Das Folgende beschreibt die Ausführungsformen mit Bezug auf die begleitenden Zeichnungen. Es ist zu verstehen, dass die angehängten Zeichnungen dem Zweck eines Darstellens von hier erläuterten Konzepten der Ausführungsformen dienen und die Größen und Positionen von Komponenten, die in jeder Zeichnung dargestellt sind, nicht maßstabsgetreu zu sein brauchen.
  • <Erste Ausführungsform>
  • 1 ist eine Querschnittsansicht einer Anordnung eines Halbleitermoduls (Leistungshalbleitermodul) gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Das Halbleitermodul in 1 weist eine Basisplatte 1, einen Halbleiter-Chip 2, ein Gehäuse 3, ein isolierendes Substrat, welches in der ersten Ausführungsform ein isolierendes Keramiksubstrat 4 ist, und ein Abdichtmittel 5 auf.
  • Die Basisplatte 1 besteht aus Metall wie Cu, AlSiC und Al, wobei Cu Kupfer repräsentiert; AI Aluminium; Si Silizium; und C Carbon. Die Basisplatte 1 wird zum Beispiel als eine Wärmeableitungsplatte verwendet.
  • Der Halbleiter-Chip 2 ist in der Basisplatte 1 angeordnet außer dem äußeren Umfang der Basisplatte 1 und über der Basisplatte 1. Der Halbleiter-Chip 2 kann zum Beispiel aus Si bestehen. Alternativ kann der Halbleiter-Chip 2 aus einem Halbleiter mit breiter Bandlücke ausgebildet sein, der aus einem Material wie SiC und Galliumnitrid (GaN) besteht. Beispiele des Halbleiter-Chips 2 umfassen einen Bipolartransistor mit isoliertem Gate (IGBT), einen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET), eine Diode und eine Schottky-Sperrdiode (SBD). In der ersten Ausführungsform ist der Halbleiter-Chip 2 ein SiC-MOSFET oder eine SiC-SBD.
  • Das Gehäuse 3 ist mit einem Haftmittel 6 mit dem äußeren Umfang der Basisplatte 1 verbunden und enthält den Halbleiter-Chip 2. Das Gehäuse 3 besteht aus einem Material wie Polyphenylensulfid (PPS) und einer Kombination aus Polyethylenterephthalat (PET) und Polybutylenterephthalat (PBT). Das Haftmittel 6 besteht zum Beispiel aus einem auf Silizium basierten Material oder einem auf Epoxid basierten Material.
  • In der ersten Ausführungsform ist der unteren Teil des Gehäuses 3 mit einem Einschnitt 3b versehen, der mit dem oberen Teil (Ecke) des äußeren Umfangs der Basisplatte 1 verbindbar ist. Weiter breitet sich das Haftmittel 6 zwischen dem Einschnitt 3b des Gehäuses 3 und dem oberen Teil (Ecke) der Basisplatte 1 aus.
  • Das isolierende Keramiksubstrat 4 ist zwischen dem Halbleiter-Chip 2 und der Basisplatte 1 in einer Querschnittsansicht angeordnet. Auf der vorderen Oberfläche des isolierenden Keramiksubstrats 4 ist ein Frontoberflächenmetallmuster 4a angeordnet. Auf der rückseitigen Oberfläche des isolierenden Keramiksubstrats 4 ist ein Rückseitenoberflächenmetallmuster 4b angeordnet. Das Frontoberflächenmetallmuster 4a ist mit dem unteren Teil des Halbleiter-Chips 2 verbunden. Das Rückseitenoberflächenmetallmuster 4b ist mit einem Lötmaterial 7 mit der Basisplatte 1 verbunden.
  • Das Abdichtmittel 5 besteht aus einem isolierenden Material wie einem Siliziumgel und ist in das Gehäuse 3 gefüllt. Dies ermöglicht, dass das Halbleitermodul isolierend ist.
  • Bezüglich der oberen Oberfläche der Basisplatte 1 ist eine Vertiefung zwischen einer Innenwand 3a des Gehäuses 3 und dem Halbleiter-Chip 2 in einer Draufsicht angeordnet. Die Vertiefung, welche in der ersten Ausführungsform eine Rinne bzw. Nut 8 ist, ist auf der oberen Oberfläche der Basisplatte 1 angeordnet, wobei sich die Rinne 8 in einer Draufsicht entlang der Innenwand 3a des Gehäuses 3 erstreckt. Die Rinne 8 ist denkbarerweise mit dem Abdichtmittel 5 gefüllt.
  • Das Folgende beschreibt ein Verfahren zur Fertigung des Halbleitermoduls gemäß der ersten Ausführungsform. Die Komponenten außer der Basisplatte 1 werden durch die Verwendung eines typischen Verfahrens zur Fertigung ausgebildet; hier ist die Ausbildung der Basisplatte 1 beschrieben.
  • Für die Ausbildung der Basisplatte 1 durch Schmelzen von Metallen wird ein Überstand, der zu der Rinne 8 korrespondiert, in einer Gussform (Abdruck) angeordnet. Dies vervollständigt die Basisplatte 1, die mit der Rinne 8 versehen ist, durch Gießen. Es ist zu beachten, dass die Basisplatte 1 für eine stabile Rinne 8 einem Ätzen unterzogen werden kann.
  • Alternativ wird für die Ausbildung der Rinne 8 auf die vordere Oberfläche der Basisplatte 1 nach dem Gießen der Basisplatte 1 ohne Rinne 8 die vordere Oberfläche der Basisplatte 1 ohne die Rinne 8 einem Bedecken mit einem Abdeckmittel unterzogen, um die Basisplatte 1 selektiv zu ätzen. Dies vervollständigt die Basisplatte 1, die mit der Rinne 8 versehen ist. Es ist zu beachten, dass die Basisplatte 1 einem Pressen unterzogen werden kann, um die Rinne 8 auf die Basisplatte 1 auszubilden, wenn der Ätzvorgang nicht ausgeführt wird.
  • Das Halbleitermodul gemäß der ersten Ausführungsform weist eine solche Anordnung auf, in welcher das Haftmittel 6 verwendet wird. Dies ermöglicht, dass das Gehäuse 3 und die Basisplatte 1 mit einer einfachen Struktur miteinander verbunden werden. Außerdem ist die obere Oberfläche der Basisplatte 1 nicht mit einer Rinne in dem unteren Teil der Seitenwand des Gehäuses 3 versehen. Dies reduziert Luftblasen in dem Haftmittel 6, nachdem es ausgehärtet ist. Folglich weist das Halbleitermodul eine hohe Isolationsfestigkeit auf.
  • Nun wird Bezug genommen auf eine detaillierte Wirkung des Halbleitermoduls gemäß der ersten Ausführungsform. Das Folgende beschreibt ein Halbleitermodul, das sich auf das Halbleitermodul gemäß der ersten Ausführungsform bezieht (nachfolgend als ein „artverwandtes Halbleitermodul“ bezeichnet), mit Bezug auf 2. Es ist zu beachten, dass identische Bezugszeichen verwendet werden, um identische oder ähnliche Komponenten zwischen dem Halbleitermodul gemäß der ersten Ausführungsform und dem artverwandten Halbleitermodul zu kennzeichnen, und hier hauptsächlich Komponenten beschrieben werden, die zwischen diesen Halbleitermodulen verschieden sind.
  • Unterschiedliche Halbleitermodule wie das artverwandte Halbleitermodul, in welchem die Basisplatte 1 und das Gehäuse 3 mit dem Haftmittel 6 miteinander verbunden sind, weisen unterschiedliche Formen des Haftmittels 6 aufgrund einer Wölbung (Biegung) der Basisplatte 1 oder des Gehäuses 3 auf. Solche Variationen einer Form des Haftmittels 6 verursachen die folgenden zwei Probleme.
  • Das erste tritt auf, weil eine Höhe H (2) einer Hohlkehle 6a des Haftmittels 6 innerhalb des Gehäuses 3 unzureichend sein kann. Eine unzureichende Höhe H der Hohlkehle 6a erzeugt eine Lücke in einem Übergang zwischen der Hohlkehle 6a und dem Inneren des Gehäuses 3, wodurch bewirkt wird, dass das Abdichtmittel 5 innerhalb des Gehäuses 3 von der Lücke zu der Außenseite des Gehäuses 3 austritt, oder bewirkt wird, dass Wasser von der Außenseite des Gehäuses 3 in das Innere des Gehäuses 3 eindringt. Die Hohlkehle 6a des Haftmittels 6 muss sich, bevor es ausgehärtet ist, ausreichend entlang der Innenwand 3a des Gehäuses 3 nach oben ausbreiten, damit das Haftmittel 6 eine Funktion einer Austritts- und Eintrittsverhinderung aufweist, ohne durch die Wölbung (Biegung) der Basisplatte 1 oder des Gehäuses 3 beeinträchtigt zu werden. Mit anderen Worten muss die Höhe H der Hohlkehle 6a ausreichend hoch sein, damit keine Lücke aufgrund der Variationen erzeugt wird.
  • Das zweite tritt auf, weil eine Auslauflänge L (2) der Hohlkehle 6a des Haftmittels 6 innerhalb des Gehäuses 3 groß sein kann. Eine große Auslauflänge L der Hohlkehle 6a bewirkt möglicherweise, dass das Haftmittel 6 Luftblasen 6b enthält. Die in dem Haftmittel 6 enthaltenen Luftblasen 6b brechen wahrscheinlich bei hoher Temperatur aus dem Haftmittel 6 hervor, sodass sie sich zu dem Inneren des Abdichtmittels 5 bewegen. Dann, wenn sich die Luftblasen in die Nachbarschaft des isolierenden Keramiksubstrats 4 bewegen, reduziert sich ein Isolationsvermögen, wodurch sie zu einem Isolationsausfall führen. Außerdem ändert sich, wenn die Hohlkehle 6a eine sehr große Auslauflänge aufweist, und das Haftmittel 6 so fließt, dass es unter das isolierende Keramiksubstrat reicht, eine Beanspruchung, welche in dem isolierenden Keramiksubstrat 4 aufgetreten ist. Dies verursacht einen Bruch in dem isolierenden Keramiksubstrat 4, was in dem Isolationsausfall resultiert.
  • Um die Reduzierung des Isolationsvermögens aufgrund der Auslauflänge L der Hohlkehle 6a zu verhindern, ist ein Strommodul mit einem relativ großen Freiraum zwischen dem Gehäuse 3 und dem isolierenden Keramiksubstrat 4 vorgesehen. Unglücklicherweise bewirkt dies, dass das artverwandte Halbleitermodul eine relativ große Größe aufweist. Um weiter das erste Problem zu lösen, erhöht eine Anstrengung, die Höhe H der Hohlkehle 6a durch Erhöhen der Menge des Haftmittels 6 zu erhöhen, die Auslauflänge L der Hohlkehle 6a, was offensichtlich das zweite Problem erzeugt.
  • Es wird Bezug auf das Haftmittel 6 genommen, bevor es ausgehärtet ist, welches herausgedrückt wird, wenn das Gehäuse 3 und die Basisplatte 1 miteinander verbunden werden. In dem Halbleitermodul gemäß der ersten Ausführungsform verhindert im Gegensatz zu dem artverwandten Halbleitermodul eine Oberflächenspannung, die der Rinne 8 in 1 zugeschrieben wird, dass das Haftmittel 6 ausläuft. Dies reduziert die Auslauflänge L der Hohlkehle 6a und macht stattdessen die Hohlkehle 6a hervortretend, wodurch die Höhe H der Hohlkehle 6a groß gemacht wird. Als eine Folge wird das erste Problem (das Austreten des Abdichtmittels 5 und das Eindringen von Wasser) gelöst, und das zweite Problem (die Reduzierung des Isolationsvermögens) wird gelöst. Zusätzlich wird hoffentlich der Freiraum zwischen dem Gehäuse 3 und dem isolierenden Keramiksubstrat 4 reduziert. Daher wird das Halbleitermodul hoffentlich verkleinert.
  • Weiter breitet sich das Haftmittel 6 zwischen dem Einschnitt 3b des Gehäuses 3 und dem oberen Teil (Ecke) der Basisplatte 1 in der ersten Ausführungsform aus. Dies reduziert Erscheinungen der Lücke zwischen dem Gehäuse 3 und der Basisplatte 1, wodurch das Austreten des Abdichtmittels 5 und das Eindringen von Wasser verhindert werden.
  • In der ersten Ausführungsform ist der Halbleiter-Chip 2 aus einem Halbleiter mit breiter Bandlücke ausgebildet, der aus einem Material wie SiC besteht. Dies ermöglicht, dass der Halbleiter-Chip 2 bei hoher Temperatur und bei hoher Geschwindigkeit arbeitet, wodurch eine Verkleinerung eines Kühlers nahe dem Modul oder eine Verkleinerung einer Steuerschaltung nahe dem Modul erhofft wird. Folglich wird zum Beispiel hoffentlich auch ein Inverter-System verkleinert.
  • <Zweite Ausführungsform>
  • 3 ist eine Querschnittsansicht einer Anordnung eines Halbleitermoduls gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Es ist zu beachten, dass identische Bezugszeichen verwendet werden, um identische oder ähnliche Komponenten zwischen dem Halbleitermodul gemäß der ersten Ausführungsform und dem Halbleitermodul gemäß der zweiten Ausführungsform zu kennzeichnen, und dass hier hauptsächlich Komponenten beschrieben werden, die zwischen diesen Halbleitermodulen verschieden sind.
  • In der zweiten Ausführungsform, wie in 3 dargestellt, befindet sich ein Ende der Rinne 8 der Breite nach in einer Draufsicht in der Nähe der Innenwand 3a des Gehäuses 3. Das andere Ende der Rinne 8 der Breite nach befindet sich in einer Draufsicht außerhalb des Lötmaterials 7 und in der Nähe des Lötmaterials 7. Das Lötmaterial 7 ist eine Verbindung zwischen dem isolierenden Keramiksubstrat 4 und der Basisplatte 1.
  • 4 ist ein Graph, der Verhältnisse zwischen einem Abstand D und einem elektrischen Feld E, das an ein Ende 4c (3) des Frontoberflächenmetallmusters 4a des isolierenden Keramiksubstrats 4 angelegt wird, zeigt, wobei der Abstand D einen Abstand zwischen dem isolierenden Keramiksubstrat 4 und der Unterseite der Rinne 8 (3) kennzeichnet. Die Tiefe der Rinne 8 korrespondiert zu einer Länge, die durch Subtrahieren der Dicken des Rückseitenoberflächenmetallmusters 4b und des Lötmaterials 7 von dem Abstand D erhalten wird.
  • Wie in 4 gezeigt, entspricht ein längerer Abstand D einem geringeren elektrischen Feld E an dem Ende 4c des Frontoberflächenmetallmusters 4a. Es ist zu beachten, dass der Abstand D bevorzugt 1 mm oder mehr ist und bevorzugter 2 mm oder mehr ist.
  • Das Halbleitermodul gemäß der zweiten Ausführungsform ermöglicht, dass das elektrische Feld des isolierenden Keramiksubstrats 4 (Frontoberflächenmetallmuster 4a) verringert wird. Entsprechend weist das Halbleitermodul ein hohes Isolationsvermögen auf.
  • <Modifikation>
  • In einigen Ausführungsformen ist eine Rinne ähnlich der Nut bzw. Rinne 8 in einem anderen Teil der Basisplatte 1 als dem vorstehend genannten Teil der Basisplatte 1 angeordnet. 5 ist eine Draufsicht eines Teils einer Anordnung eines Halbleitermoduls gemäß einer Modifikation. 6 ist eine Querschnittsansicht, die entlang einer Linie A-A in 5 aufgenommen ist.
  • Die Halbleitervorrichtung gemäß der Modifikation weist anstelle des Halbleiter-Chips 2 einen Halbleiter-Chip 2a, einen Halbleiter-Chip 2b, einen Halbleiter-Chip 2c und einen Halbleiter-Chip 2d auf. Der Halbleiter-Chip 2a liegt angrenzend an die Halbleiter-Chips 2b und 2c; und der Halbleiter-Chip 2b an die Halbleiter-Chips 2a und 2d. Der Halbleiter-Chip 2c liegt angrenzend an die Halbleiter-Chips 2a und 2d; und der Halbleiter-Chip 2d zu den Halbleiter-Chips 2b und 2c.
  • Hierbei sind jede zwei angrenzenden Halbleiter-Chips aus den Halbleiter-Chips 2a, 2b, 2c und 2d als ein erster Halbleiter-Chip und ein zweiter Halbleiter-Chip zugeordnet. Nachfolgend ist der erste Halbleiter-Chip der Halbleiter-Chip 2c; und der zweite Halbleiter-Chip der Halbleiter-Chip 2d. In jeder anderen Kombination der Halbleiter-Chips ist das Halbleitermodul auf eine ähnliche Weise zu derjenigen, die vorstehend beschrieben ist, angeordnet.
  • Die Halbleitervorrichtung gemäß der Modifikation weist unterteilte isolierende Keramiksubstrate 9a, 9b, 9c und 9d anstelle des isolierenden Keramiksubstrats 4 auf. Jedes der isolierenden Keramiksubstrate 9a, 9b, 9c und 9d ist auf eine Weise ähnlich zu dem isolierenden Keramiksubstrat 4 aufgebaut. Das heißt, ein erstes isolierendes Substrat, welches in dieser Modifikation das isolierende Keramiksubstrat 9c ist, ist zwischen dem Halbleiter-Chip 2c (d.h. dem ersten Halbleiter-Chip) und der Basisplatte 1 angeordnet. Weiter ist ein zweites isolierendes Substrat, welches in dieser Modifikation das isolierende Keramiksubstrat 9d ist, zwischen dem Halbleiter-Chip 2d (d.h. dem zweiten Halbleiter-Chip) und der Basisplatte 1 angeordnet. Ähnlich ist das isolierende Keramiksubstrat 9a zwischen dem Halbleiter-Chip 2a und der Basisplatte 1 angeordnet; und das isolierende Keramiksubstrat 9b zwischen dem Halbleiter-Chip 2b und der Basisplatte 1.
  • In der Modifikation ist die Rinne 8 auch zwischen einem Lötmaterial 7c und einem Lötmaterial 7d angeordnet, und die Rinne 8 ist auf der oberen Oberfläche der Basisplatte 1 angeordnet, wie in 5 und 6 dargestellt. Hierbei ist das Lötmaterial 7c eine Verbindung zwischen dem isolierenden Keramiksubstrat 9c (erstes isolierendes Substrat) und der Basisplatte 1. Weiter ist das Lötmaterial 7d eine Verbindung zwischen dem isolierenden Keramiksubstrat 9d (zweites isolierendes Substrat) und der Basisplatte 1.
  • Das Halbleitermodul gemäß der Modifikation weist ein hohes Isolationsvermögen auf, welches ähnlich zu dem Halbleitermodul gemäß der zweiten Ausführungsform ist.
  • <Dritte Ausführungsform>
  • 7 ist eine Querschnittsansicht einer Anordnung eines Halbleitermoduls gemäß einer dritten Ausführungsform. Es ist zu beachten, dass identische Bezugszeichen verwendet werden, um identische oder ähnliche Komponenten zwischen dem Halbleitermodul gemäß der ersten Ausführungsform und dem Halbleitermodul gemäß der dritten Ausführungsform zu kennzeichnen, und dass hier hauptsächlich Komponenten beschrieben werden, die zwischen diesen Halbleitermodulen verschieden sind.
  • Die obere Oberfläche der Basisplatte 1 ist mit einem Überstand zwischen der Innenwand 3a des Gehäuses 3 und dem Halbleiter-Chip 2 in einer Draufsicht versehen. Der Überstand, welcher in der dritten Ausführungsform eine Abdeckschicht 10 ist, ist auf der oberen Oberfläche der Basisplatte 1 angeordnet. In einigen Ausführungsformen erstreckt sich die Abdeckschicht 10 entlang der Innenwand 3a des Gehäuses 3 in einer Draufsicht, was ähnlich zu der Nut bzw. Rinne 8 in der ersten Ausführungsform ist. Es ist bevorzugt, dass die Höhe der Abdeckschicht 10 ausreichend größer ist als diejenige des fernen Endes der Hohlkehle 6a.
  • Das Halbleitermodul gemäß der dritten Ausführungsform, in welchem das Haftmittel 6 verwendet wird, ermöglicht, dass das Gehäuse 3 und die Basisplatte 1 mit einer einfachen Struktur verbunden werden. Außerdem ist das Halbleitermodul so ausgelegt, dass die obere Oberfläche der Basisplatte 1 nicht mit einer Rinne in dem unteren Teil der Seitenwand des Gehäuses 3 versehen ist. Dies reduziert Luftblasen innerhalb des Haftmittels 6, nachdem es ausgehärtet ist. Als eine Folge weist das Halbleitermodul ein hohes Isolationsvermögen auf. Weiter verhindert die Abdeckschicht 10, dass das Haftmittel 6 ausläuft, was ähnlich zu der ersten Ausführungsform ist, wodurch das Austreten des Abdichtmittels 5 und das Eindringen von Wasser verhindert werden und die Reduzierung eines Isolationsvermögens verhindert wird.
  • Es ist zu beachten, dass in der vorliegenden Erfindung innerhalb des Gültigkeitsumfangs der Erfindung die einzelnen Ausführungsformen frei kombiniert werden können oder geeignet modifiziert und weggelassen werden können.
  • Obwohl die Erfindung gezeigt und detailliert beschrieben worden ist, ist die vorstehende Beschreibung in allen Aspekten darstellend und nicht einschränkend. Es ist deshalb zu verstehen, dass zahlreiche Modifikationen und Variationen entworfen werden können, ohne den Gültigkeitsumfang der Erfindung zu verlassen.
  • Erklärung der Bezugszeichen
  • 1 Basisplatte, 2, 2a, 2b, 2c, 2d Halbleiter-Chip, 3 Gehäuse, 3a Innenwand, 3b Einschnitt, 4, 9a, 9b, 9c, 9d isolierendes Keramiksubstrat, 6 Haftmittel, 8 Rinne und 10 Abdeckschicht.

Claims (6)

  1. Halbleitermodul, aufweisend: eine Basisplatte <1>; mindestens einen Halbleiter-Chip <2, 2a, 2b, 2c, 2d>, der in der Basisplatte außer einem äußeren Umfang der Basisplatte und über der Basisplatte angeordnet ist; und ein Gehäuse <3>, das mit einem Haftmittel <6> mit dem äußeren Umfang der Basisplatte verbunden ist und den mindestens einen Halbleiter-Chip enthält, wobei eine obere Oberfläche der Basisplatte eine Vertiefung zwischen einer Innenwand <3a> des Gehäuses und dem mindestens einen Halbleiter-Chip in einer Draufsicht aufweist, und das Haftmittel eine Hohlkehlform zwischen der Innenwand des Gehäuses und der Vertiefung aufweist, wobei die Vertiefung angeordnet ist, um ein Auslaufen des Haftmittels zu verhindern, sodass eine Auslauflänge (L) einer Hohlkehle (6a) reduziert wird und die Hohlkehle (6a) hervortritt.
  2. Halbleitermodul gemäß Anspruch 1, wobei die Vertiefung eine Rinne <8> aufweist, die auf der oberen Oberfläche der Basisplatte <1> angeordnet ist, wobei sich die Rinne in einer Draufsicht entlang der Innenwand <3a> des Gehäuses <3> erstreckt.
  3. Halbleitermodul gemäß Anspruch 2, weiter aufweisend ein isolierendes Substrat <4, 9a, 9b, 9c, 9d>, das zwischen dem mindestens einen Halbleiter-Chip <2, 2a, 2b, 2c, 2d> und der Basisplatte <1> angeordnet ist, wobei der Breite nach sich ein Ende der Rinne <8> in einer Draufsicht in einer Umgebung der Innenwand <3a> des Gehäuses <3> befindet, und der Breite nach sich ein anderes Ende der Rinne in einer Draufsicht außerhalb einer Verbindung zwischen dem isolierenden Substrat und der Basisplatte und in einer Umgebung der Verbindung befindet.
  4. Halbleitermodul gemäß Anspruch 2, weiter aufweisend: ein erstes isolierendes Substrat <9c>, das zwischen einem ersten Halbleiter-Chip <2c> des mindestens einen Halbleiter-Chips <2, 2a, 2b, 2c, 2d> und der Basisplatte <1> angeordnet ist; und ein zweites isolierendes Substrat <9d>, das zwischen einem zweiten Halbleiter-Chip <2d> des mindestens einen Halbleiter-Chips und der Basisplatte angeordnet ist, wobei der erste und zweite Halbleiter-Chip aneinander angrenzen, wobei die Rinne <8> auch zwischen einer Verbindung zwischen dem ersten isolierenden Substrat und der Basisplatte und einer Verbindung zwischen dem zweiten isolierenden Substrat und der Basisplatte angeordnet ist, wobei die Rinne auf der oberen Oberfläche der Basisplatte angeordnet ist.
  5. Halbleitermodul gemäß einem der Ansprüche 1 bis 4, wobei ein unterer Teil des Gehäuses <3> einen Einschnitt <3b> aufweist, der mit einem oberen Teil des äußeren Umfangs der Basisplatte <1> verbindbar ist, und das Haftmittel <6> zwischen dem Einschnitt des Gehäuses und dem oberen Teil der Basisplatte angeordnet ist.
  6. Halbleitermodul gemäß einem der Ansprüche 1 bis 4, wobei der mindestens eine Halbleiter-Chip <2, 2a, 2b, 2c, 2d> einen Halbleiter mit breiter Bandlücke aufweist.
DE112015007169.5T 2015-12-04 2015-12-04 Halbleitermodul Active DE112015007169B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/084164 WO2017094189A1 (ja) 2015-12-04 2015-12-04 半導体モジュール

Publications (2)

Publication Number Publication Date
DE112015007169T5 DE112015007169T5 (de) 2018-08-09
DE112015007169B4 true DE112015007169B4 (de) 2024-03-07

Family

ID=58796607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015007169.5T Active DE112015007169B4 (de) 2015-12-04 2015-12-04 Halbleitermodul

Country Status (5)

Country Link
US (1) US10483176B2 (de)
JP (1) JP6407451B2 (de)
CN (1) CN108292631B (de)
DE (1) DE112015007169B4 (de)
WO (1) WO2017094189A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018110132B3 (de) * 2018-04-26 2018-11-29 Semikron Elektronik Gmbh & Co. Kg Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden
JP7187814B2 (ja) * 2018-04-27 2022-12-13 株式会社デンソー 半導体装置
US11410895B2 (en) * 2018-10-05 2022-08-09 Ngk Spark Plug Co., Ltd. Wiring board
JP7247053B2 (ja) * 2019-08-02 2023-03-28 株式会社東芝 半導体装置
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置
JP7332528B2 (ja) * 2020-04-17 2023-08-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE102020119209A1 (de) 2020-07-21 2022-01-27 Rogers Germany Gmbh Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
JP2022039118A (ja) * 2020-08-27 2022-03-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2023112274A1 (ja) * 2021-12-16 2023-06-22 三菱電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606200A (en) 1993-01-13 1997-02-25 Fuji Electric Co., Ltd. Resin sealed semiconductor device with improved structural integrity
JP2004228286A (ja) 2003-01-22 2004-08-12 Mitsubishi Electric Corp 電力用半導体装置
US20130277819A1 (en) 2012-04-20 2013-10-24 Hiroshi Yoshida Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652831B2 (ja) * 1987-09-30 1994-07-06 株式会社日立製作所 自動車用電子回路装置の密封構造
US5602720A (en) * 1993-06-25 1997-02-11 Sumitomo Electric Industries, Ltd. Mounting structure for semiconductor device having low thermal resistance
JPH07106458A (ja) 1993-10-01 1995-04-21 Fuji Electric Co Ltd 気密封止形半導体装置
JP3361266B2 (ja) 1998-02-19 2003-01-07 株式会社三社電機製作所 電力用半導体モジュール
JPH11265976A (ja) 1998-03-18 1999-09-28 Mitsubishi Electric Corp パワー半導体モジュールおよびその製造方法
JP2000323593A (ja) 1999-05-06 2000-11-24 Yazaki Corp 半導体装置
JP2003298253A (ja) * 2002-03-29 2003-10-17 Denso Corp 電子制御装置の筐体構造及び電子制御装置の搭載構造
JP4271112B2 (ja) * 2004-09-21 2009-06-03 株式会社東芝 半導体装置
JP4354377B2 (ja) 2004-09-28 2009-10-28 三菱電機株式会社 半導体装置
JP4867280B2 (ja) * 2005-10-18 2012-02-01 株式会社ジェイテクト コーティング剤塗布方法
JP4735446B2 (ja) 2006-07-04 2011-07-27 三菱電機株式会社 半導体装置
US7511961B2 (en) * 2006-10-26 2009-03-31 Infineon Technologies Ag Base plate for a power semiconductor module
JP4972503B2 (ja) * 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
JP5602077B2 (ja) * 2011-03-23 2014-10-08 三菱電機株式会社 半導体装置
JP6065839B2 (ja) * 2011-09-30 2017-01-25 富士電機株式会社 半導体装置及びその製造方法
JP2014203978A (ja) 2013-04-05 2014-10-27 三菱電機株式会社 パワーモジュール
JP6094413B2 (ja) 2013-07-18 2017-03-15 三菱電機株式会社 半導体モジュール及びその製造方法
JP2014230978A (ja) 2014-08-21 2014-12-11 株式会社三共 遊技機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606200A (en) 1993-01-13 1997-02-25 Fuji Electric Co., Ltd. Resin sealed semiconductor device with improved structural integrity
JP2004228286A (ja) 2003-01-22 2004-08-12 Mitsubishi Electric Corp 電力用半導体装置
US20130277819A1 (en) 2012-04-20 2013-10-24 Hiroshi Yoshida Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JPWO2017094189A1 (ja) 2018-02-08
CN108292631A (zh) 2018-07-17
JP6407451B2 (ja) 2018-10-17
WO2017094189A1 (ja) 2017-06-08
US20180286771A1 (en) 2018-10-04
DE112015007169T5 (de) 2018-08-09
US10483176B2 (en) 2019-11-19
CN108292631B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
DE112015007169B4 (de) Halbleitermodul
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015212831B4 (de) Leistungshalbleitervorrichtung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE112015004024T5 (de) Schaltungsbaugruppe und elektrischer Verteiler
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE112014006676B4 (de) Leistungsmodulvorrichtung
DE102014106857B4 (de) Leistungshalbleitereinrichtung
DE112016007241B4 (de) Halbleitervorrichtung
DE102015215133B4 (de) Halbleitervorrichtung
DE102015207226A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018121403A1 (de) Verfahren zur Herstellung einer stabilisierten Platine
DE112014005694T5 (de) Halbleitermodul
DE112013007447T5 (de) Halbleitervorrichtung
DE102019112621A1 (de) Drahtgebondetes gehäuse mit einteiliger freiliegender wärme-senke und leitungen
DE102014218389B4 (de) Halbleitermodul
DE102016208919A1 (de) Kühlkörper zur Kühlung elektronischer Bauelemente
DE102018208486A1 (de) Halbleitervorrichtung
DE102014217266B4 (de) Halbleitervorrichtung
DE112014003204B4 (de) Leistungsmodul
DE102011089886A1 (de) Schaltungsträger und Verfahren zur Herstellung von einem Schaltungsträger
DE112013007426B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division