JP4354377B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4354377B2
JP4354377B2 JP2004281100A JP2004281100A JP4354377B2 JP 4354377 B2 JP4354377 B2 JP 4354377B2 JP 2004281100 A JP2004281100 A JP 2004281100A JP 2004281100 A JP2004281100 A JP 2004281100A JP 4354377 B2 JP4354377 B2 JP 4354377B2
Authority
JP
Japan
Prior art keywords
base plate
semiconductor device
case
insulating substrate
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004281100A
Other languages
English (en)
Other versions
JP2006100320A (ja
Inventor
弘 西堀
利彰 篠原
健治 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004281100A priority Critical patent/JP4354377B2/ja
Priority to CNB2005100813493A priority patent/CN100399552C/zh
Publication of JP2006100320A publication Critical patent/JP2006100320A/ja
Application granted granted Critical
Publication of JP4354377B2 publication Critical patent/JP4354377B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に半導体装置の加熱組み立て時に生じるベース板のそりを低減する技術に関する。
従来の半導体装置では、窒化アルミニウム(AlN)等のセラミックス基板(絶縁基板)が金属層と半田を介してベース板に固定されているため、各材料の熱膨張の差から接合面にクラックが生じる欠点があった。
そこで、特許文献1には、アルミニウム(Al)又はアルミニウム合金を真空又は不活性ガス中で溶解して溶融体を得た後、該溶融体を真空又は不活性ガス中で鋳型内において絶縁基板と接触させ、その際該溶融体と絶縁基板とがそれらの界面に金属表面の酸化膜を介在させずに直接接触するようにして保持冷却することによって、絶縁基板に強固に接合したベース板及び回路パターンを一体に形成することで、各接合面でのクラックを防止する技術が開示されている。
特開2002−76551号公報(第8項、第1図,第4図)
しかしながら、絶縁基板に回路パターン及びベース板が一体に形成された一体型ベース板は、線膨張係数の異なる2つの材料(Al:約23ppm/℃、AlN:約4ppm/℃)が半田等のバッファとなる材料を介さず直接接合されているため、加熱すると裏面を凸とするそりが生じ易くなる。
そして、加熱時にそりが生じると、以下のような問題を生じる。一体型ベース板とケースの組み立て時には、絶縁基板上に形成された電極と外部電極とを半田により接合する必要がある。この工程は、ベース板をホットプレート上で加熱して半田を融解させることにより行われる加熱工程である。
前述したように、一体型ベース板を加熱するとそりが生じるので、一体型ベース板の中央部寄りに配置された電極と、外周部寄りに配置された電極とで外部電極と接続する際の半田の溶解度が異なるという問題を生じる。
この問題を解決するため、外周部の半田を溶解させるべくホットプレートの温度を必要以上に上げると、各部材の熱劣化やさらなる一体型ベース板の熱変形を伴う。また、ホットプレートによる加熱方式をやめて、外表面から加熱できるエアリフローによる加熱方式の採用も考えられる。しかし、エアリフロー用の装置を導入するには多大な費用が生じることになる他、一体型ベース板にそり等の大きな熱変形が生じることに変わりない。さらに、ベース板の厚みを4mmtから例えば5mmtに厚くすると、そりは減少するが半田の溶解度をベース板全面で均一にするには不十分である。そして、4mmtの厚みのベース板を用いた半導体装置との互換性がくずれることにもなる。
そこで本発明の目的は、半導体装置の組み立て時に、加熱工程で生じるベース板のそりや変形を低減する技術を提供することである。
請求項1に記載の発明は、ベース板と、前記ベース板上に接合された絶縁基板と、前記絶縁基板上に接合された回路パターンと、前記回路パターン上に接合された半導体素子と、前記半導体素子を囲うように、前記ベース板上に形成されたケースと、を備える半導体装置であって、前記ベース板は、その内部に、前記ベース板の他の部位よりも線膨張係数の低い補強体を備え、前記補強体は、前記ベース板の他の部位よりも大きな熱伝導率を有することを特徴とする。
また請求項2に記載の発明は、ベース板と、前記ベース板上に接合された絶縁基板と、前記絶縁基板上に接合された回路パターンと、前記回路パターン上に接合された半導体素子と、前記半導体素子を囲うように、前記ベース板上に形成されたケースと、を備える半導体装置であって、前記ベース板は、その内部に、前記ベース板の他の部位よりも線膨張係数の低い補強体を備え、前記補強体は、開口部を有し、当該補強体の端部若しくは前記開口部の内周の少なくとも一方に折り返しつば部を備えることを特徴とする。
請求項5に記載の発明は、ベース板と、前記ベース板上に接合された絶縁基板と、前記絶縁基板上に接合された回路パターンと、前記回路パターン上に接合された半導体素子と、前記半導体素子を囲うように、前記ベース板上に形成されたケースと、を備える半導体装置であって、前記ケース内部に充填された封止樹脂をさらに備え、前記封止樹脂は、前記ベース板の曲げ剛性と略等しい曲げ剛性を有することを特徴とする。
請求項1に記載の発明によれば、ベース板は、前記ベース板の他の部位よりも線膨張係数の低い補強体を内部に有しているので、みかけの線膨張係数を下げることができる。その結果、ベース板の線膨張係数と、絶縁基板の線膨張係数との差が小さくなり、半導体装置の加熱組み立て時に生じるベース板のそりを低減することができる。また補強版が、ベース板の他の部位よりも大きな熱伝導率を有するので、熱抵抗を小さくすることができる。
また請求項2に記載の発明によれば、補強体が、端部若しくは開口部の内周の少なくとも一方に折り返しつば部を備えるので、さらに曲げ剛性を向上することができる。
請求項5に記載の発明によれば、ケース内部に充填された封止樹脂の曲げ剛性と、ベース板の曲げ剛性が略等しいので、熱ストレス下で生じるベース板の変形が封止樹脂によって抑えられ、ベース板の変形を低減することができる。
<実施の形態1>
図1は、本実施の形態に係る半導体装置の構成を示す断面図である。ベース板1上に絶縁基板2が溶湯法により接合されている。ベース板1は、厚さ3〜5mmtのAl又はAl合金により形成されている。また、絶縁基板2は、厚さ0.3〜1.5mmtの窒化アルミニウム、アルミナ(Al23)、若しくは窒化珪素(Si34)等により形成されている。
絶縁基板2上には、回路パターン31,32が溶湯法により接合されている。回路パターン31上には半田層5を介して半導体素子4が接合されている。そして、半導体素子4の上部電極(図示せず)と電極パターン32がAlワイヤ6によって電気的に接続されている。半導体素子4は、例えばIGBT(Insulated Gate Bipolar Transistor )である。
ここで、ベース板1、絶縁基板2及び回路パターン31,32は、溶融法によって一体に接合され、一体型ベース板を構成している。
ベース板1上には、半導体素子4を囲うようにパッケージケース(ケース)7が接着剤10を介して接合されている。そしてケース7の内部は封止樹脂12により充填されている。回路パターン31,32には、外部電極81,82の一端が半田91,92によりそれぞれ接続されている。そして外部電極81,82の他端はケース7の外部に引き出されている。
ケース7内側の側面には、側面溝(溝)15が形成されている。また、ベース板1の表主面上には、凹凸部14が絶縁基板2の周囲を取り囲むように形成されている。言い換えると、ベース板1は、ケース7内に臨む表面に凹凸部14を有している。ベース板1内部の中央部には、補強板(補強体)13が埋め込まれている。補強板13は、ベース板1の溶湯法による形成時に、ベース板1の内部に鋳込まれる。
補強板13は、Cu(銅)又はCu合金、Fe(鉄)又はFe合金から形成されている。図2に示すように、補強板13は任意の場所に開口部13aを有している。そして、開口部13a内部にはベース板1の材料であるAlが埋め込まれている。また、補強板13は折り返しつば部13bを有している。
次に本実施の形態に係る一体型ベース板の製造方法について説明する。
まず、下層から順に、回路パターン31,32、絶縁基板2、及びベース板1の型が形成された鋳型に、絶縁基板2の表主面を下にして設置する。さらに、折り返しつば部13bの先端がベース板1の鋳型上に接するように補強板13を設置する。そうして、溶融したAlを鋳型に流し込んだ後、Alを凝固して回路パターン31,32及びベース板1を同時に形成する。
ここで、鋳型には、回路パターン31,32側にも溶融体が流し込めるように、別に溶融体の流し込み口が形成されており、ベース板1の形成時に回路パターン31,32も同時に形成できる構成になっている。
なお、必ずしも補強板13に折り返しつば部13bを形成する必要はない。例えば、補強板13をベース板1の中央部に作成するために、Cu等により形成された保持台を補強板13とベース板1の鋳型の間に挟んで補強板13を中空に保持するように設置した後、溶湯を流し込むようにしてもよい。保持台は、絶縁基板2上に設置してもよい。
また、回路パターン31,32とベース板1は同時に形成する必要はない。回路パターン31,32とベース板1の型が形成された鋳型をそれぞれ用意して、回路パターン31,32及びベース板1を別々に作り込むようにしてもよい。
次に本実施の形態に係る半導体装置の効果について説明する。
図3は、従来の半導体装置をホットプレート20で加熱した場合に生じる一体型ベース板のそりを示す図である。図3に示すように、従来の半導体装置は、パッケージケース7内部にシリコンゲル11が充填されている。そして、パッケージケース7の最表面を封止樹脂12により充填している。従来の半導体装置は、ホットプレート20上で加熱することにより、そり24を生じる。
図4は、ホットプレート20で半導体装置を常温から125℃までの加熱を繰り返すヒートサイクル(H/C)に対するそり量を示す図である。ここで、そり量は一体型ベース板の裏面の端部の高さを0として、端部の点の高さと略中心部の点での高さとの差で定義される量である。
図4に示すように、ホットプレート20で加熱すると、一体型ベース板はそりを生じる。実際の組立工程では約260℃に昇温されるので、図4に示したそりの約2倍のそりが生じることになる。ベース板1の厚みを3mmtから厚くする毎にそり量は低減するが、十分に低減できてはない。
また図5は、放熱プレート21上にベース板1を4本のベース板締付ネジ22によって締め付けた状態で、−40℃〜+125℃のヒートサイクル(H/C)を100サイクル実施した後に生じるスキを示した図である。
そして図6は、放熱プレート21とベース板1の間のスキを実測(実測値をスキSとする)した図である。ここで、縦軸のスキSは、放熱プレート21とベース板1との間に隙間ゲージを挿入し、挿入が可能となった隙間ゲージの値で表される量である。スキは、放熱プレート21にベース板1が4本のベース板締付ネジ22で固定されていることから、温度変化に伴うベース板1の変形が変則的になり、図5に示すように塑性変形を生じた結果発生したものと考えられる。また、図6からスキの大きさは、ベース板1の厚みが薄い程大きい。
スキが生じると、ベース板1と放熱プレート21との密着性が悪くなり、半導体素子4の熱放散性の悪化を伴う。そのため、半導体素子4下の半田層5の劣化やクラック、ひいては半導体素子4の熱破壊につながる可能性を有している。
スキの改善策としては、Alをより合金化してAlの純度を低下させて硬度や強度を高める方法がある。しかし、溶湯接合されるセラミックスの絶縁基板にクラックが生じ易く、信頼性が低下するという弊害を生じる。
本実施の形態に係るベース板1はCu若しくはFeを材料とする補強板13を内部に有している。図7は、Cu,Fe,Alの概略物性値を示す表である。図7に示すように補強板13の線膨張係数は、Cuの場合は約18ppm/℃、Feの場合は約11ppm/℃である。Cu,Feの線膨張係数はAlの線膨張係数(約23ppm/℃)より小さい。そのため、Cu若しくはFeを組み込んだベース板1は、みかけの線膨張係数が小さくなる。すなわち、ベース板1は、ベース板1の他の部位よりも線膨張係数の低い補強板13を備えているため、みかけの線膨張係数が小さくなる。その結果、絶縁基板2とベース板1の線膨張係数の差が小さくなり、加熱を必要とする半導体装置の組立工程において、ベース板1の裏面を凸とするそりが低減される。
さらに、各部材の熱伝導率は、Cuが約400W/(m・K)、Feが約80W/(m・K)、Alが約235W/(m・K)となっている。そのため、補強板13にCu又はCu合金の材質を用いた場合は、半導体素子4からベース板1の下主面に至る熱抵抗が小さくなる。すなわち、前記ベース板の他の部位よりも大きな熱伝導率を有する補強板を用いることで、熱抵抗を小さくすることができる。その結果、より信頼性を向上することができる。
補強板13にFe又はFe合金の材質を用いた場合は、熱抵抗が増大する傾向にある。しかし、補強板13に設けられた円形又は矩形の開口部13a内部はAlによって埋め込まれるので、熱抵抗の増大が抑制される。
以上から、補強板13の材質にCuを用いるかFeを用いるか、又は開口部13aを設けるか否かは、そりの低減量の度合いと熱伝導性向上の要否により選択すればよい。
また曲げ弾性率は、図7から、Cuが約118GPa、Feが約210GPa、Alが約70GPaである。そのため、Cu又はFeの補強板13を用いることにより、曲げ剛性が向上する。すなわち、前記ベース板の他の部位よりも大きな曲げ弾性率を有する補強板13を用いることでベース板1の曲げ剛性が向上し、ベース板1のそりを低減することができる。
さらに、本実施の形態においては、パッケージケース7内部が封止樹脂12によって充填されている。封止樹脂12は、例えば低応力のエポキシ樹脂を材料としており、線膨張係数がAlと同等の約23ppm/℃、曲げ弾性率は、Alの約1/7の約10GPaに選択されている。
ここで封止樹脂12は、ベース板1の厚みの4mmの約2〜3倍となる約8〜12mm形成される。曲げ剛性の指標となる断面係数が厚み比の2乗に比例するので、曲げ剛性は、厚みの4〜9倍となり、ベース板1の剛性と略同等の値になる。
従って、高温・低温の熱ストレスを受けた場合のそりが、ベース板1と封止樹脂12とで相殺され、ヒートサイクルによるベース板1の塑性変形が大幅に減少する。
さらにまた、パッケージケース7内に封止樹脂12を充填することにより、半導体素子4下の半田層5の歪みが低減され、半田クラックを抑制することができる。さらに、パッケージケース7内に封止樹脂12が充填されることによって、Alワイヤ6と回路パターン31,32の接合部が補強され、接合部分の信頼性を向上することができる。
以上説明したように、本実施の形態においては、ベース板1が内部に補強板13を有している。そしてさらにパッケージケース7内部を封止樹脂12で充填しているので、図4、6(「改善品」のライン)に示すように一体型ベース板に生じるそり、及びスキを低減することができる。
本実施の形態においては、ベース板1の主表面上に凹凸部14を有し、さらにパッケージケース7側面には側面溝15が形成されている。凹凸部14は、ベース板1を形成するための鋳型に形成されており、溶湯成形時にベース板1と同時に形成される。そのため、改めて凹凸部14を形成するための機械加工は不要となる。また、パッケージケース7側面に形成される側面溝15も、パッケージケース7形成時に同時に形成される。
これらの凹凸部14や側面溝15は、パッケージケース7内に充填される封止樹脂12と、ベース板1あるいはケース7との密着性を向上を図る効果を有する。すなわち、凹凸部14や側面溝15に封止樹脂12が侵入し、封止樹脂12とケース7及びベース板1とがより強固に一体化し、密着性が向上できる。
図8〜11は、凹凸部14が形成された領域の構成を示す図である。また図9は、図8のB−B線断面図に対応している。絶縁基板2の周囲に溶湯成形時に配置される外周溝14aは、単列でも複列でもよく、また連続溝でも断続溝でも同様の効果が得られる。図8は、外周溝14aが2列の連続溝の例を示している。そして、外周連続凸部14bが外周溝14aに挟まれて形成されている。
図10は、凹凸部14として、2列の外周断続凸部14cが形成された場合を示している。また、図11は、図10のC−C線断面図を示している。このように、外周断続凸部14cを形成することによっても、封止樹脂12とベース板1の密着性を高めることができる。
なお、外周連続凸部14b、外周断続凸部14cは、凹状に形成しても同様の効果が得られる。
次に、外部電極がケース7内部に埋め込まれる構造のケースにおいて、封止樹脂12とケース7の密着性を高める方法について説明する。
図12は、外部電極をケース7内部に埋め込んだケース埋込電極83を有する半導体装置の部分断面図を示している。ケース埋込電極83を有する半導体装置は、パッケージケース7内側の下部に傾斜部16を形成することができる。傾斜部16により、封止樹脂12とケース7の密着性をさらに向上することができる。
凹凸部14、パッケージケース7側面に配置される側面溝15、及びパッケージケース7内側の下部に設けられた傾斜部16は、必ずしも絶対必要条件ではない。しかし、封止樹脂12とベース板1及びケース7との密着性が向上することにより、半導体装置の長期信頼性を向上できる。
<実施の形態2>
本実施の形態に係る半導体装置では、補強板13の開口部13aの内周にも折り返しつば部13bが形成されている。その他の構成は、実施の形態1と同様であり、実施の形態1と同一の構成には同一の符号を付し、重複する説明は省略する。
図13は、本実施の形態に係る補強板13の構成を示す上面図である。また、図14は、図13のD−D線断面図を示している。さらに図15は、図13のE−E線断面図を示している。図13〜15に示すように、開口部13aの内周には折り返しつば部13bが形成されている。折り返しつば部13bは、例えば打ち抜きプレス法などを用いて容易に形成することができる。
開口部13aの内周に折り返しつば部13bを設けることでさらに曲げ剛性を向上することができる。その結果、補強板13として薄い板を用いた場合であっても、十分な曲げ剛性を得ることができる。
また、開口部13aは、円形の形状である必要はなく、矩形の形状であってもよい。図16は、矩形状の開口部13c,13dが形成された補強板13の構成を示す上面図である。また、図17は図16のF−F線断面図を表し、図18は図16のG−G線断面図を表している。
図16は補強板13は、複数の箇所(図16の例では3箇所)に長方形状の開口部13cが形成され、開口部13cの長辺が補強板13の長手方向に沿って配置されている。また開口部13cの内縁のうち、長辺側には折り返しつば部13bが形成されている。
さらに、開口部13c間の複数箇所(図16の例では、開口部13cで挟まれた2つの領域に4箇所ずつ計8箇所)に長方形状の開口部13dが形成されている。開口部13dは、長辺が補強板13の短手方向に沿って配置されている。また開口部13dの内縁のうち、長辺側には折り返しつば部13bが形成されている。そして、補強板13の外周には折り返しつば部13bがさらに形成されている。このような補強板13を用いても、曲げ剛性を向上させることができる。
<実施の形態3>
図19は、本実施の形態に係る半導体装置の構成を示す断面図である。本実施の形態に係る半導体装置は、図19に示すように、ベース板1に補強板13を形成しない半導体装置に対応している。その他の構成は実施の形態1と同様であり、同一の構成には同一符号を付し、重複する説明は省略する。
本実施の形態は、以上のように構成されているので、パッケージケース7内部に充填される封止樹脂12によってベース板1のそりを改善することができる。そのため、比較的一体型ベース板1のサイズが小さくそりの程度が小さい場合に、実施の形態1に比べて簡単な構成でそりを改善することができる。
また、パッケージケース7内に封止樹脂12を充填することにより、半導体素子4下の半田層5の歪みが低減され、半田クラックを抑制することができる。さらに、パッケージケース7内に封止樹脂12が充填されることによって、Alワイヤ6と回路パターン31,32の接合部が補強され、接合部分の信頼性を向上することができる。
<実施の形態4>
図20は、本実施の形態に係る半導体装置の構成を示す断面図である。本実施の形態は、パッケージケース7内部を封止樹脂12により充填せず、従来技術と同様にシリコンゲル11により充填している。そして、パッケージケース7の最表面(シリコンゲル11の表面)を封止樹脂12により充填している。その他の構成は実施の形態1と同様であり、同一の構成には同一符号を付し重複する説明は省略する。
本実施の形態は、以上のように構成されているので、ベース板1内部に一体に形成された補強板13のみでベース板1のそりを改善することができる。そのため、一体型ベース板1のサイズが比較的小さく、そりの程度が小さい場合に、実施の形態1に比べて簡単な構成でそりを改善することができる。
実施の形態1に係る半導体装置の構成を示す断面図である。 実施の形態1に係る半導体装置に用いられる補強板の上面図である。 組立工程時に、従来の半導体装置に生じるそりを説明するための断面図である。 加熱温度と、一体型ベース板のそり量との相間を示す図である。 ヒートサイクル後における従来の一体型ベース板の状態を示す断面図である。 ヒートサイクル後に一体型ベース板に生じるスキSを示す図である。 Cu,Fe,Alの概略物性値を示す図である。 実施の形態1に係る一体型ベース板に配置される凹凸部の構成を示す上面図である。 実施の形態1に係る一体型ベース板に配置される凹凸部の構成を示す断面図である。 実施の形態1に係る一体型ベース板に配置される凹凸部の構成を示す上面図である。 実施の形態1に係る一体型ベース板に配置される凹凸部の構成を示す断面図である。 実施の形態1に係るパッケージケースに形成される傾斜部を示す断面図である。 実施の形態2に係る補強板の上面図である。 実施の形態2に係る補強板の断面図である。 実施の形態2に係る補強板の断面図である。 実施の形態2に係る補強板の上面図である。 実施の形態2に係る補強板の断面図である。 実施の形態2に係る補強板の断面図である。 実施の形態3に係る半導体装置の構成を示す断面図である。 実施の形態4に係る半導体装置の構成を示す断面図である。
符号の説明
1 ベース板、2 絶縁基板、4 半導体素子、7 パッケージケース、12 封止樹脂、13 補強板、13b 折り返しつば部、14 凹凸部、15 側面溝、16 傾斜部、21 放熱プレート、31,32 回路パターン。

Claims (8)

  1. ベース板と、
    前記ベース板上に接合された絶縁基板と、
    前記絶縁基板上に接合された回路パターンと、
    前記回路パターン上に接合された半導体素子と、
    前記半導体素子を囲うように、前記ベース板上に形成されたケースと、
    を備える半導体装置であって、
    前記ベース板は、その内部に、前記ベース板の他の部位よりも線膨張係数の低い補強体を備え
    前記補強体は、前記ベース板の他の部位よりも大きな熱伝導率を有することを特徴とする半導体装置。
  2. ベース板と、
    前記ベース板上に接合された絶縁基板と、
    前記絶縁基板上に接合された回路パターンと、
    前記回路パターン上に接合された半導体素子と、
    前記半導体素子を囲うように、前記ベース板上に形成されたケースと、
    を備える半導体装置であって、
    前記ベース板は、その内部に、前記ベース板の他の部位よりも線膨張係数の低い補強体を備え、
    前記補強体は、開口部を有し、当該補強体の端部若しくは前記開口部の内周の少なくとも一方に折り返しつば部を備えることを特徴とする半導体装置。
  3. 前記補強体は、前記ベース板の他の部位よりも大きな曲げ弾性率を有することを特徴とする請求項1または2に記載の半導体装置。
  4. 前記ケース内部に充填された封止樹脂をさらに備え、
    前記封止樹脂は、前記ベース板の曲げ剛性と略等しい曲げ剛性を有することを特徴とする請求項1から3の何れかに記載の半導体装置。
  5. ベース板と、
    前記ベース板上に接合された絶縁基板と、
    前記絶縁基板上に接合された回路パターンと、
    前記回路パターン上に接合された半導体素子と、
    前記半導体素子を囲うように、前記ベース板上に形成されたケースと、
    を備える半導体装置であって、
    前記ケース内部に充填された封止樹脂をさらに備え、
    前記封止樹脂は、前記ベース板の曲げ剛性と略等しい曲げ剛性を有することを特徴とする半導体装置。
  6. 前記ケースは、前記ケース内側の側面に形成された溝を備えることを特徴とする請求項1から5の何れかに記載の半導体装置。
  7. 前記ケースは、前記ケース内側の下部に傾斜部を備えることを特徴とする請求項1から6の何れかに記載の半導体装置。
  8. 前記ベース板は、前記ケース内に臨む表面に凹凸部を有することを特徴とする請求項1から7の何れかに記載の半導体装置。
JP2004281100A 2004-09-28 2004-09-28 半導体装置 Active JP4354377B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004281100A JP4354377B2 (ja) 2004-09-28 2004-09-28 半導体装置
CNB2005100813493A CN100399552C (zh) 2004-09-28 2005-06-27 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004281100A JP4354377B2 (ja) 2004-09-28 2004-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2006100320A JP2006100320A (ja) 2006-04-13
JP4354377B2 true JP4354377B2 (ja) 2009-10-28

Family

ID=36239882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004281100A Active JP4354377B2 (ja) 2004-09-28 2004-09-28 半導体装置

Country Status (2)

Country Link
JP (1) JP4354377B2 (ja)
CN (1) CN100399552C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179055B (zh) * 2007-12-14 2010-10-06 江苏宏微科技有限公司 半导体功率模块及其散热方法
JP2010185809A (ja) * 2009-02-13 2010-08-26 Taiheiyo Cement Corp ボルト及びボルト軸力情報処理システム
JP5570609B2 (ja) * 2010-09-28 2014-08-13 京セラ株式会社 素子収納用パッケージ、およびこれを用いた電子装置
JP2013069748A (ja) * 2011-09-21 2013-04-18 Toshiba Corp ベースプレートおよび半導体装置
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
DE112014007285B4 (de) * 2014-12-26 2024-01-18 Mitsubishi Electric Corporation Halbleitermodul
JP6320347B2 (ja) * 2015-06-17 2018-05-09 三菱電機株式会社 半導体装置
DE112015007169B4 (de) * 2015-12-04 2024-03-07 Mitsubishi Electric Corporation Halbleitermodul
CN111066142B (zh) 2017-08-25 2023-08-25 三菱电机株式会社 功率半导体装置及功率半导体装置的制造方法
JP6625774B1 (ja) * 2019-02-20 2019-12-25 中央電子工業株式会社 中空パッケージ構造およびその製造方法、ならびに半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151777A (en) * 1989-03-03 1992-09-29 Delco Electronics Corporation Interface device for thermally coupling an integrated circuit to a heat sink
JP2951102B2 (ja) * 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
JP2002075661A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 有機el素子及び有機el表示装置
JP3933031B2 (ja) * 2002-10-30 2007-06-20 三菱マテリアル株式会社 放熱体
JP2004153075A (ja) * 2002-10-31 2004-05-27 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
JP3901109B2 (ja) * 2003-02-28 2007-04-04 三菱マテリアル株式会社 放熱体の製造方法及び放熱体並びにこの放熱体を用いたパワーモジュール用基板及びパワーモジュール

Also Published As

Publication number Publication date
CN100399552C (zh) 2008-07-02
CN1755918A (zh) 2006-04-05
JP2006100320A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
JP4525636B2 (ja) パワーモジュール
US9362219B2 (en) Semiconductor module and semiconductor device
JP6324539B2 (ja) 半導体モジュール
JP4354377B2 (ja) 半導体装置
TWI521658B (zh) 半導體裝置及其製造方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP5098301B2 (ja) 電力用半導体装置
JP6692299B2 (ja) 窒化珪素回路基板およびそれを用いた電子部品モジュール
JP2006516361A (ja) 非セラミック系窓枠を有する半導体パッケージ
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
CN106847781A (zh) 功率模块封装及其制造方法
JP2008181908A (ja) 半導体装置及び半導体装置用リードフレーム
KR102359146B1 (ko) 저항기 및 저항기의 제조 방법
JP5131148B2 (ja) 半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
EP1601012A2 (en) Microelectronic assembly having variable thickness solder joint
JP2008159946A (ja) 半導体モジュールの冷却装置およびその製造方法
JP2007027261A (ja) パワーモジュール
JP2005116963A (ja) 半導体装置
JP4984696B2 (ja) パワー素子搭載用ユニットおよびパワーモジュール
JP3953442B2 (ja) 半導体装置
JP2006140402A (ja) 半導体集積回路装置
JP7124637B2 (ja) 半導体装置
WO2022208870A1 (ja) 半導体装置および半導体装置の製造方法
JP2014107375A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090729

R150 Certificate of patent or registration of utility model

Ref document number: 4354377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250