CN1755918A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1755918A
CN1755918A CNA2005100813493A CN200510081349A CN1755918A CN 1755918 A CN1755918 A CN 1755918A CN A2005100813493 A CNA2005100813493 A CN A2005100813493A CN 200510081349 A CN200510081349 A CN 200510081349A CN 1755918 A CN1755918 A CN 1755918A
Authority
CN
China
Prior art keywords
base plate
mentioned
semiconductor device
shell
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100813493A
Other languages
English (en)
Other versions
CN100399552C (zh
Inventor
西堀弘
筱原利彰
吉田健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1755918A publication Critical patent/CN1755918A/zh
Application granted granted Critical
Publication of CN100399552C publication Critical patent/CN100399552C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

本发明的课题是，在半导体器件组装时，提供一种减少在加热工序中所产生的底板的翘曲或变形的技术。在底板1内部形成增强板13。增强板13的材料使用Cu、Cu合金、Fe、Fe合金等比底板1的其它部位的材料(例如Al)的线膨胀系数低的材料。通过在底板1的内部形成线膨胀系数低的增强板13，减少了底板1的视在线膨胀系数。其结果是，由于底板1与绝缘基板2的线膨胀系数之差减小，故在加热工序中，可减少因底板1与绝缘基板2的线膨胀系数之差大而产生的底板1的翘曲。

Description

半导体器件
技术领域
本发明涉及半导体器件，特别是涉及减少半导体器件在加热组装时所产生的底板的翘曲的技术。
背景技术
在现有的半导体器件中，由于氮化铝(AlN)等的发光底板(绝缘基板)经金属层和焊锡固定在底板上，故具有因各材料的热膨胀之差在结面上产生裂纹的缺点。
因此，在专利文献1中，公布了在真空或惰性气体中使铝(Al)或铝合金熔解得到熔融体后，在真空或惰性气体中在铸模内使该熔融体与绝缘基板接触，此时通过保持冷却使该熔融体与绝缘基板直接接触而不使在它们之间的界面处介入金属表面的氧化膜，通过将与绝缘基板强固地结合在一起的底板和电路图形形成为一体，以防止各结面处的裂纹的技术。
[专利文献1]特开2002-76551号公报(第8项，图1、图4)
发明内容
可是，使电路图形和底板与绝缘基板形成为一体的一体型底板由于不经成为焊锡等缓冲物的材料而使线膨胀系数不同的2种材料(Al：约23ppm/℃，AlN：约4ppm/℃)，一旦加热则容易产生使背面凸起的翘曲。
而且，一旦在加热时产生翘曲，则发生以下的问题。在一体型底板与外壳组装时，在绝缘基板上所形成的电极与外部电极必须通过焊锡结合。该工序是通过将底板在热板上加热使焊锡熔解而进行的加热工序。
如上所述，由于如将一体型底板加热则产生翘曲，故产生用靠一体型底板的中央部配置的电极和靠外周部配置的电极与外部电极连接时的焊锡的熔解度不同的问题。
为了解决这一问题，如将应使外周部的焊锡熔解的热板的温度提高到必要的温度以上，则随之产生各构件的热退变，进而产生一体型底板的热变形。另外，也可考虑停止热板加热方式，而采用可从外表面加热的空气回流的加热方式。但是，为了引入空气回流用的装置，除发生很大的费用外，一体型底板产生翘曲等大的热变形的事实却不会改变。进而，如使底板的厚度从4mmt增厚至例如5mmt，虽然翘曲减少，但要使焊锡的熔解度在底板的整个面上变得均匀是不充分的。而且，也失去了与使用了4mmt厚度的底板的互换性。
因此，本发明的目的在于，提供在半导体器件组装时降低在加热工序中所产生的底板的翘曲或变形的技术。
第1方面所述的发明的特征在于，它是一种包括：底板；被结合在上述底板上的绝缘基板；被结合在上述绝缘基板上的电路图形；被结合在上述电路图形上的半导体元件；以及在上述底板上所形成的外壳，以便包围上述半导体元件的半导体器件，上述底板在其内部包括与上述底板的其它部位相比其线膨胀系数低的增强体。
第7方面所述的发明的特征在于，它是一种包括：底板；被结合在上述底板上的绝缘基板；被结合在上述绝缘基板上的电路图形；被结合在上述电路图形上的半导体元件；以及在上述底板上所形成的外壳，以便包围上述半导体元件的半导体器件，还包括被充填在上述外壳内部的密封树脂，上述密封树脂具有与上述底板的弯曲刚性大致相等的弯曲刚性。
按照第1方面所述的发明，由于底板在其内部具有与上述底板的其它部位相比其线膨胀系数低的增强体，故可降低视在线膨胀系数。其结果是，可使底板的线膨胀系数与绝缘基板的线膨胀系数之差减小，从而降低了半导体器件在加热组装时所产生的底板的翘曲。
按照第7方面所述的发明，由于被充填在外壳内部的密封树脂的弯曲刚性与底板的弯曲刚性大致相等，故在热应力作用下所产生的底板的变形可受到密封树脂抑制，从而减小了底板的变形。
附图说明
图1是示出实施例1的半导体器件的结构的剖面图。
图2是在实施例1的半导体器件中所使用的增强板的俯视图。
图3是说明在组装工序中现有的半导体器件中所产生的翘曲用的剖面图。
图4是示出加热温度与一体型底板的翘曲量的相互关系的图。
图5是示出热循环后的现有的一体型底板的状态的剖面图。
图6是示出热循环后在一体型底板中所产生的缺陷S的图。
图7是示出Cu、Fe、Al的概略物性值的图。
图8是示出配置在实施例1的一体型底板上的凹凸部的结构的俯视图。
图9是示出配置在实施例1的一体型底板上的凹凸部的结构的剖面图。
图10是示出配置在实施例1的一体型底板上的凹凸部的结构的俯视图。
图11是示出配置在实施例1的一体型底板上的凹凸部的结构的剖面图。
图12是示出在实施例1的封装外壳中所形成的倾斜部的剖面图。
图13是实施例2的增强板的俯视图。
图14是实施例2的增强板的剖面图。
图15是实施例2的增强板的剖面图。
图16是实施例2的增强板的俯视图。
图17是实施例2的增强板的剖面图。
图18是实施例2的增强板的剖面图。
图19是示出实施例3的半导体器件的结构的剖面图。
图20是示出实施例4的半导体器件的结构的剖面图。
具体实施方式
<实施例1>
图1是示出本实施例的半导体器件的结构的剖面图。用金属熔液法将绝缘基板2结合在底板1上。底板1用厚度为3～5mmt的Al或Al合金形成。另外，绝缘基板2用厚度为0.3～1.5mmt的氮化铝、氧化铝(Al2O3)或氮化硅(Si3N4)等形成。
用金属熔液法将电路图形31、32结合在绝缘基板2上。经焊锡层5将半导体元件4结合在电路图形31上。而且，用Al线6将半导体元件4的上部电极(未图示)与电极图形32电连接。半导体元件4例如是IGBT(绝缘栅双极晶体管)。
此处，用金属熔液法将底板1、绝缘基板2和电路图形31、32结合成一体，构成一体型底板。
在底板1上经粘结剂10结合封装外壳(外壳)7，使之包围半导体元件4。然后，用密封树脂12充填外壳7的内部。用焊锡91、92将外部电极81、82的一端分别连接到电路图形31、32上。然后，将外部电极81、82的另一端引出到外壳7的外部。
在外壳7内侧的侧面上形成侧面沟槽(沟槽)15。另外，在底板1的主表面上形成凹凸部14，使之包围绝缘基板2的周围。换言之，底板1在面临外壳7内的表面上有凹凸部14。将增强板(增强体)13埋入底板1内部的中央部。在用金属熔液法形成底板1时，增强板13被铸入底板1的内部。
增强板13由Cu(铜)或Cu合金、Fe(铁)或Fe合金形成。如图2所示，增强板13在任意的场所有开口部13a。然后，作为底板1的材料的Al被埋入开口部13a的内部。另外，增强板13具有弯折凸缘部13b。
接着，说明本实施例的一体型底板的制造方法。
首先，使绝缘基板2的主表面朝下，从下层起依次设置电路图形31、32、绝缘基板2和形成了底板1的模具的铸模。进而，设置增强板13，使弯折凸缘部13b的前端连接在底板1的铸模上。然后，当将熔融了的Al流入铸模后，Al即凝固，同时形成电路图形31、32和底板1。
此处，另外形成熔融体的流入口，使熔融体还流入电路图形31、32一侧，在底板1形成时，电路图形31、32也可同时形成。
再有，在增强板13上不一定必须形成弯折凸缘部13b。例如，为了在底板1的中央部制成增强板13，也可在增强板13与底板1的铸模之间夹持用Cu等形成的保持台，在设置增强板13使之保持中空后，流入熔融金属。保持台也可设置在绝缘基板2上。
另外，无需同时形成电路图形31、32和底板1。也可分别准备电路图形31、32和形成了底板1的模具的铸模，分别制成电路图形31、32和底板1。
接着，说明本实施例的半导体器件的效果。
图3是示出用热板20加热现有的半导体器件时所产生的一体型底板的翘曲的图。如图3所示，在现有的半导体器件中，在封装外壳7内部充填硅胶11。然后，用密封树脂12充填封装外壳7的最表面。现有的半导体器件通过在热板20上加热，产生翘曲24。
图4是示出翘曲量对半导体器件在热板20上重复从常温到125℃的加热的热循环(H/C)的图。此处，翘曲量是将一体型底板的背面的端部的高度定为0时用端部的点的高度与大致中心部的点的高度之差定义的量。
如图4所示，在用热板20加热时，一体型底板产生翘曲。在实际的组装工序中，由于升温至约260℃，故产生了图4所示的翘曲的约2倍的翘曲。虽然底板1的厚度从3mmt起每次增厚其翘曲量均有所减少，但还是不能充分地减少。
另外，图5是示出了在用4条底板紧固螺钉22将底板1紧固在散热板21上的状态下，实施-40～+125的热循环(H/C)共100个循环后所产生的缺陷的图。
然后，图6是实测了散热板21与底板1之间的缺陷(设实测值为缺陷S)的图。此处，纵轴的缺陷S是将间隙规插入散热板21与底板1之间，用使插入成为可能的间隙规的值表示的量。由于用4条底板紧固螺钉22将底板1固定在散热板21上，随温度变化的底板1的变形变得不规则，如图5所示，缺陷被认为是发生了塑性变形的结果。另外，从图6可知，当底板1的厚度越薄时，缺陷的大小越大。
如果产生缺陷，则底板1与散热板21之间的紧密接触性变差，伴之以半导体元件4的散热性恶化。因此，具有与半导体元件4下的焊锡层5的劣化及裂纹，甚至半导体元件4的热击穿联系起来的可能性。
作为缺陷的改善措施，有使Al更加合金化、使Al的纯度降低、使硬度及强度提高的方法。但是，在熔融金属结合的陶瓷的绝缘基板上容易产生裂纹，从而产生可靠性降低的弊端。
本实施例的底板1在内部具有以Cu或Fe为材料的增强板13。图7是表示Cu、Fe、Al的概略物性值的表。如图7所示，增强板13的线膨胀系数在Cu的情况下约为18ppm/℃，在Fe的情况下约为11ppm/℃。Cu、Fe的线膨胀系数比Al的线膨胀系数(约为23ppm/℃)小。因此，组装了Cu或Fe的底板1的视在线膨胀系数减小。即，由于底板1配备了其线膨胀系数比底板1的其它部位低的增强板13，视在线膨胀系数减小。其结果是，绝缘基板2与底板1的线膨胀系数之差减小，在需要加热的半导体器件的组装工序中，减少了底板1的背面凸起的翘曲。
此外，各构件的热导率如下：Cu约为400W/(m·K)，Fe约为80W/(m·K)，Al约为235W/(m·K)。因此，在增强板13使用了Cu或Cu合金的材料的情况下，从半导体元件4至底板1的下主面的热阻减小。即，通过使用具有比上述底板的其它部位的热导率大的增强板，可减小热阻。其结果是，可进一步提高可靠性。
在增强板13使用了Fe或Fe合金的材料的情况下，热阻有增大的趋势。但是，由于用Al埋入设置在增强板13上的圆形或矩形的开口部13a内部，故抑制了热阻的增大。
从以上可知，增强板13的材料是用Cu还是用Fe，或者是否设置开口部13a，可根据翘曲的减少量的程度和是否要提高热导性而加以选择。
另外，从图7可知，弯曲弹性模量如下：Cu约为118GPa，Fe约为210GPa，Al约为70GPa。因此，通过使用Cu或Fe的增强板13，提高了弯曲刚性。即，通过采用具有比上述底板的其它部位大的弯曲弹性模量的增强板13，可提高底板1的弯曲刚性，从而可减少底板1的翘曲。
此外，在本实施例中，用密封树脂12充填封装外壳7内部。密封树脂12例如可按照以低应力的环氧树脂作为材料，其线膨胀系数与Al相同，约为23ppm/℃，弯曲弹性模量约为Al的1/7，即约为10GPa而加以选择。
此处，密封树脂12按照底板1厚度4mm的约2～3倍，即8～12mm形成。由于作为弯曲刚性的指标的剖面系数与厚度比的2次方成正比，故弯曲刚性为厚度的4～9倍，其值与底板1的刚性大致相等。
从而，经受了高温·低温的热应力时的翘曲在底板1与密封树脂12中相抵，从而大幅度地减少了因热循环造成的底板1的塑性变形。
又进而，通过将密封树脂12充填在封装外壳7内，可减小半导体元件4下的焊锡层5的应变，抑制焊锡裂纹。进而，通过将密封树脂12充填在封装外壳7内，可增强Al线6与电路图形31、32的结合部，提高结合部分的可靠性。
像以上说明过的那样，在本实施例中，底板1在其内部具有增强板13。进而，由于用密封树脂12充填封装外壳7内部，故如图4、图6(“改善品”的线)所示，可减小一体型底板中所产生的翘曲和缺陷。
在本实施例中，在底板1的主表面上有凹凸部14，进而在封装外壳7侧面形成侧面沟槽15。凹凸部14在形成底板1用的铸模中形成，在熔融金属成形时与底板1同时形成。因此，不另外需要形成凹凸部14用的机械加工。另外，在封装外壳7侧面所形成的侧面沟槽15也在封装外壳7形成时同时形成。
这些凹凸部14及侧面沟槽15具有谋求提高充填于封装外壳7内的密封树脂12与底板1或外壳7的紧密接触性的效果。即，密封树脂12侵入到凹凸部14及侧面沟槽15内，密封树脂12与外壳7及底板1可更强固地一体化，从而提高紧密接触性。
图8～11是示出形成了凹凸部14的区域的结构的图。另外，图9与图8的B-B线剖面图相对应。在熔融金属成形时配置于绝缘基板2的周围的外周沟槽14 a既可以是单列，还可以是多列，另外，无论是连续沟槽还是断续沟槽均可得到同样的效果。图8示出外周沟槽14a为2列的连续沟槽的例子。而且，外周连续凸部14b被外周沟槽14a夹持而形成。
图10示出形成了2列外周断续凸部14c作为凹凸部14的情形。另外，图11示出了图10的C-C线剖面图。这样，通过形成外周断续凸部14c，也可提高密封树脂12与底板1的紧密接触性。
再有，外周连续凸部14b、外周断续凸部14c即使形成为凹状也能得到同样的效果。
接着，说明在外部电极被埋入外壳7内部的结构的外壳中提高密封树脂12与外壳7的紧密接触性的方法。
图12示出了具有将外部电极埋入外壳7内部的外壳埋入电极83的半导体器件的局部剖面图。具有外壳埋入电极83的半导体器件可在封装外壳7内侧的下部形成倾斜部16。利用倾斜部16，可进一步提高密封树脂12与外壳7的紧密接触性。
凹凸部14、配置于封装外壳7侧面的侧面沟槽15和设置于封装外壳7内侧的下部的倾斜部16不一定是绝对必要条件。但是，通过提高密封树脂12与底板1及外壳7的紧密接触型，可提高半导体器件的长期可靠性。
<实施例2>
在本实施例的半导体器件中，在增强板13的开口部13a的内周也形成弯折凸缘部13b。其它的结构与实施例1相同，对与实施例1相同的结构标以同一符号而省略重复的说明。
图13是示出本实施例的增强板13的结构的俯视图。另外，图14示出了图13的D-D线剖面图。此外，图15示出了图13的E-E线剖面图。如图13～15所示，在开口部13a的内周形成弯折凸缘部13b。弯折凸缘部13b采用例如冲压法等可容易地形成。
通过在开口部13a的内周设置弯折凸缘部13b，可进一步提高弯曲刚性。其结果是，即使是使用薄板作为增强板13的情形，也可得到充分的弯曲刚性。
另外，开口部13a无需是圆形形状，也可以是矩形形状。图16是示出形成了矩形开口部13c、13d的增强板13的结构的俯视图。另外，图17表示图16的F-F线剖面图，图18表示图16的G-G线剖面图。
在图16中，增强板13在多个部位(在图1 6的例子中为3个部位)形成长方形的开口部13c，开口部13c的长边沿增强板13的长边方向配置。另外，在开口部13c的内缘之中在长边一侧形成弯折凸缘部13b。
此外，在开口部13c之间的多个部位(在图16的例子中，在被开口部13c夹持的2个区域中，各为4个部位，总共8个部位)形成长方形的开口部13d。开口部13d的长边沿增强板13的短边方向配置。另外，在开口部13d的内缘之中，在长边一侧形成弯折凸缘部13b。而且，在增强板13的外周，还形成弯折凸缘部13b。即使使用这样的增强板13，也可提高弯曲刚性。
<实施例3>
图19是示出本实施例的半导体器件的结构的剖面图。如图19所示，本实施例的半导体器件与底板1上未形成增强板13半导体器件相对应。其它的结构与实施例1相同，对同一结构标以同一符号而省略其重复的说明。
在本实施例中，由于如以上那样构成，故可利用充填于封装外壳7内部的密封树脂12来改善底板1的翘曲。因此，在一体型底板1的尺寸较小，从而翘曲的程度也小的情况下，与实施例1相比，用简单的结构可改善翘曲。
另外，通过在封装外壳7内充填密封树脂12，可减小半导体元件4下的焊锡层5的应变，抑制焊锡裂纹。此外，通过在封装外壳7内充填密封树脂12，可使Al线6与电路图形31、32的结合部得到增强，从而可提高结合部分的可靠性。
<实施例4>
图20是示出本实施例的半导体器件的结构的剖面图。在本实施例中，不用密封树脂12充填封装外壳7内部，而与现有技术同样地用硅胶11充填。然后，用密封树脂12充填封装外壳7的最表面(硅胶11的表面)。其它的结构与实施例1相同，对同一结构标以同一符号而省略其重复的说明。
在本实施例中，由于如以上那样构成，故仅用与底板1内部形成为一体的增强板13即可改善底板1的翘曲。因此，在一体型底板1的尺寸较小，从而翘曲的程度也小的情况下，与实施例1相比，用简单的结构可改善翘曲。

Claims (10)

1.一种半导体器件，它是包括：
底板；
被结合在上述底板上的绝缘基板；
被结合在上述绝缘基板上的电路图形；
被结合在上述电路图形上的半导体元件；以及
在上述底板上所形成的外壳，以便包围上述半导体元件的半导体器件，其特征在于：
上述底板在其内部包括与上述底板的其它部位相比其线膨胀系数低的增强体。
2.如权利要求1所述的半导体器件，其特征在于：
上述增强体具有比上述底板的其它部位大的弯曲弹性模量。
3.如权利要求1或2所述的半导体器件，其特征在于：
上述增强体具有比上述底板的其它部位大的热导率。
4.如权利要求1所述的半导体器件，其特征在于：
上述增强体具有开口部。
5.如权利要求4所述的半导体器件，其特征在于：
上述增强体在其端部或上述开口部的内周的至少一方配备弯折凸缘部。
6.如权利要求1所述的半导体器件，其特征在于：
还包括充填于上述外壳内部的密封树脂，
上述密封树脂具有与上述底板的弯曲刚性大致相等的弯曲刚性。
7.一种半导体器件，它是包括：
底板；
被结合在上述底板上的绝缘基板；
被结合在上述绝缘基板上的电路图形；
被结合在上述电路图形上的半导体元件；以及
在上述底板上所形成的外壳，以便包围上述半导体元件
的半导体器件，其特征在于：
还包括充填于上述外壳内部的密封树脂，
上述密封树脂具有与上述底板的弯曲刚性大致相等的弯曲刚性。
8.如权利要求1或7所述的半导体器件，其特征在于：
上述外壳配备在上述外壳内侧的侧面所形成的沟槽。
9.如权利要求1或7所述的半导体器件，其特征在于：
上述外壳在在上述外壳内侧的下部配备倾斜部。
10.如权利要求1或7所述的半导体器件，其特征在于：
上述底板在面临上述外壳内的表面上具有凹凸部。
CNB2005100813493A 2004-09-28 2005-06-27 半导体器件 Active CN100399552C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004281100A JP4354377B2 (ja) 2004-09-28 2004-09-28 半導体装置
JP281100/04 2004-09-28

Publications (2)

Publication Number Publication Date
CN1755918A true CN1755918A (zh) 2006-04-05
CN100399552C CN100399552C (zh) 2008-07-02

Family

ID=36239882

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100813493A Active CN100399552C (zh) 2004-09-28 2005-06-27 半导体器件

Country Status (2)

Country Link
JP (1) JP4354377B2 (zh)
CN (1) CN100399552C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009076810A1 (zh) * 2007-12-14 2009-06-25 Macmic Science & Technology Co., Ltd 半导体功率模块及其散热方法
CN102884618A (zh) * 2010-09-28 2013-01-16 京瓷株式会社 元件收纳用容器及使用其的电子装置
CN103378025A (zh) * 2012-04-27 2013-10-30 三菱电机株式会社 半导体装置
CN107112316A (zh) * 2014-12-26 2017-08-29 三菱电机株式会社 半导体模块

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010185809A (ja) * 2009-02-13 2010-08-26 Taiheiyo Cement Corp ボルト及びボルト軸力情報処理システム
JP2013069748A (ja) * 2011-09-21 2013-04-18 Toshiba Corp ベースプレートおよび半導体装置
JP6320347B2 (ja) * 2015-06-17 2018-05-09 三菱電機株式会社 半導体装置
WO2017094189A1 (ja) * 2015-12-04 2017-06-08 三菱電機株式会社 半導体モジュール
US11482462B2 (en) 2017-08-25 2022-10-25 Mitsubishi Electric Corporation Power semiconductor device with first and second sealing resins of different coefficient of thermal expansion
JP6625774B1 (ja) * 2019-02-20 2019-12-25 中央電子工業株式会社 中空パッケージ構造およびその製造方法、ならびに半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151777A (en) * 1989-03-03 1992-09-29 Delco Electronics Corporation Interface device for thermally coupling an integrated circuit to a heat sink
JP2951102B2 (ja) * 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
JP2002075661A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 有機ｅｌ素子及び有機ｅｌ表示装置
JP3933031B2 (ja) * 2002-10-30 2007-06-20 三菱マテリアル株式会社 放熱体
JP2004153075A (ja) * 2002-10-31 2004-05-27 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
JP3901109B2 (ja) * 2003-02-28 2007-04-04 三菱マテリアル株式会社 放熱体の製造方法及び放熱体並びにこの放熱体を用いたパワーモジュール用基板及びパワーモジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009076810A1 (zh) * 2007-12-14 2009-06-25 Macmic Science & Technology Co., Ltd 半导体功率模块及其散热方法
CN102884618A (zh) * 2010-09-28 2013-01-16 京瓷株式会社 元件收纳用容器及使用其的电子装置
CN102884618B (zh) * 2010-09-28 2015-07-22 京瓷株式会社 元件收纳用容器及使用其的电子装置
CN103378025A (zh) * 2012-04-27 2013-10-30 三菱电机株式会社 半导体装置
CN107112316A (zh) * 2014-12-26 2017-08-29 三菱电机株式会社 半导体模块
CN107112316B (zh) * 2014-12-26 2020-04-21 三菱电机株式会社 半导体模块

Also Published As

Publication number Publication date
CN100399552C (zh) 2008-07-02
JP2006100320A (ja) 2006-04-13
JP4354377B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
CN1755918A (zh) 半导体器件
CN1290183C (zh) 模塑树脂封装型功率半导体装置及其制造方法
CN1604324A (zh) 半导体器件及其制造方法
CN100350598C (zh) 具有一对散热器的半导体器件及其制造方法
CN100336190C (zh) 半导体装置的制造方法及半导体装置
CN1227732C (zh) 大功率半导体模块的散热装置及其制造方法
CN1168140C (zh) 半导体封装件及其制造方法
CN1290165C (zh) 半导体器件制造方法
CN1172368C (zh) 半导体器件
CN100452368C (zh) 半导体器件及其制造方法和装置
CN1501485A (zh) 电子器件
CN1400657A (zh) 压铸的功率器件及其制造方法
CN1765010A (zh) 半导体器件及其制造方法
CN1819176A (zh) 互连衬底和半导体器件
EP3255666B1 (en) Silicon nitride circuit substrate and electronic component module using same
CN107251214A (zh) 氮化硅电路基板以及使用了该氮化硅电路基板的半导体模块
US20120106087A1 (en) Base plate
CN1503358A (zh) 树脂密封型半导体器件及用于生产这种半导体器件的生产工艺
CN1835214A (zh) 半导体器件及其制造方法
JPH0697326A (ja) 半導体装置およびその放熱部材
CN1248307C (zh) 半导体器件的制造方法
JP4545246B2 (ja) 熱伝導性シリコーン成形体の製造方法
JP2007027261A (ja) パワーモジュール
JP3889129B2 (ja) ヒートシンクの製造方法
CN1531092A (zh) 树脂密封型半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant