CN1168140C - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN1168140C
CN1168140C CNB001325442A CN00132544A CN1168140C CN 1168140 C CN1168140 C CN 1168140C CN B001325442 A CNB001325442 A CN B001325442A CN 00132544 A CN00132544 A CN 00132544A CN 1168140 C CN1168140 C CN 1168140C
Authority
CN
China
Prior art keywords
chip
semiconductor package
lead frame
fin
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001325442A
Other languages
English (en)
Other versions
CN1355564A (zh
Inventor
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB001325442A priority Critical patent/CN1168140C/zh
Publication of CN1355564A publication Critical patent/CN1355564A/zh
Application granted granted Critical
Publication of CN1168140C publication Critical patent/CN1168140C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

一种半导体封装件及其制造方法，该半导体封装件包含：一具有一主动面的芯片；一导线架，包含：一芯片座，具有第一面及第二面，该第一面固着该芯片，及若干导脚，是经由打线电连接至该主动面；一以密封该芯片及该导线架的封装胶体；以及一散热片，以一导热不导电的粘着剂贴合于该芯片座的第二面及该导脚。本发明适合于薄形产品的制作，该芯片所产生的热量可由该散热片排放于大气外，也可通过该导脚并经由所连接的印刷电路板排出。

Description

半导体封装件及其制造方法
技术领域
本发明涉及一种半导体封装件，尤其是涉及一种加强散热功能的半导体封装件及其制造方法。
背景技术
对半导体封装技术而言，如何妥善地解决芯片散热问题是一件非常重要的课题。不良散热机构的封装件不仅可能造成芯片的误动作，降低产品的可靠度(reliability)，还可能增加许多制作成本。
图1是习知的一内藏式置入型散热片(Drop-in Heat Sink；DHS)的封装件，揭示于美国专利号5,225,710的专利说明书中。该封装件包含：一芯片(die)12，该芯片12以一芯片粘着剂(die attach adhesive)15，例如银胶(silver paste)，固着于一芯片座(die pad)14的第一面141；若干导脚13以若干打线(bonding wire)17，例如金线，电气连接至该芯片12的一主动面(active surface)121上；该芯片座14和该若干导脚13均为一导线架(laeadframe)的一部分；一散热片(heatsind)16位于下模19的内部，其与该芯片座的第二面142接触，且在该下模19的底面上设有若干接触点161及162；一封装胶体(encapsulant)11，于上模18与下模19合模后被注入，以充填该封装件的模穴。该习知技术的封装件的技术特征是该芯片12所产生的热量可经由该芯片座14，再经由贴合至该芯片座14的该散热片16而散逸于大气，
图2是习知的一外露式置入型散热片(Exposed Drop-in Heat Sink；EDHS)的封装件，揭示于美国专利号5,381,042的专利说明书中。和图1的内藏式置入型散热片封装件不同的是该外露式置入型散热片的封装件是使用一底面平坦的散热片21直接外露于该半导体封装件的底面，取代前述的以若干接触点161及162接触该半导体封装件底面的散热片16。该外露式置入型散热片21，因热量在散逸时的空气接触面积较该内藏式置入型散热片16大，因此散热效果也相对较佳。
但无论是内藏式置入型散热片或外露式置入型散热片的封装件均有如下的缺点：
1.在制造过程中必须先将该散热片置入下模19内后，再将该芯片座14对准(align)于该散热片上，等于增加了一道制作的步骤，因此增加了整个生产过程的循环周期(cycle time)，且降低了单位时间的生产量(throughput)。
2.该内藏式置入型散热片16或该外露式置入型散热片21被该封装胶体11包覆，因两者具有不同的材质，亦即具有不同的热膨胀系数(CoefficientThermal Expansion；CTE)。在热胀冷缩后在两者的接触面会产生一热应力(thermal stress)效应，而导致该封装胶体11与该散热片16或21有脱层(delamination)的现象发生。且因该封装胶体11，因上模18与下模19的胶量不相等，在冷却后的收缩力量不同，因此导致整个封装件有变形(warpage)的现象发生。外界的水气将由该脱层或变形后的缝隙渗入，而影响该半导体封装件在日后使用上的可靠度。
3.此外，在注入该封装胶体11时，该散热片21是由该导线架的四个位于对角线的支撑条(tie bar)所固定(图未示出)。该四个支撑条的夹持力未必足够压迫且固定该散热片21，因此在完成注胶的过程后，在该封装件的底面会残留溢胶(falsh-over)，而需进行一清除溢胶(defalsh)的动作。因此需另增加一道制作的步骤，使制造成本增加。
4.上述两种习知技术的散热路径均由该芯片12，经由该芯片座14，再经由该散热片16或21，最后由大气而散逸出去。由于散热路径有限，例如不能利用该若干导脚的散热路径，因此影响了散热的效率。
5.对于一些薄形产品，例如半导体封装件的厚度P在1.0mm以下(即该封装件的下模被限定于0.45mm)的消费性集成电路，因其厚度太小而无法置入该散热片16或21于该封装件的内部。
发明内容
本发明的第一目的是提供一种加强散热功能的、在注胶前不需置入一散热片的半导体封装件及其制造方法。
本发明的第二目的是提供一种不因该封装胶体和该散热片具有不同的热膨胀系数而导致脱层现象的半导体封装件及其制造方法。
本发明的第三目的是提供一种在制作上不需另进行一清除溢胶动作的半导体封装件及其制造方法。
本发明的第四目的是提供一种可利用若干导脚作为散热路径的半导体封装件及其制造方法。
本发明的第五目的是提供一种可通用于薄型产品，例如TQFP或TSOP的半导体封装件及其制造方法。
为了实现上述目的，本发明提供了一种半导体封装件，包含：
一芯片，具有一主动面；
一导线架，包含：
一芯片座，具有第一面及第二面，该第一面固着该芯片，及
若干导脚，是经由若干打线电气连接至该芯片的主动面；
一用于密封该芯片及该导线架的封装胶体；以及
一散热片，以一导热不导电的粘着剂贴合于该芯片座的第二面及该若干导脚。
所述的半导体封装件，其特征在于：该散热片的材料是铜、铜合金、铝及铝合金中之一。
所述的半导体封装件，其特征在于：该粘着剂的材料是环氧树脂、B阶环氧树脂及硅胶中之一。
所述的半导体封装件，其特征在于：成型后的该导线架的型式为芯片向上型式及芯片向下型式中之一。
所述的半导体封装件，其特征在于：成型后的该导线架的型式为芯片向下型式时，该散热片的上方还包含一功率散热片。
本发明还提供了一种半导体封装件制造方法，包含以下步骤：
(a)将芯片固着于导线架的芯片座的第一面，且以若干打线电气连接该芯片的主动面及导线架的若干导脚；
(b)仅对于包含该芯片及导线架的上模注入封装胶体；
(c)将散热片通过导热不导电的粘着剂贴合于该芯片座的第二面及该若干导脚的部分；以及
(d)对该导线架进行成型和切单的动作。
所述的半导体封装件制造方法，其特征在于：在步骤(d)中，该导线架是成型为芯片向上型式及芯片向下型式中之一。
本发明又提供了一种半导体封装件，包含：
一芯片，具有一主动面及一第二面；
一导线架，包含：
一开孔洞型的芯片座，具有第一面及第二面，该第一面固着该芯片；
及
若干导脚，经由若干打线电气连接至该芯片的主动面；
一用于密封该芯片及该导线架的封装胶体；以及
一散热片，为一T型机构，且以一导热不导电的粘着剂贴合于该芯片的第二面、该芯片座的第二面及该若干导脚。
所述的半导体封装件，其特征在于：该散热片的材料是铜、铜合金、铝及铝合金中之一。
所述的半导体封装件，其特征在于：该粘着剂的材料是环氧树脂、B阶环氧树脂及硅胶中之一。
所述的半导体封装件，其特征在于：成型后的该导线架为芯片向上型式及芯片向下型式中之一。
所述的半导体封装件，其特征在于：在成型后的该导线架为一芯片向下型式时，该散热片的上方还包含一功率散热片。
本发明另提供了一种半导体封装件制造方法，包含如下步骤：
(a)将芯片固着于导线架的芯片座的第一面，且以若干打线电气连接于该芯片的主动面及该导线架的若干导脚；
(b)仅对于包含该芯片及该导线架的上模注入封装胶体；
(c)将散热片通过该导热不导电的粘着剂贴合于该芯片的第二面、该芯片座的第二面及该若干导脚的部分；以及
(d)对该导线架进行成型和切单的动作。
所述的半导体封装件制造方法，其特征在于：在步骤(d)中，该导线架是成型为芯片向上型式及芯片向下型式中之一。
本发明另提供了一种半导体封装件，包含：
一芯片，具有一主动面；
一导线架，包含若干导脚用于固着该芯片且经由若干打线电气连接至该芯片的主动面；
一用于密封该芯片及该导线架的封装胶体；以及
一散热片，以一导热不导电的粘着剂贴合于该若干导脚。
所述的半导体封装件，其特征在于：该散热片的材料是铜、铜合金、铝及铝合金中之一。
所述的半导体封装件，其特征在于：该粘着剂的材料是环氧树脂、B阶环氧树脂及硅胶中之一。
所述的半导体封装件，其特征在于：成型后的该导线架为芯片向上型式及芯片向下型式中之一。
所述的半导体封装件，其特征在于：在成型后的该导线架为一芯片向下型式时，该散热片的上方还包含一功率散热片。
本发明另提供了一种半导体封装件制造方法，包含如下步骤：
(a)将芯片固着于导线架的若干导脚，且以若干打线电气连接于该芯片的主动面及该若干导脚；
(b)仅对于包含该芯片及该导线架的上模注入封装胶体；
(c)将散热片通过导热不导电的粘着剂贴合于该若干导脚的部分；以及
(d)对该导线架进行成型和切单的动作。
采用了上述技术方案后，本发明的半导体封装件及其制造方法，该半导体封装件仅注入封装胶体于包含一芯片及一导线架的上模部分，且利用一厚度可随需求而选取的散热片以一导热但不导电的粘着剂贴合于该芯片座及该若干导脚的部分。由于该散热片的厚度可随需求而调整，而且不受限于习知技术的下模厚度的规格，因此非常适合于薄形产品的制作。该散热片的宽度可涵盖该芯片座及该若干导脚的部分，因此该芯片所产生的热量除了可由该散热片排放至大气外，还可通过传导的方式将热量经由该导线架的若干导脚所连接的印刷电路板排出。本发明的加强散热功能的半导体封装件在制作的过程中不需在该芯片座及该散热片间作精确的对准动作，也不需通过该导线架的支撑条压挤该散热片，因此整个制作的循环周期可以缩短，而产品的单位时间生产量也可以提高。此外，本发明的散热片并非包含于下模之内，而仅是通过一粘着剂和该芯片座及该若干导脚的部分贴合，因此使该散热片及该封装胶体或导线架的热膨胀系数不相等，也不会在热胀冷缩后造成封装胶体的龟裂或脱层而影响该封装件的可靠度。最后，既使因上模在注胶过程所产生的溢胶现象，在和该散热片贴合后将被掩盖，但也不影响功能亦不妨碍美观，还可避免习知技术需另进行一清除溢胶的步骤。
附图说明
下面，结合附图和具体实施例对本发明做进一步详细的描述。
图1是习知的一内藏式置入型散热片的半导体封装件示意图。
图2是习知的一外露式置入型散热片的半导体封装件示意图。
图3A至3D是本发明的制作各流程示意图。
图4是本发明的一芯片向下的半导体封装件的实施例示意图。
图5是本发明的半导体封装件的一实施例示意图。
图6是本发明的半导体封装件的另一实施例示意图。
具体实施方式
图3A至3D是本发明的制作流程示意图。如图3A所示，本发明首先是将一芯片12粘合至该芯片座14的第一面141，且进行该芯片12的主动面121和该若干导脚13的打线(wire bonding)。之后，仅进行该上模18的注胶动作。
如图3B所示，在进行完该上模18的注胶动作后，将一散热片31通过一粘着剂32贴合于该芯片座的第二面142及该若干导脚的部分。该散热片31的厚度可依据所需的薄形产品的厚度限制而选择适合的规格，因此可避免习知技术因下模的厚度限制而无法通用于薄形产品的缺点。该粘着剂32需选择可导热但不导电的材料，例如习知的环氧树脂、B阶环氧树脂或硅胶等均可适用，本发明对此并未有任何限制。若使用习知的B阶环氧树脂作为粘着剂，在约50℃时是处于半干的状态，但在经加压加热后可改变其内部键结，从而稳固地粘合该芯片座、该封装胶体及该若干导脚的部分于该散热片31。该散热片31的材料可选择习知的铝、铝合金、铜或铜合金，本发明对此并未有任何限制。
如图3C所示，在经粘合该散热片31于该上模18后，再经由一成型(forming)的步骤弯折该若干导线13向该散热片31的方向，及经由一切单(singulation)的步骤而切割该导线架的四个支撑条(图未示出)。
图3C的结构是在进行成型的步骤时将该若干导脚折向该散热片31的方向，可称为一芯片向上(cavity-up)的型式。而图3D的结构是在成型的步骤时将该若干导脚弯折向该上模18的方向，可称为一芯片向下(cavity-down)的型式。
图4是本发明的一芯片向下的封装件的实施例。在图4的结构中另于该散热片31的上方加入一功率散热片41，利用对流(convection)及辐射(radiation)的方式将该芯片12所产生的热量排放至大气中。
图5是本发明中封装件的一实施例。和前述的实施例不同的是该芯片座14为一开孔洞型，亦即该芯片座14可分为左右两侧的分部，而留下一中空的空间。该设计的好处是能够减少该芯片12及该芯片座14的脱层现象的几率。该散热片31可采用一下型机构，在进行完该上模的注胶动作后，以该粘着剂32贴合于该芯片的第二面122、该芯片座14及该导脚13，且将该导线架经由一成型及切单的步骤而完成。
图6是本发明中封装件的另一实施例。和前述的实施例不同的是该封装件没有芯片座，该芯片12是以该芯片粘着剂15设于该导脚13之上。该设计可通用于多种大小不同的芯片尺寸的导线架。如同图3B至图3C的步骤，在进行完该上模的注胶动作后，则将该散热片31通过该粘着剂32贴合于该若干导脚13的部分，且将该导线架经由一成型及切单的步骤而完成。
本发明的散热片31并非位于封装胶体之内，因此即使该散热片31和该封装胶体具有不相等的热膨胀系数，因彼此间的粘着剂为弹性缓冲式(Buffering)的介层，因此不会有脱层的问题，也不会因热应力的作用而导致内部结构龟裂，所以能确保本发明的封装件的可靠度。此外，本发明仅进行该上模18的注胶，并不及于下模，因此下模没有溢胶的问题，故不象习知技术一样需增加一清除溢胶的步骤。该上模18的底面虽然可能有溢胶的问题，但在和该散热片31经由该粘着剂32贴合后将被隐藏，因此不影响本发明的封装件的外观和功能。此外，因该芯片12及该若干导脚13是以一具导热功能的粘着剂32贴合于该散热片31上，该芯片31的散热路径除了习知的散热路径，即热量由该芯片12、该芯片座14及该散热片31而散逸至大气的路径外，还可由该芯片12经由该芯片座14、该散热片31及该若干导脚13的路径，以传导的方式由连接该若干导脚13的一印刷电路板(图未示出)排出。
本发明的结构并未限制于任何一种封装型式，但以通用于QFP及TSOP的封装型式的效果最佳。

Claims (20)

1.一种半导体封装件，包含：
一芯片，具有一主动面；
一导线架，包含：
一芯片座，具有第一面及第二面，该第一面固着该芯片，及
若干导脚，是经由若干打线电气连接至该芯片的主动面；
一用于密封该芯片及该导线架的封装胶体；以及
一散热片，以一导热不导电的粘着剂贴合于该芯片座的第二面及该若干导脚。
2.如权利要求1所述的半导体封装件，其特征在于：该散热片的材料是铜、铜合金、铝及铝合金中之一。
3.如权利要求1所述的半导体封装件，其特征在于：该粘着剂的材料是环氧树脂、B阶环氧树脂及硅胶中之一。
4.如权利要求1所述的半导体封装件，其特征在于：成型后的该导线架的型式为芯片向上型式及芯片向下型式中之一。
5.如权利要求4所述的半导体封装件，其特征在于：成型后的该导线架的型式为芯片向下型式时，该散热片的上方还包含一功率散热片。
6.一种半导体封装件制造方法，包含以下步骤：
(a)将芯片固着于导线架的芯片座的第一面，且以若干打线电气连接该芯片的主动面及导线架的若干导脚；
(b)仅对于包含该芯片及导线架的上模注入封装胶体；
(c)将散热片通过导热不导电的粘着剂贴合于该芯片座的第二面及该若干导脚的部分；以及
(d)对该导线架进行成型和切单的动作。
7.如权利要求6所述的半导体封装件制造方法，其特征在于：在步骤(d)中，该导线架是成型为芯片向上型式及芯片向下型式中之一。
8.一种半导体封装件，包含：
一芯片，具有一主动面及一第二面；
一导线架，包含：
一开孔洞型的芯片座，具有第一面及第二面，该第一面固着该芯片；及
若干导脚，经由若干打线电气连接至该芯片的主动面；
一用于密封该芯片及该导线架的封装胶体；以及
一散热片，为一T型机构，且以一导热不导电的粘着剂贴合于该芯片的第二面、该芯片座的第二面及该若干导脚。
9.如权利要求8所述的半导体封装件，其特征在于：该散热片的材料是铜、铜合金、铝及铝合金中之一。
10.如权利要求8所述的半导体封装件，其特征在于：该粘着剂的材料是环氧树脂、B阶环氧树脂及硅胶中之一。
11.如权利要求8所述的半导体封装件，其特征在于：成型后的该导线架为芯片向上型式及芯片向下型式中之一。
12.如权利要求11所述的半导体封装件，其特征在于：在成型后的该导线架为一芯片向下型式时，该散热片的上方还包含一功率散热片。
13.一种半导体封装件制造方法，包含如下步骤：
(a)将芯片固着于导线架的芯片座的第一面，且以若干打线电气连接于该芯片的主动面及该导线架的若干导脚；
(b)仅对于包含该芯片及该导线架的上模注入封装胶体；
(c)将散热片通过该导热不导电的粘着剂贴合于该芯片的第二面、该芯片座的第二面及该若干导脚的部分；以及
(d)对该导线架进行成型和切单的动作。
14.如权利要求13所述的半导体封装件制造方法，其特征在于：在步骤(d)中，该导线架是成型为芯片向上型式及芯片向下型式中之一。
15.一种半导体封装件，包含：
一芯片，具有一主动面；
一导线架，包含若干导脚用于固着该芯片且经由若干打线电气连接至该芯片的主动面；
一用于密封该芯片及该导线架的封装胶体；以及
一散热片，以一导热不导电的粘着剂贴合于该若干导脚。
16.如权利要求15所述的半导体封装件，其特征在于：该散热片的材料是铜、铜合金、铝及铝合金中之一。
17.如权利要求15所述的半导体封装件，其特征在于：该粘着剂的材料是环氧树脂、B阶环氧树脂及硅胶中之一。
18.如权利要求15所述的半导体封装件，其特征在于：成型后的该导线架为芯片向上型式及芯片向下型式中之一。
19.如权利要求18所述的半导体封装件，其特征在于：在成型后的该导线架为一芯片向下型式时，该散热片的上方还包含一功率散热片。
20.一种半导体封装件制造方法，包含如下步骤：
(a)将芯片固着于导线架的若干导脚，且以若干打线电气连接于该芯片的主动面及该若干导脚；
(b)仅对于包含该芯片及该导线架的上模注入封装胶体；
(c)将散热片通过导热不导电的粘着剂贴合于该若干导脚的部分；以及
(d)对该导线架进行成型和切单的动作。
CNB001325442A 2000-11-24 2000-11-24 半导体封装件及其制造方法 Expired - Lifetime CN1168140C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001325442A CN1168140C (zh) 2000-11-24 2000-11-24 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001325442A CN1168140C (zh) 2000-11-24 2000-11-24 半导体封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN1355564A CN1355564A (zh) 2002-06-26
CN1168140C true CN1168140C (zh) 2004-09-22

Family

ID=4595224

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001325442A Expired - Lifetime CN1168140C (zh) 2000-11-24 2000-11-24 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN1168140C (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594237B2 (ja) * 2003-09-04 2010-12-08 パナソニック株式会社 半導体装置
CN101752327B (zh) * 2008-12-01 2011-11-16 矽品精密工业股份有限公司 具有散热结构的半导体封装件
CN102088009A (zh) * 2010-01-26 2011-06-08 江苏长电科技股份有限公司 基岛露出芯片正装锁定孔散热块封装结构
CN102044503A (zh) * 2010-01-27 2011-05-04 江苏长电科技股份有限公司 印刷线路板芯片正装带锁定孔散热块封装结构
CN102074519A (zh) * 2010-01-27 2011-05-25 江苏长电科技股份有限公司 印刷线路板芯片倒装带散热块封装结构
CN102088008A (zh) * 2010-01-28 2011-06-08 江苏长电科技股份有限公司 内脚露出芯片倒装带锁定孔散热块封装结构
CN102054802A (zh) * 2010-01-29 2011-05-11 江苏长电科技股份有限公司 基岛露出芯片正装锁定孔散热块外接散热器封装结构
CN102082134A (zh) * 2010-01-29 2011-06-01 江苏长电科技股份有限公司 基岛埋入芯片正装散热块外接散热器封装结构
CN102088007A (zh) * 2010-01-29 2011-06-08 江苏长电科技股份有限公司 印刷线路板芯片倒装倒t型或矩形锁定孔散热块封装结构
CN102054803A (zh) * 2010-01-29 2011-05-11 江苏长电科技股份有限公司 基岛露出芯片正装散热块外接散热器封装结构
CN102074520A (zh) * 2010-01-29 2011-05-25 江苏长电科技股份有限公司 树脂线路板芯片倒装散热块表面凸出或全包覆封装结构
CN102088010A (zh) * 2010-01-30 2011-06-08 江苏长电科技股份有限公司 树脂线路板芯片倒装散热块外接散热器封装结构
CN102074523A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 树脂线路板芯片倒装锁孔散热块凸柱外接散热器封装结构
CN102054805A (zh) * 2010-01-30 2011-05-11 江苏长电科技股份有限公司 树脂线路板芯片倒装外接散热器封装结构
CN102044508A (zh) * 2010-01-30 2011-05-04 江苏长电科技股份有限公司 树脂线路板芯片正装锁孔散热块凸柱外接散热器封装结构
CN102074521A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 印刷线路板芯片倒装散热块外接散热器封装结构
CN102074526A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 树脂线路板芯片正装锁定孔散热块外接散热器封装结构
CN102074524A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 树脂线路板芯片倒装锁定孔散热块外接散热器封装结构
CN102044507A (zh) * 2010-01-30 2011-05-04 江苏长电科技股份有限公司 印刷线路板芯片倒装外接散热器封装结构
CN102054797A (zh) * 2010-01-30 2011-05-11 江苏长电科技股份有限公司 印刷线路板芯片倒装锁孔散热块外接散热器封装结构
CN102054801A (zh) * 2010-01-30 2011-05-11 江苏长电科技股份有限公司 内脚埋入芯片倒装锁定孔散热块外接散热器封装结构
CN102074522A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 印刷线路板芯片倒装锁孔散热块凸柱外接散热器封装结构
CN102054798A (zh) * 2010-01-30 2011-05-11 江苏长电科技股份有限公司 树脂线路板芯片正装散热块外接散热器封装结构
CN102074529A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 印刷线路板芯片正装锁定孔散热块外接散热器封装结构
CN102074525A (zh) * 2010-01-30 2011-05-25 江苏长电科技股份有限公司 印刷线路板芯片正装散热块外接散热器封装结构
CN103811451A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装结构
WO2021226799A1 (zh) * 2020-05-11 2021-11-18 华为技术有限公司 一种封装结构及其制作方法、通信设备
CN113650223B (zh) * 2021-08-23 2022-05-03 东莞市速力科技有限公司 一种石英传感器封装方法及设备

Also Published As

Publication number Publication date
CN1355564A (zh) 2002-06-26

Similar Documents

Publication Publication Date Title
CN1168140C (zh) 半导体封装件及其制造方法
US20110244633A1 (en) Package assembly for semiconductor devices
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
US8399997B2 (en) Power package including multiple semiconductor devices
CN1202009A (zh) 具有弯成j－型引线端子的半导体器件
CN1943004A (zh) 表面贴装多通道光耦合器
JP2001352009A (ja) 半導体装置およびその製造方法
CN1344024A (zh) 引线框架及具有引线框架的半导体封装和半导体封装的制造方法
CN1162366A (zh) 利用偏离连线和支撑块空腔制造双面连线集成电路封装
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1213173A (zh) 半导体集成电路装置
CN108155168B (zh) 电子器件
TW201225226A (en) Systems and methods for improved heat dissipation in semiconductor packages
JP2003197862A5 (zh)
US7777246B2 (en) Light emitting diode with inorganic bonding material formed within
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN1574312A (zh) 树脂密封型半导体装置及其制造方法
US6713864B1 (en) Semiconductor package for enhancing heat dissipation
CN215377395U (zh) 一种用于半导体芯片的封装结构
CN1728411A (zh) 高散热效率的大功率半导体发光二极管封装基座及生产工艺
CN111834346A (zh) 晶体管功率模块封装结构及其封装方法
CN1536633A (zh) 树脂密封半导体器件、树脂密封的方法和成型模具
CN1809923A (zh) 微引线框封装及制造微引线框封装的方法
US6696750B1 (en) Semiconductor package with heat dissipating structure
JPH08250625A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040922

CX01 Expiry of patent term