CN1202009A - 具有弯成j－型引线端子的半导体器件 - Google Patents

具有弯成j－型引线端子的半导体器件 Download PDF

Info

Publication number
CN1202009A
CN1202009A CN98101846A CN98101846A CN1202009A CN 1202009 A CN1202009 A CN 1202009A CN 98101846 A CN98101846 A CN 98101846A CN 98101846 A CN98101846 A CN 98101846A CN 1202009 A CN1202009 A CN 1202009A
Authority
CN
China
Prior art keywords
encapsulated
resin
heating panel
lead terminal
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98101846A
Other languages
English (en)
Other versions
CN1146044C (zh
Inventor
市川清治
梅本毅
西部俊明
佐藤一成
坪田邦彦
清雅人
西村善一
冈平庆太
宫龙也
北古贺亨
田原和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1202009A publication Critical patent/CN1202009A/zh
Application granted granted Critical
Publication of CN1146044C publication Critical patent/CN1146044C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一个具有引线端子弯成J－型形状的半导体器件被公开。一个具有一个凹槽形成在外部的散热板暴露到树脂封装的下表面和引线端子的外部自由端子位于散热板的凹槽内。这些引线端子的外部自由端子和散热板的凹槽由树脂封装的凸起部分彼此绝缘。因为散热板是暴露在树脂封装的下表面,所以其热辐射特性高而散热板和引线端子彼此之间是不短路的。

Description

具有弯成J-型引线端子的半导体器件
本发明涉及到一个半导体器件，尤其是涉及到一个具有弯成J-型引线端子半导体器件及其制造方法。
一般来讲，象LSI(大规模集成电路)和晶体管这样的半导体器件它们都用在各式各样的电子仪器中。
在上面刚刚提到的半导体器件中，一个半导体电路芯片是封装在一种树脂封装中，并且每个由一种延长的导电金属板形成的许多引线端子排列在树脂封装的两侧。鉴于这些引线端子是连接到树脂封装的内部芯片的接线焊盘，如果半导体器件是安装在电路板上并且这些引线端子连接到信号线，那么各种各样的信号都能够从该芯片输入和输出。
当这样一些半导体器件被用在各种仪器装置时，例如，对于一种用在便携电话里，它需要减小安装区域。所以，一种半导体器件其从树脂封装侧面向外延伸的引线端子的外部弯成J型形状以及引线端子的自由端子位于树脂封装的下表面以减少已经实际使用的安装区域。
这样的半导体器件发表在，例如，日本专利公开号N.221242/95，日本专利公开号N.263607/95，和日本专利公开号N.88296/95。
在如上描述的从树脂封装的侧面向外延伸的引线端子的外部弯成J型形状以及引线端子的自由端子位于树脂封装的半导体器件中，因为整个占用面积减少和引线端子连接到树脂封装的下表面，所以安装区域能够减少。
然而，上述这种半导体器件，引线端子的自由端子位于树脂封装的下表面，如果一个散热板组成的一个导电岛是暴露在树脂封装的下表面，那么该散热板和引线端子彼此之间就短路。
因此，上述的引线端子弯成J-型形状的半导体器件这样的散热板结构是不暴露在树脂封装的下表面，结果，它没有显示出芯片的良好散热特性。然而，在用于便携式电话机的无线电波的发射的半导体器件中，该芯片由于消耗许多的功率而产生许多的热，因此，这需要有效地散热。
在这个问题上，发表在日本公开专利号N.221242/95这种半导体器件，散热板是暴露在树脂封装的下表面同时用一种绝缘薄膜加到散热板的下表面以防止与引线端子短路。可是，因为这种结构不允许散热板连接到电路板的地线，良好的散热特性是不可期望的。
本发明的目的是提供一种包括一个具有J-型形状引线端子其自由端子位于树脂封装的下表面，其中散热板是暴露在树脂封装的下表面而实现良好的散热特性而散热板和引线端子彼此之间没有短路的半导体器件。
在本发明被应用的一个常规半导体器件中，具有提供一组连接焊盘的半导体电路的芯片是放在散热板的上表面，而每个形成于延长导电板的引线端子都是暴露在芯片的外部侧面。芯片的引线端子和连接焊盘彼此之间分别由焊接线连接，并且至少散热板，芯片，焊接线和引线端子的内部是封装在树脂封装里的。从树脂封装的侧面延伸出的引线端子的外面部分是弯成J-型形状以致使引线端子的外部自由端子以这种弯型形式位于树脂封装的下表面。
根据本发明应用到上述半导体器件第一方面，一些凹槽形成在散热板的外面部分，及该散热板是暴露在树脂封装的下表面。引线端子外部的自由端子位于树脂封装的凹槽内，以及绝缘元件位于树脂封装外部的自由端子和散热板凹槽的间隙之间。
此外，因为从树脂封装的侧面向外延伸的引线端子的外部被弯成J-型形状并且自由端子位于树脂封装的下表面，安装面积就减小了。还有，因为散热板是暴露在树脂封装的下表面，芯片热辐射特性就高。
同时，因为引线端子外部的自由端子位于形成在散热板外部的凹槽内以及绝缘元件位于引线端子的自由端子和散热板的凹槽之间的间隙，该引线端子与散热板不会短路。总之，本发明在减小半导体器件的安装面积和增加热辐射特性两方面取得成功。
大家注意，在本发明中，芯片安装的方向对应于散热板是朝上的方向而垂直的方向认为是侧面方向。然而，这些方向在常规地使用是为了简单地描述而当器件在制造和实际使用时不限制任何方向。
再有，本发明中的散热板是芯片安装上的一个构件并且有助于芯片热量的辐射，以及允许构成一个金属岛。起到使定位在散热板引线端子的自由端部分的材料成形作用的散热板凹槽是可以取消的，并且它们不需要有凹槽或凹面的外形。绝缘元件可以是任何组件或具有绝缘特性的组件并且能够配置在引线端子和散热板之间的间隙中，因此允许，例如，一种焊接剂或树脂封装的凸起部分。
同时，在根据本发明第二方面的半导体器件中，一个凹槽形成在散热板外面部分，并且该散热板是暴露在树脂封装的下表面。在树脂封装的下表面的外面部分设计提供的凸起部分是位于散热板的凹槽内，而这些凹槽是形成在树脂封装的凸起部分的下表面。还有，引线端子的外部自由端子是位于树脂封装的凹槽内。
此外，在本发明的半导体器件中，因为从树脂封装的侧面向外延伸的引线端子的外面部分是弯成J-型并且它们的自由端子是位于树脂封装的下表面，所以安装面积就减小了。而且，因为散热板是暴露在树脂封装的下表面，所以芯片的热辐射特性就高。
同时，因为引线端子的外面部分的自由端子位于形成在散热板外面部分的凹槽内并且树脂封装的凸起部分位于引线端子的自由端和散热板的凹槽之间的间隙内，所以引线端子与散热板没有短路。总之，本发明在减小半导体器件的安装面积和增加热辐射特性两方面取得成功。
在本发明的半导体器件中，一个引线端子的外面部分的自由端子可以位于散热板的凹槽内。
在这个例子中，位于许多散热板凹槽的间隙的许多凸起部分是位于许多引线端子的凹槽内。总之，因为散热板能够形成较大的面积，所以半导体器件的热辐射特性进一步增加。
在本发明的半导体器件中，多个引线端外部的自由端可以定位在散热板的凹槽中，在这个例子中，因为散热板凹槽的数目比引线端的数目较小，散热板能形成简单的外形，因此，半导体器件的生产率可以得到改善。
在本发明被应用到制造半导体器件的一种常规方法中，一个含有许多引线端子的引线框和单个散热板都通过连接拄集中地相互连接或者类似元件形成。具有许多连接焊盘通过在其表面的半导体电路芯片被安装到相对应于散热板的引线框部分的上表面，以及芯片的许多连接焊盘和引线框的许多引线端子用焊接线彼此各自连接。该引线框，在芯片和焊接线被集中安装上，是位于至少一对相互可移动的金属模具的空腔内，而该金属模具彼此相互靠近以致它们支撑在引线端子的外部之间。一种融化的树脂注入到金属模具的空腔内。这填充的树脂固化以形成一个树脂封装，在这儿至少散热板的一部分，芯片，焊接线和引线端子的内部被封装同时引线端子的外部露在外面。接线柱或其它引线框的类似元件被切割掉以将散热板和许多引线端子彼此各自分开，以及从树脂封装侧面向外延伸的引线端子的外面部分被弯成J-型形状直到其自由端子位于树脂封装的下表面。
根据本发明被应用到上述制造半导体器件的一种方法的另一方面，当一个引线框形成时，凹槽也形成在散热板的外面部分。当该引线框放到金属模具中时，散热板的下表面就与金属模具的内表面接触。当树脂封装形成时，具有形成在其下表面的凹槽的凸起部分也形成在散热板的凹槽内。当引线端子的外部被弯时，其自由端子也位于树脂封装的凹槽内。
此外，在采用本发明的制造半导体器件方法中，因为从树脂封装侧面向外延伸的引线端子的外面部分被弯成J-型以及它们的自由端子位于树脂封装的下表面，所以安装面积减小。而且，因为散热板露在树脂封装的下表面，所以芯片的热辐射特性高。
同时，因为引线端子的外部自由端子是位于形成在散热板外面部分的凹槽内而树脂封装的凸起部分位于引线端子的自由端和散热板的凹槽之间的间隙内，所以引线端子与散热板没有短路。
总之，本发明应用的制造半导体器件的方法中，一种小安装面积和高热辐射特性以及散热板和引线端子不短路的半导体器件能够简单地制造。
本发明上述目的及其它目的，特点和优点参照本发明例子的附图从下面的描述中将会更清楚。
附图简要说明：
图1a显示本发明实施例的外貌的平面视图；
图1b是该半导体器件的底平面视图；
图1c是该半导体器件的顶平面视图；
图1d是该半导体器件的侧面视图；
图2是沿图1b中A-A线方向的剖面视图；
图3是沿图1b中B-B线的剖面视图；
图4是放大的该半导体器件的基本部分底平面视图；
图5a显示在该半导体器件的生产过程中引线端子和散热板从引线框切割掉情况平面视图；
图5b是显示位于相邻自由端的引线端子被弯外部的一个步骤前视图；
图5c是显示位于相邻自由端的引线端子已被弯外部的情况前视图；
图5d是显示位于相邻基端的引线端子被弯外部的一个步骤前视图；
图5c是显示位于相邻基端的引线端子已被弯外部的情况前视图；
图6a是显示一个电路板在半导体器件的安装步骤中的前视图；
图6b是显示焊料以膏状敷在电路板的上表面的情况前视图；
图6c是显示半导体器件安放在电路板的上表面的情况前视图；
图6d是显示焊料固化到完成半导体器件的安装情况前视图；
图7a是显示对该半导体器件的第一修改的外貌前视图；
图7b是第一修改的底视图；
图7c是第一修改的顶视图；
图7d是第一修改的侧视图；
图8a是显示对该半导体器件的第二修改的外貌前视图；
图8b是第二修改的底视图；
图8c是第二修改的顶视图；以及
图8d是第二修改的侧视图。
如图2所示，根据本发明一个实施例的集成电路器件1包括，形成于半导体电路的集成电路芯片2。这个芯片2安装在一个金属制的岛型散热板3的上表面。
许多的连接焊盘4形成在芯片2的上表面。许多的引线端子5安置在散热板3的相对两边。芯片2的许多连接焊盘4和许多的引线端子5的内部部份6是通过许多的焊接线7彼此之间各自连接。
芯片2，散热板部分3，焊接线7和引线端子5的内部部份6都是封装在一个树脂封装块8中。从封装块8的侧面向外延伸引线端子5的外面部份9是弯成J-型形状。
引线端子5的外面部分9的自由端子5都位于树脂封装8的下表面。然而，应该注意到，在本实施例的集成电路1中，散热板3是暴露在树脂封装8的下表面，参看图1a到1c。
许多的凹形槽10形成在散热板3的外面部分。许多的凸起部分11凸出地安置在树脂封装8下表面的外面部分。这些凸起部分分别位于散热板3的凹形槽10内。
再者，每个开在下表面的凹形槽12和外部侧面都形成在树脂封装8的许多凸起部分的底面上。如图3和4所示，许多的引线端子5的外面部分9的自由端子是分别位于凹形槽12内。
总之，引线端子5的外面部分9的自由端子位于散热板3凹形槽10内。树脂封装8的凸起部分11是位于引线端子5的外面部分9的自由端子和散热板3的凹形槽10之间的间隙中并且作为绝缘部分。
大家应该注意，在本实施例的集成电路器件1中，树脂封装8的每个凸起部分11是位于散热板3凹形槽10的之一内，并且每个凹形槽12形成在每个凸起部分11的下表面同时每个引线端子5的外面部分9的自由端子位于凹形槽12的之一内。
具有上述结构的本实施例的集成电路1安装在如图6d所示的电路板13的上表面。
在这个例子中，位于树脂封装8的下表面许多引线端子5的自由端子通过焊点15分别连接到电路板13的许多信号线14，并且暴露在树脂封装8的下表面散热板3通过焊点15连接到一个导电模板如电路板13的地线16。
以这种方式安装在电路板13上的集成电路1具有减少安装面积，因为引线端子5的外部是弯成J-型形状从树脂封装8的侧面向外延伸以致执行自由端位于树脂封装8的下表面。
再有，因为芯片2上的辐射平面3上安装于暴露在树脂封装8的下表面并且直接连接到地线16，这样可以有效地辐射芯片2的热量。
同时，在本实施例的集成电路1中，引线端子5的自由端子位于形成在辐射平面3整个外部的凹形槽10内。因为树脂封装8的凸起部分11位于引线端子5的自由端和散热板3之间的间隙中并且作为一种绝缘部分，引线端子5和散热板3彼此之间不短路。
此外，因为许多的引线端子5和散热板3的凹形槽10彼此之间一一对应，散热板3形成大面积而实现好的热辐射特性。
在此，本发明实施例的制造集成电路器件1的一种方法简单地进行描述。
首先，一个含有许多引线端子5的引线框和单个散热板3都通过连接拄集中地相互连接等等通过腐蚀一个很薄的金属板形成。自然地，散热板是形成在位于整个外部的许多凹形槽10内。
然后，引线框用压力机械使其变形以致引线端子5在封装内的部分6能够比散热板3高，而芯片2是用焊接安装在散热板3的上表面。芯片2的许多连接焊盘4和许多引线端子5都用焊接线7各自相互连接。
芯片2上的引线框和焊接线7以这样方式集中地安装到一对相互可移动的金属模具的空腔内。
因此，引线端子5在封装外的部分9被固定并且在这对金属模具和散热板的下表面之间与金属模具的内表面接触以致这些部分从树脂封装8露出来。
这里大家应该注意到用于树脂封装8灌注的金属模具是以构成在下表面具有凹形槽12的凸起部分11这样的形状形成，其可以在散热板3的凹形槽10内浇铸。
在上述的这样一种条件下，一种熔融的树脂被注入到金属模具的空腔并且直到它固化，形成树脂封装8使芯片2，散热板3，焊接线7和引线端子5的封装内部分6都被封装在内。
然后，树脂的铸模合缝被移走以及上述的连接柱和引线框都被切掉。所以，一个引线端子5的整个外部9从树脂封装8的侧面向外延伸出来以及散热板3也暴露在树脂封装8的下表面的中间过程如图5a所示形成。
因此，引线端子5的外部9在靠近自由端用金属模具冲模17和18压弯，然后，引线端子5的外部9在靠近其根部用金属模具冲模19和20压弯参看图5b到5e。
所以，引线端子5被弯成J-型直到其自由端弯到树脂封装8的下表面并且与树脂封装8的凸起部分11一起插入到散热板3的凹槽10内。
以上述这样一种方式制造的集成电路器件1，具有许多形成在外部的凹槽10的露在树脂封装8下表面的散热板3和从树脂封装8的侧面向外延被弯成J-型以致引线端子5的自由端与树脂封装8的凸起部分11一起位于散热板3的凹槽10内的引线端子5能够简单地实现。
再者，按照上述方式制造的集成电路器件1安装到电路板13的方法参照图6a到6d简单地描述。
首先，信号线14和地线16形成在电路板13上表面对应于散热板3和集成电路器件1的引线端子5的位置，如图6a所示。
然后，焊料15以膏状敷在信号线14和地线16的表面后集成电路器件1安装到信号线14和地线16的表面如图6b到6c所示，接下来焊料15被加热致使融化而后冷却使其凝固如图6d所示。
通过这些凝固的焊料15，集成电路器件1的引线端子连接到电路板13的信号线14而散热板3连接到地线16。此外，各种信号线都能够输入到和输出自芯片2，并且芯片2能有效地辐射热量。
注意，在上述的实施例中，引线端子5和散热板3的凹槽10彼此之间的关系是一一对应的。然而，如图7a到7d所示的半导体器件21的这种情况中，一组引线端子5可能位于散热板22的每个凹槽23内。
在这个例子中，散热板22的面积被减少以及热辐射特性减少了一点。可是，因为散热板22的形状简单，生产量得到增加。
此外，如图8a到8d所示的半导体器件31的这种情况中，散热板32与位于其相对两边的引线端子5形成一简单矩形形状以致散热板32可以作为凹槽33。
在这个例子中，散热板32的面积进一步减小。可是，散热板32的形状简单了。
尽管本发明的最佳实施例已经进行具体地描述，但是这描述仅仅是为了说明的目的，而大家应该明白对本发明所作的改变和变更而没有脱离所附权利要求的精神和范围。

Claims (7)

1.一种半导体器件，其特征在于它包括：
一个至少具有一个形成在其下表面外部的凹槽的树脂封装；
一个芯片包括具有一组提供连接焊盘以及被封装在所述树脂封装内的半导体电路；
一个以至少具有一个形成在其外部凹槽和具有安装所述芯片在其上表面及封装在所述树脂封装内这样的条件暴露在所述树脂封装的下表面的散热板；
一组具有内部封装在所述树脂封装内和位于所述芯片的外侧以及外部从所述树脂封装侧面向外延伸被弯成J-型以致所述J-型的自由端位于所述树脂封装的下表面的所述凹槽内的引线端子；
一组用于所述引线端子和所述芯片的连接焊盘彼此相互连接的封装在所述树脂封装的焊接线；以及
位于所述引线端子的所述外部自由端和所述散热板的凹槽之间的间隙的绝缘部分。
2.一个半导体器件，其特征在于包括：
一个包括具有一组提供的连接焊盘的半导体电路的芯片；
一个以至少具有一个形成在其外部凹槽和具有安装所述芯片在其上表面的散热板；
一种具有所述芯片封装在内和具有所述封装散热板以暴露在其下表面的方式封装的树脂封装，所述树脂封装有至少一个凸起部分形成在其下表面的外部，所述凸起部分位于所述散热板的所述凹槽内，所述树脂封装有至少一个凹槽形成在所述凸起部分的下表面；
一组具有内部封装在所述树脂封装内并位于所述芯片的外侧以及外部从所述树脂封装侧面向外延伸被弯成J-型以致所述J-型的自由端位于所述树脂封装的所述凸起部分的下表面的所述凹槽内的引线端子；以及
一组用于所述引线端子和所述芯片的连接焊盘彼此相互连接的封装在所述树脂封装的焊接线。
3.根据权利要求1所述的半导体器件，其特征在于所述每个引线端子外部的自由端是位于所述散热板的凹槽内。
4.根据权利要求2所述的半导体器件，其特征在于所述每个引线端子外部的自由端是位于所述散热板的凹槽内。
5.根据权利要求1所述的半导体器件，其特征在于所述多个引线端子外部的自由端是位于所述散热板的凹槽内。
6.根据权利要求2所述的半导体器件，其特征在于所述多个引线端子外部的自由端是位于所述散热板的凹槽内。
7.一种制造半导体器件的方法，其特征在于它包括如下步骤：
形成一单个引线框在至少具有一个凹槽形成在其外部的散热板和一组集中相互连接到支撑元件的引线端子；
安置一个具有提供一组连接焊盘在其表面的半导体电路的芯片到相对于散热板的引线框上表面；
通过焊接线各自相互连接芯片的连接焊盘和引线框的许多引线端子；
引线框安放到(该芯片以及这些焊接线是集中安装)至少一对可移动的金属模具的空腔内以致散热板的下表面与金属模具的内表面相接触而引线端子的外部由这对金属模具支撑并处于它们之间；
注入融化的树脂到金属模具具的空腔内；
让这填充的树脂固化去形成一个内含芯片的树脂封装，至少散热板的一部分，焊接线和引线端子的内部被封装在里面同时引线端子的外部露在外面以及至少一个具有至少一个凹槽形成在下表面的凸起部分形成在散热板的凹槽内；
切掉引线框的支撑元件为了散热板和引线端子组各自与对方分开；以及
弯曲引线端子的外部，它们是从树脂封装的侧面向外延伸出来，到J-型形状直到其自由端子位于树脂封装下表面的外部的凹槽内。
CNB981018467A 1997-05-20 1998-05-12 具有弯成j-型引线端子的半导体器件 Expired - Fee Related CN1146044C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9129671A JP2924854B2 (ja) 1997-05-20 1997-05-20 半導体装置、その製造方法
JP129671/1997 1997-05-20
JP129671/97 1997-05-20

Publications (2)

Publication Number Publication Date
CN1202009A true CN1202009A (zh) 1998-12-16
CN1146044C CN1146044C (zh) 2004-04-14

Family

ID=15015285

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981018467A Expired - Fee Related CN1146044C (zh) 1997-05-20 1998-05-12 具有弯成j-型引线端子的半导体器件

Country Status (7)

Country Link
US (2) US6104086A (zh)
EP (1) EP0880177B1 (zh)
JP (1) JP2924854B2 (zh)
KR (1) KR100287236B1 (zh)
CN (1) CN1146044C (zh)
DE (1) DE69838310T2 (zh)
TW (1) TW494558B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842786A (zh) * 2011-06-22 2012-12-26 苏州快可光伏电子股份有限公司 接线盒端子组
CN102208517B (zh) * 2002-12-06 2013-06-05 克立公司 具有较小覆盖区的led封装模具
CN105206596A (zh) * 2014-06-06 2015-12-30 飞思卡尔半导体公司 具有弯折引线的封装集成电路器件

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
JP3839178B2 (ja) * 1999-01-29 2006-11-01 株式会社ルネサステクノロジ 半導体装置
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP4395986B2 (ja) * 2000-04-24 2010-01-13 住友金属鉱山株式会社 Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US20050275750A1 (en) 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
SG135979A1 (en) * 2006-03-08 2007-10-29 Micron Technology Inc Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
JP2011103286A (ja) * 2009-10-15 2011-05-26 Panasonic Corp プッシュオンスイッチ
CN102223753B (zh) * 2010-04-16 2013-08-28 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP4996729B2 (ja) * 2010-09-15 2012-08-08 株式会社東芝 電子機器および基板アセンブリ
JP2020047771A (ja) * 2018-09-19 2020-03-26 Tdk株式会社 端子折り曲げ装置、端子折り曲げ方法、およびコイル部品の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930114A (en) * 1975-03-17 1975-12-30 Nat Semiconductor Corp Integrated circuit package utilizing novel heat sink structure
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
JPS58169948A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 樹脂封止型半導体装置
IT1213140B (it) * 1984-02-17 1989-12-14 Ates Componenti Elettron Componente elettronico integrato per assemblaggio di superficie.
US5287000A (en) 1987-10-20 1994-02-15 Hitachi, Ltd. Resin-encapsulated semiconductor memory device useful for single in-line packages
US5266834A (en) * 1989-03-13 1993-11-30 Hitachi Ltd. Semiconductor device and an electronic device with the semiconductor devices mounted thereon
JP2799408B2 (ja) * 1989-12-22 1998-09-17 株式会社日立製作所 半導体装置及びそれを実装した電子装置
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5375320A (en) 1991-08-13 1994-12-27 Micron Technology, Inc. Method of forming "J" leads on a semiconductor device
JP2682936B2 (ja) 1992-02-07 1997-11-26 ローム株式会社 半導体装置
JPH0661408A (ja) * 1992-08-10 1994-03-04 Rohm Co Ltd 表面実装型半導体装置
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
JP2713141B2 (ja) * 1994-02-02 1998-02-16 日本電気株式会社 半導体装置
JPH07263607A (ja) * 1994-03-17 1995-10-13 Sumitomo Kinzoku Ceramics:Kk Ｊリード付半導体パッケージとリードフレームの曲げ方法
JPH0883870A (ja) * 1994-09-12 1996-03-26 Ricoh Co Ltd 樹脂封止型半導体装置
JPH0888296A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 半導体装置及びその製造方法及び半導体装置ユニット
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208517B (zh) * 2002-12-06 2013-06-05 克立公司 具有较小覆盖区的led封装模具
CN102842786A (zh) * 2011-06-22 2012-12-26 苏州快可光伏电子股份有限公司 接线盒端子组
CN105206596A (zh) * 2014-06-06 2015-12-30 飞思卡尔半导体公司 具有弯折引线的封装集成电路器件
CN105206596B (zh) * 2014-06-06 2018-12-07 恩智浦美国有限公司 具有弯折引线的封装集成电路器件

Also Published As

Publication number Publication date
US6319753B1 (en) 2001-11-20
EP0880177B1 (en) 2007-08-29
KR100287236B1 (ko) 2001-11-22
CN1146044C (zh) 2004-04-14
US6104086A (en) 2000-08-15
EP0880177A2 (en) 1998-11-25
DE69838310T2 (de) 2008-05-15
TW494558B (en) 2002-07-11
JP2924854B2 (ja) 1999-07-26
EP0880177A3 (en) 1999-02-03
DE69838310D1 (de) 2007-10-11
KR19980087150A (ko) 1998-12-05
JPH10321788A (ja) 1998-12-04

Similar Documents

Publication Publication Date Title
CN1146044C (zh) 具有弯成j-型引线端子的半导体器件
CN1052340C (zh) 塑料模制的具有小平直度偏差引线的集成电路组件
US9093434B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN1107349C (zh) 一种半导体器件引线框架及引线接合法
CN100336190C (zh) 半导体装置的制造方法及半导体装置
CN1198335C (zh) 半导体装置
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
CN1638158A (zh) 表面安装型半导体器件及其引线架结构
CN1901187A (zh) 半导体器件
CN1945817A (zh) 半导体器件及其制造方法
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1191629C (zh) 引线框、半导体装置及其制造方法、电路基板和电子装置
CN1288748C (zh) 树脂密封型半导体装置及其制造方法
CN1110089C (zh) 一种半导体器件
CN1249536A (zh) 半导体器件
CN1933139A (zh) 布线基板及其制造方法、以及半导体器件
CN100338768C (zh) 引线框及用此引线框的半导体器件及其制造方法
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1184678C (zh) 半导体器件及其制造方法、电路衬底及电子仪器
CN101068005A (zh) 由多个金属层制成的半导体装置封装引线框架
CN1728411A (zh) 高散热效率的大功率半导体发光二极管封装基座及生产工艺
CN1130767C (zh) 具有高辐射特性的半导体器件及其制造方法
CN1156904A (zh) 半导体器件、该器件的制造方法和所使用的引线架
CN1200569A (zh) 具有一对散热端和多个引线端的半导体器件的制造方法
CN1192420C (zh) 半导体器件及其制造方法、电路基板及电子装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20021219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20021219

Address after: Kanagawa, Japan

Applicant after: NEC Compund semiconductor Devices Co., Ltd.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Effective date: 20060512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060512

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Kanagawa, Japan

Patentee before: NEC Compund semiconductor Devices Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040414

Termination date: 20140512