CN1192420C - 半导体器件及其制造方法、电路基板及电子装置 - Google Patents

半导体器件及其制造方法、电路基板及电子装置 Download PDF

Info

Publication number
CN1192420C
CN1192420C CNB02152470XA CN02152470A CN1192420C CN 1192420 C CN1192420 C CN 1192420C CN B02152470X A CNB02152470X A CN B02152470XA CN 02152470 A CN02152470 A CN 02152470A CN 1192420 C CN1192420 C CN 1192420C
Authority
CN
China
Prior art keywords
jut
semiconductor device
chip carrier
chip
mould
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02152470XA
Other languages
English (en)
Other versions
CN1428831A (zh
Inventor
谷口润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1428831A publication Critical patent/CN1428831A/zh
Application granted granted Critical
Publication of CN1192420C publication Critical patent/CN1192420C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体器件的制造方法，进行可提高产品的可靠性的密封工序。该方法包括在第1及第2模(40、42)之间以从第2模(42)浮置的状态来配置搭载了半导体芯片(32)的芯片座(14)，在第1及第2模(40、42)之间注入密封材料(30)来密封半导体芯片(32)，芯片座(14)的一部分是向第2模(42)的方向突起的突起部(16)，通过注入密封材料(30)，将突起部(16)顶在第2模(42)上，密封半导体芯片(32)。

Description

半导体器件及其制造方法、电路基板及电子装置
技术领域
本发明涉及半导体器件及其制造方法、电路基板及电子装置。
背景技术
在半导体器件的制造方法中，已知将引线框架置位于成型金属模中，将密封材料注入到被成型金属模夹置的空腔中，从而密封半导体芯片的工序。半导体芯片被搭载在引线框架的芯片座上。在不露出芯片座的类型中，在从成型金属模的下模浮置的状态下配置芯片座。再有，从空腔的端部注入密封材料。
但是，密封材料大多先蔓延到芯片座的上侧及下侧的某一侧，因此，使芯片座向上下的某一个方向偏移的情况居多。例如，如果芯片座向下方向偏移太多，则芯片座的背面从密封材料中露出，而造成产品不良。特别是在将薄型的半导体芯片搭载在芯片座上的情况下，密封材料先蔓延到芯片座的上侧，使芯片座向下方向偏移，从而使芯片座的背面露出的情况居多。
发明内容
本发明是用于解决上述课题的发明，其目的在于进行可以提高产品的可靠性的密封工序。
(1)本发明的半导体器件的制造方法包括在第1及第2模之间以从所述第2模浮置的状态来配置搭载了半导体芯片的芯片座，在所述第1及第2模之间注入密封材料来密封所述半导体芯片，
所述芯片座的一部分是向所述第2模的方向突起的突起部，
通过注入所述密封材料，将所述突起部顶在所述第2模上，并密封所述半导体芯片。
根据本发明，即使因密封材料流入时的压力使芯片座向第2模的方向偏移，但通过使突起部挤压第2模，可以防止芯片座的整个背面从密封材料中露出。因此，可以进行提高产品的可靠性的密封工序。
(2)在该半导体器件的制造方法中，
将所述突起部形成在所述芯片座的端部就可以。
(3)在该半导体器件的制造方法中，
在所述密封工序中，使所述突起部的前端与所述第2模近似呈点接触。
由此，可以尽量减小从突起部的密封材料中的露出面积。
(4)在该半导体器件的制造方法中，
将所述突起部配置在所述半导体芯片的搭载区域的内侧就可以。
(5)在该半导体器件的制造方法中，
将所述突起部配置在所述半导体芯片的搭载区域的外侧就可以。
(6)在该半导体器件的制造方法中，
所述突起部是通过延伸所述芯片座而向所述第2模方向立体弯曲的弯曲部就可以。
(7)在该半导体器件的制造方法中，
还包含在所述芯片座上形成所述突起部，
通过1次冲压加工，使所述芯片座降低，同时形成所述突起部就可以。
由此，可以用简单的工序来形成突起部。
(8)在该半导体器件的制造方法中，
所述突起部可以是将所述芯片座的周边的一部分向所述第2模弯曲的弯曲部。
(9)在该半导体器件的制造方法中，
所述芯片座可以有多个所述突起部。
根据该方法，将多个突起部挤压在第2模上，所以能够可靠地防止芯片座的整个背面从密封材料中露出。
(10)本发明的半导体器件包括：
半导体芯片；搭载所述半导体芯片的芯片座；以及
密封所述半导体芯片的密封材料；
所述芯片座的一部分是向与所述半导体芯片的搭载侧的方向相反的方向突起的突起部，所述突起部在所述芯片座的所述半导体芯片的搭载区域，并且分别形成于所述半导体芯片的搭载区域的四个角部，
所述突起部的前端从所述密封材料中露出
根据本发明，
(11)在该半导体器件中，
可将所述突起部形成在所述芯片座的端部。
(12)在该半导体器件中，
可以在所述突起部带有前端变细的锥体。
(13)在该半导体器件中，
可将所述突起部配置在所述半导体芯片的搭载区域的内侧。
(14)在该半导体器件中，
可将所述突起部配置在所述半导体芯片的搭载区域的外侧。
(15)在该半导体器件中，
所述突起部可以是通过延伸所述芯片座而向所述相反方向立体弯曲的弯曲部。
(16)在该半导体器件中，
所述突起部可以是将所述芯片座的一部分向所述相反方向弯曲的弯曲部。
(17)在该半导体器件中，
所述芯片座可有多个突起部。
(18)本发明的电路基板安装有上述半导体器件。
(19)本发明的电子装置具有上述半导体器件。
附图说明
图1是表示第1实施例的引线框架的图。
图2是第1实施例的引线框架的放大图。
图3是图2的A-A线剖面图。
图4(A)及图4(B)是表示第1实施例的半导体器件的制造方法的图。
图5是表示第1实施例的半导体器件的制造方法的图。
图6是表示第1实施例的半导体器件的图。
图7是表示封装了第1实施例的半导体器件的电路基板的图。
图8(A)及图8(B)是表示第1实施例的引线框架的制造方法的图。
图9是第2实施例的引线框架的放大图。
图10是第3实施例的引线框架的放大图。
图11是图10的B-B线剖面图。
图12是表示本发明实施例的电子装置的图。
图13是表示本发明实施例的电子装置的图。
其中：14-芯片座；16-突起部；30-密封材料；32-半导体芯片；40-第1模；42-第2模；114-芯片座；214-芯片座；216-突起部。
具体实施方式
以下，参照附图来说明本发明的实施例。但是，本发明不限于以下实施例。
(第1实施例)
图1～图8(B)是表示第1实施例的图。图1是表示本实施例中使用的引线框架的图。图2是图1的芯片座的俯视图，图3是图2的A-A线剖面图。
引线框架10由加工铜系或铁系的板材来形成。就其加工方法而言，可采用化学腐蚀和机械冲切。引线框架10有外框12。外框12大多为长方形，外框12的形状成为引线框架10的外形。
在外框12上至少形成有一个孔(工装定位孔)13。由此，可简单地进行引线框架10相对于模具的定位。在外框12的两端部的各个端部上，也可以形成至少一个孔13。这种情况下，在外框12的一个端部(例如在图1左侧的端部)上形成的孔13和在另一端部上(例如图1中右侧的端部)形成的孔13最好形成在外框12的长度方向(例如图1中上下方向)上的错开的位置上。由此，可以不会搞错方向地将引线框架10设置在模具中。
引线框架10至少有一个(在图1中仅示出一个，但一般来说有多个)芯片座(或芯片平台)14。芯片座14是搭载半导体芯片等电子部件的部分，形成矩形(长方形或正方形)的情况居多。芯片座14通过吊片(连接片或吊线)18支撑在外框12上。如图3所示，吊片18被弯曲使芯片座14处于下部(负压加工)。
芯片座14有一个或多个(在图1中为4个)突起部16。突起部16是芯片座14的一部分。即，突起部16通过对管芯14自身进行加工来形成。突起部16向与搭载在芯片座14中的半导体芯片32侧(正面侧)的方向相反侧(背面侧)的方向突起。因此，突起部16比芯片座14背面的其他部分更突出。再有，在图示例中，在芯片座14的表面侧，与突起部16的平面位置相同的平面位置形成凹坑(凹痕)15。
如图2所示，突起部16也可以形成在芯片座14的端部。在图2中，各个突起部16形成在各个角部。这种情况下，最好是在所有四个角部形成突起部16。由此，可以防止密封工序时芯片座14的倾斜。或者，突起部16可以形成在芯片座14的中央部，也可以形成在端部及中央部。
如图2所示，突起部16也可以配置在半导体芯片32的搭载区域的内侧。这种情况下，突起部16也可以配置在半导体芯片32的角部。
如图3所示，在突起部16上也可以附带前端变细的锥体。例如，突起部16也可以形成为尖锐形状(例如圆锥形状或棱锥形状)。这样，可以尽可能减小突起部16从密封材料30露出的面积。或者，突起部16也可以形成棱锥台形状或圆锥台形状。或者，突起部16也可以形成从芯片座14的面垂直上升的凸型形状。
如图3所示，突起部16也可以是通过将芯片座14延长，弯曲成立体形状的弯曲部。即，也可以通过膨胀成形来形成突起部16。在膨胀成形时，通过减少芯片座14的板厚度而增加的面积来形成立体形状。此外，也可以通过膨胀成形及拉深成形的复合成形来形成突起部16。如下所述，突起部16也可以由冲压加工来形成。
如图1所示，引线框架10有多个引线20。引线20从外框12向芯片座14延伸来设置。详细地说，引线20包含内引线22及外引线24。内引线22是半导体器件中用双点划线表示的密封材料30所密封的部分，而外引线24是从密封材料30引出的部分，是用于与外部电气连接的部分。
外引线24相对于矩形的芯片座14的各边呈直角地延长。内引线22从外引线24向芯片座14的中央部倾斜延长。相邻的引线20通过栅挡26来连结。详细地说，栅挡26将相邻的外引线24的靠近内引线22的部分相连结。
相邻的外引线24由连结部28来连结。详细地说，相对于矩形的芯片座14的一个边而延伸的一组外引线24，通过与外引线24垂直延伸的连结部28来连结。连结部28连结各外引线24的前端部。换句话说，外引线24从连结部28向芯片座14延伸。连结部28在其延伸方向的两端部被外框12支撑。
本实施例的半导体器件的制造方法使用上述的引线框架10来制造半导体器件。图4(A)～图5是说明本实施例的半导体器件的制造方法的图。
首先，进行芯片接合工序。将半导体芯片32固定在引线框架10的芯片座14上。详细地说，将半导体芯片32正面朝上安装在芯片座14上。例如，将芯片座14和半导体芯片用粘结剂34来粘结。作为粘结剂34，可使用热固化性树脂，也可以使用导热率高的材料、例如金属膏(银膏等)。
接着，进行引线接合工序。例如，将半导体芯片的焊盘(未图示)和内引线22用引线36进行电连接。引线36大多是金线。
如图4(A)及图4(B)所示，进行密封工序(成型工序)。在成型使用的第1模40及第2模42中，放置引线框架10。第1模40是上模(例如上金属模)，第2模42是下模(例如下金属模)。然后，将引线框架10配置在第1模40及第2模42之间，用第1模40和第2模42夹置引线框架10(详细地说为外框12)。在第1模40和第2模42中，分别形成凹部，通过两者的凹部来形成成型的空腔44。在空腔44中芯片座14配置成离开第2模42的浮置状态。芯片座14由吊片18支撑，并且量处于容易变动的状态。
然后，如图4(B)所示，将密封材料30注入空腔44，对半导体芯片32、引线36及内引线22等进行密封。密封材料30大多是树脂，例如可以是热固化性的树脂。密封材料30从连接空腔44的侧端部的注入口(未图示)注入。注入口也可以设置在引线框架10的上侧或下侧，或者也可以是设置在上下两方的侧面的中心注入口。在采用后者的情况下，如图1所示，在引线框架10中，在注入口位置形成孔29。
通过注入密封材料30，将突起部16顶到第2模42上。即，通过密封材料30流入时的压力，使芯片座14大幅度下降。在芯片座14中形成多个突起部16的情况下，也可以将多个突起部16全部顶到第2模42上。这样的话，能够可靠地防止芯片座14的整个背面从密封材料中露出。最好使突起部16的前端与第2模42近似点接触(也包含前端为圆的情况的接触)。这样，可以尽量减小突起部16从密封材料30露出的面积。
再有，多个突起部16的某一个突起部也可以配置在芯片座14的注入口侧的角部。或者，也可以将多个突起部16避开芯片座14的注入口侧的角部来配置。
根据该密封工序，因密封材料30流入时的压力即使芯片座14向第2模42的方向移动，通过将突起部16顶到第2模42上，可以防止芯片座14的整个背面从密封材料30中露出。特别是在将薄型的半导体芯片32搭载在芯片座14上的情况下，密封材料30先转入到芯片座14的半导体芯片32侧，所以芯片座14容易向下方向进行大移动，如果采用本发明，则效果明显。此外，可以不考虑芯片座14的上下位置变动地进行密封工序。由此，例如，既可以加大设计芯片座14的降低的量，也不一定需要降低密封材料30的粘度。因不必降低密封材料30的粘度，所以可以减少(或消除)空腔44内气泡(间隙)产生的。因此，可以提高设计自由度，同时可以提高产品的可靠性。
如图5所示，在密封工序后进行栅挡切割工序。详细地说，切割靠近密封部30部分的栅挡26(参照图1)。再有，在密封工序后，最好除去密封材料30的毛刺。毛刺也可以在栅挡切割工序中同时除去。
接着，进行电镀工序。例如，也可以进行电解电镀。即，在从引线框架10的密封部30露出的部分上，形成钎焊材料(例如软钎料)和锡等的金属表膜。例如，多个外引线24通过连结部28与外框12连结，通过外框12进行电连接，所以可进行电解电镀。这样，通过形成金属表膜，从而提高耐腐蚀性。此外，实施软钎料等钎焊材料的电镀，可以容易地进行外引线24与布线图形的接合。
如图5所示，在电镀工序后，在外引线24的连结部28中，对与外框12连结的部分进行切割。这种情况下，如图2所示，各外引线24最好通过连结部28来连结。这样的话，在成形工序中，可以将连结的一组外引线24同时成形。因此，可以防止各外引线24在横方向上弯曲。
这样就制造出了图5所示的引线框架10。密封材料30支撑多个外引线24。密封材料30通过吊片18连结到外框12。因此，可以用一个引线框架10来处理多个密封部30。
然后，进行所定的工序(切边、成形及作标记工序等)，制造出图6(或图7)所示的半导体器件。图6是用本实施例的方法制造的半导体器件的俯视图(从背面观察的图)。图7是表示安装了用本实施例的方法制造的半导体器件的电路基板的图。
半导体器件1包括半导体芯片10、具有上述突起部16的芯片座14、以及密封材料30。如图6所示，在密封材料30上，突起部16的前端处于露出的状态。此外，外引线24被弯曲成所定的形状(例如鸥翅形状)。
本实施例的半导体器件，包括从上述制造方法中选择的任何特定情况导出的结构。再有，本实施例的半导体器件的效果如上所述。
如图7所示，就电路基板50来说，例如一般使用玻璃环氧树脂基板等有机系基板。在电路基板50上，形成有例如由铜等构成的布线图形52所形成的期望的电路，并且布线图形52和半导体器件的外引线24为接合状态。
图8(A)及图8(B)是表示本实施例的引线框架的制造方法。上述半导体器件的制造方法包括引线框架的制造方法。在本实施例中，通过机械的冲压加工来形成突起部16。详细地说，通过膨胀成形、拉深成形或它们的复合成形来形成突起部16。
首先，如图8(A)所示，准备第1及第2模具(例如第1及第2金属模)60、70。第1模具60可以是上金属模，第2模具70可以是下金属模。在第1模具60上，形成使芯片座14降低的第1凸模62和在芯片座14中形成突起部16的第2凸模64。在第2模具70上，形成使芯片座14降低的第1凹模72和在芯片座14中形成突起部16的第2凹模74。
在第1及第2模具60、70之间设置引线框架10，用第1及第2模具60、70冲压引线框架10。详细地说，通过1次冲压加工，使芯片座14降低(负压加工)，同时形成突起部16。这样的话，可以用简单的工序形成突起部16，同时可以抑制制造成本。
再有，突起部16的形成方法不限于上述方法，例如，也可以通过化学腐蚀加工来形成。或者，以镀敷法沉积金属来形成。
(第2实施例)
图9是表示第2实施例的图，详细的说是芯片座的俯视图。在本实施例中，在芯片座114中形成的突起部16的位置与上述不同。再有，在图9所示的例子中，在搭载了芯片座114的半导体芯片32的一侧，在与突起部16平面位置相同的平面位置上形成凹坑15。
在图9中，多个突起部16形成在芯片座114的端部。详细地说，各个突起部16也可以形成在某一个边的端部的避开角部的区域。这种情况下，如图9所示，突起部16也可以形成在边的中间部。此外，最好是在所有四个边上形成突起部16。这样，可以防止密封工序时芯片座114的倾斜。
如图9所示，也可以将突起部16配置在半导体芯片32的搭载区域的外侧。
再有，本实施例的半导体器件及其制造方法包括从上述实施例中选择的任一特定情况，其效果如上所述。
(第3实施例)
图10及图11是表示第3实施例的图。详细地说，图10是芯片座的俯视图，图11是图10的B-B线剖面图。在本实施例中，在芯片座214中形成的突起部216的形状与上述实施例不同。
如图11所示，突起部216可以是将芯片座214的周边的一部分向与半导体芯片32相反方向弯曲的弯曲部。这种情况下，通过在芯片座214的局部形成切口，可以将芯片座214的周边的一部分容易地弯曲。例如，通过在芯片座214的各周边上形成切口，使作为自由端的部分在连接部218弯曲，可形成突起部216。连接部218可以是图示的自由端的部分(成为突起部216的部分)的长边，也可以是短边。
突起部216也可以按相同的纵剖面连续的形状细长地形成。这种情况下，可以使突起部216的前端与第2模近似呈线接触(也包括芯片座的剖面的接触)。
再有，本实施例的半导体器件及其制造方法包括从上述实施例中选择的任一特定情况，其效果如上所述。
而且，作为具有应用了本发明的半导体器件的电子装置，在图12中示出便携式个人计算机1000，在图13中示出携带电话1100。
本发明不限于上述实施例，而可以进行各种变形。例如，本发明包括与用实施例说明的结构实质上相同的结构(例如，功能、方法及结果相同的结构，或目的及结果相同的结构)。此外，本发明包括将用实施例说明的结构的非本质部分进行置换所得的结构。另外，本发明包括与用实施例说明的结构具有相同作用的结构或可以达到相同目的的结构。本发明还包括在用实施例说明的结构中附加公知技术的结构。

Claims (18)

1.一种半导体器件的制造方法，包括在第1及第2模之间以从所述第2模浮置的状态来配置搭载了半导体芯片的芯片座，在所述第1及第2模之间注入密封材料来密封所述半导体芯片，
所述芯片座的一部分是向所述第2模的方向突起的突起部，
通过注入所述密封材料，将所述突起部顶在所述第2模上，并密封所述半导体芯片。
2.如权利要求1所述的半导体器件的制造方法，其中，
将所述突起部形成在所述芯片座的端部。
3.如权利要求1或2所述的半导体器件的制造方法，其中，
在所述密封工序中，使所述突起部的前端与所述第2模呈点接触。
4.如权利要求1或2所述的半导体器件的制造方法，其中，
将所述突起部配置在所述半导体芯片的搭载区域的内侧。
5.如权利要求1或2所述的半导体器件的制造方法，其中，
将所述突起部配置在所述半导体芯片的搭载区域的外侧。
6.如权利要求1或2所述的半导体器件的制造方法，其中，
所述突起部是通过延伸所述芯片座而向所述第2模方向弯曲成立体状的弯曲部。
7.如权利要求1或2所述的半导体器件的制造方法，其中，
还包括在所述芯片座上形成所述突起部，
通过1次冲压加工，使所述芯片座降低，同时形成所述突起部。
8.如权利要求1或2所述的半导体器件的制造方法，其中，
所述突起部是将所述芯片座的周边的一部分向所述第2模弯曲的弯曲部。
9.如权利要求1或2所述的半导体器件的制造方法，其中，
所述芯片座有多个所述突起部。
10.一种半导体器件，包括：
半导体芯片；
搭载所述半导体芯片的芯片座；以及
密封所述半导体芯片的密封材料；
所述芯片座的一部分是向与所述半导体芯片的搭载侧的方向相反的方向突起的突起部，
所述突起部在所述芯片座的所述半导体芯片的搭载区域，并且分别形成于所述半导体芯片的搭载区域的四个角部，
所述突起部的前端从所述密封材料中露出。
11.如权利要求10所述的半导体器件，其中，
将所述突起部形成在所述芯片座的端部。
12.如权利要求10或权利要求11所述的半导体器件，其中，
所述突起部带有前端变细的锥体。
13.如权利要求10或11所述的半导体器件，其中，
将所述突起部配置在所述半导体芯片的搭载区域的外侧。
14.如权利要求10或11的半导体器件，其中，
所述突起部是通过延伸所述芯片座而向所述相反方向弯曲成立体状的弯曲部。
15.如权利要求10或11所述的半导体器件，其中，
所述突起部是将所述芯片座周边的一部分向所述相反方向弯曲的弯曲部。
16.如权利要求10或11所述的半导体器件，其中，
所述芯片座有多个突起部。
17.一种电路基板，安装有权利要求10所述的半导体器件。
18.一种电子装置，具有权利要求10所述的半导体器件。
CNB02152470XA 2001-12-28 2002-12-03 半导体器件及其制造方法、电路基板及电子装置 Expired - Fee Related CN1192420C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001400232 2001-12-28
JP2001400232A JP2003197663A (ja) 2001-12-28 2001-12-28 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
CN1428831A CN1428831A (zh) 2003-07-09
CN1192420C true CN1192420C (zh) 2005-03-09

Family

ID=19189586

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02152470XA Expired - Fee Related CN1192420C (zh) 2001-12-28 2002-12-03 半导体器件及其制造方法、电路基板及电子装置

Country Status (3)

Country Link
US (1) US6891254B2 (zh)
JP (1) JP2003197663A (zh)
CN (1) CN1192420C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325699A (zh) * 2012-03-19 2013-09-25 瑞萨电子株式会社 半导体器件的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635613B2 (en) * 2005-06-27 2009-12-22 Texas Instruments Incorporated Semiconductor device having firmly secured heat spreader
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
JP5097639B2 (ja) 2008-08-01 2012-12-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102373440B1 (ko) * 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578871A (en) * 1994-10-18 1996-11-26 Fierkens; Richard H. J. Integrated circuit package and method of making the same
US5750423A (en) * 1995-08-25 1998-05-12 Dai-Ichi Seiko Co., Ltd. Method for encapsulation of semiconductor devices with resin and leadframe therefor
KR100386061B1 (ko) 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
TW398057B (en) * 1998-07-30 2000-07-11 Siliconware Precision Industries Co Ltd A semiconductor device that has a chip seat with a bend part

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325699A (zh) * 2012-03-19 2013-09-25 瑞萨电子株式会社 半导体器件的制造方法
CN103325699B (zh) * 2012-03-19 2017-04-19 瑞萨电子株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
CN1428831A (zh) 2003-07-09
JP2003197663A (ja) 2003-07-11
US6891254B2 (en) 2005-05-10
US20030124775A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
CN1674268A (zh) 半导体器件
CN1219322C (zh) 树脂密封型半导体装置及其制造方法
CN1226786C (zh) 引线架
CN1499623A (zh) 引线框架、树脂密封型半导体装置及其制造方法
CN1155083C (zh) 电子组件与其制造方法及其所用的引线架
CN1146044C (zh) 具有弯成j-型引线端子的半导体器件
CN1163963C (zh) 引线架及树脂封装型半导体器件的制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1641832A (zh) 半导体器件及其制造方法
CN1512574A (zh) 半导体器件及其制造方法
CN1198335C (zh) 半导体装置
CN1191629C (zh) 引线框、半导体装置及其制造方法、电路基板和电子装置
CN1735963A (zh) 具有局部预制图形化引线框架的半导体封装及其制造方法
CN1441472A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1457094A (zh) 半导体器件及其制造方法
CN1192047A (zh) 半导体器件及其制造方法
CN1842915A (zh) 面装配型电子部件及其制造方法
CN1419286A (zh) 引线架、树脂密封模型及使用它们的半导体
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1192420C (zh) 半导体器件及其制造方法、电路基板及电子装置
CN1211848C (zh) 电路装置的制造方法
CN1184678C (zh) 半导体器件及其制造方法、电路衬底及电子仪器
CN1577828A (zh) 半导体器件及引线框架
CN1310316C (zh) 混合集成电路装置
CN1619806A (zh) 引线框的制造方法及使用该方法的半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050309

Termination date: 20131203