CN1192047A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1192047A
CN1192047A CN97119591A CN97119591A CN1192047A CN 1192047 A CN1192047 A CN 1192047A CN 97119591 A CN97119591 A CN 97119591A CN 97119591 A CN97119591 A CN 97119591A CN 1192047 A CN1192047 A CN 1192047A
Authority
CN
China
Prior art keywords
semiconductor device
lead
wire
mentioned
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97119591A
Other languages
English (en)
Inventor
坂本章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1192047A publication Critical patent/CN1192047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装在塑料封装件中的半导体器件,它配备有一个半导体器件芯片、多个各键合于半导体器件芯片的各键合焊点的引线、以及一个封装键合有引线的半导体器件芯片且使引线可从其底表面伸出并沿其底表面向外延伸的塑料铸模,其中各引线端部表面的水平形状为向内凸的半圆、半椭圆或半多面体。

Description

半导体器件及其制造方法
本发明涉及到一种半导体器件及其制造方法。更具体地说，本发明涉及到一种改进，这种改进适用于封装在小外形无引线塑料封装件中的半导体器件，且其开发目的是改进其机械可靠性提高其集成度，本发明还涉及到一种生产封装在小外形无引线封装件中的半导体器件的方法，其引线与安装半导体器件的板上的布线之间的连接强度得到了提高。
适于封装半导体器件的封装件被分为陶瓷封装件和塑料封装件二类。参照图1，起源于双列直插封装件的塑料封装件演变成一种确定一个塑料封装件的小外形封装件，其引线4从塑料铸模1的二侧伸出并向下然后沿水平方向弯曲以便沿其上安装有塑料封装件的板5的表面延伸。图中，用金丝3键合于引线4的半导体器件芯片2被铸在塑料铸模1中。
参照图2，小外形封装件进一步演变成一种小外形无引线封装件，其中用金丝3各被键合于半导体器件芯片2的各个焊点的引线4沿塑料铸模1的底表面排列。
参照图3，封装在小外形无引线封装件中的半导体器件被安装在板5上，其安装方法是用焊接、铜焊(铜胶)、银焊(银膏)之类的方法将各个引线4焊接到印刷在陶瓷材料、玻璃环氧树脂之类制成的板5上的各个布线6上。
通常用作上述引线的材料是含42％重量比的Ni和58％重量比的Fe的Ni-Fe合金，或诸如磷青铜之类的铜合金。这些材料对焊料、铜胶、银膏等的浸润性较小。
在上述封装在小外型无引线封装件中的半导体器件被安装在一个板上的结构中，引线4和布线6之间的键合不一定可靠。在冲击测试和/或实际工作过程中，在焊接材料7中会出现裂纹，致使引线4从布线6分裂。这是降低半导体器件机械可靠性的一个严重的缺点。
在封装于陶瓷装件中的半导体器件的情况下，在现有技术中可得到带有多个相互堆叠的陶瓷封装半导体器件的一种半导体器件。但这种堆垛结构在封装于塑料封装件的半导体器件中是得不到的。因而需要开发一种封装于塑料封装件中的半导体器件，其上安置有一个或更多个电子元件和/或塑料封装的半导体器件。
本发明的第一目的是提供一种封装于塑料封装件中且带有沿塑料封装件底表面水平延伸的引线的半导体器件，其中用将引线焊接到与引线形成机械和电键合的布线之类的导电物的方法所进行的键合的机械强度得到了加强。
本发明的第二目的是提供一种封装于塑料封装件中且带有沿塑料封装件底表面水平延伸的引线的半导体器件的制造方法，其中用将引线焊接到与引线形成机械和电键合的布线之类的导电物的方法所进行的键合的机械强度得到了加强。
本发明的第三目的是提供一种封装于塑料封装件中的半导体器件，其上安置有一个或更多个电子元件和/或塑料封装的半导体器件。
为了达到本发明的第一和第二目的，本发明基于使引线端面不平坦、不平整、起伏或成锯齿形而增大焊接表面区的概念。
因而，为了达到本发明的第一目的，根据本发明的半导体器件包含：
一个半导体器件芯片，各键合于半导体器件芯片的各个键合焊点的多个引线以及一个塑料铸模，它封装键合有引线的半导体器件芯片，使引线从其底表面伸出并沿其底表面向外延伸，其中各引线具有其表面不平整的端部水平形状。
根据上述概念，引线端部的水平形状可以是向内凸的半圆、半椭圆或半多面形。
根据上述概念，可在引线上制作一个或更多个孔。
根据上述概念，引线的端部可被切断成扇形。
为了达到本发明的第一目的，根据本发明的半导体器件包含：
一个半导体器件芯片、各键合于半导体器件芯片的各键合焊点的多个引线以及一个塑料铸模，它封装键合有引线的半导体器件芯片，使引线从其底表面伸出并沿其底表面向外延伸，其中各引线的端部向下弯180°以形成J形侧视图。
为了达到本发明的第一目的，根据本发明的半导体器件包含：
一个半导体器件芯片、各键合于半导体器件芯片的各键合焊点的多个引线、一个塑料铸模(它封装键合有引线的半导体器件芯片并使引线从其底表面伸出且沿其底表面向外延伸)以及沿塑料铸模侧面按对应于引线的位置排列的多个镀敷金属板。
为了达到本发明的第一目的，根据本发明的半导体器件包含：
一个半导体器件芯片、各键合于半导体器件芯片各键合焊点的多个引线、一个塑料铸模(它封装键合于引线的半导体器件芯片并使引线从其底表面伸出且沿其底表面向外延伸)、沿塑料铸模侧面按对应于引线的位置制作的多个纵向凹槽、以及沿纵向凹槽排列的多个电镀金属板。
为了达到本发明的第一目的，根据本发明的半导体器件包含：
一个半导体器件芯片、各键合于半导体器件芯片的各键合焊点的多个引线、一个塑料铸模(它封装键合有引线的半导体器件芯片并使引线从其底表面伸出)、沿塑料铸模侧面按对应于引线位置制作的多个纵向凹槽、排列在纵向凹槽中的多个镀敷金属板、以及由沿塑料铸模侧面排列的镀敷金属板延续的沿塑料铸模顶表面排列的多个镀敷金属板。
为了达到本发明的第二目的，半导体器件的制造方法包含下列步骤：
将半导体器件芯片固定在引线框上，引线框带有其端部各有一个开口的引线杆；
将各引线键合到半导体器件芯片的各键合焊点；
将键合有引线的半导体器件芯片铸在塑料铸模中；
镀一层对焊接材料浸润度大的材料；
以及在开口中央将引线切断。
为了达到本发明的第三目的，根据本发明的半导体器件包含：
一个半导体器件芯片、各键合于半导体器件芯片各键合焊点的多个引线、一个塑料铸模(它封装键合有引线的半导体器件芯片并使引线从其底表面伸出且沿其底表面向外延伸)、沿塑料铸模的侧面按对应于引线的位置制作的多个纵向凹槽、排列在纵向凹槽中的多个镀敷金属板、以及由沿塑料铸模侧面排列的镀敷金属板延续的沿塑料铸模顶表面排列的多个电镀金属板，其中一个或更多个电子元件和/或一个或更多个封装于塑料封装件中的半导体器件被安排在排列于塑料铸模顶表面上的镀敷金属板上。
在前述任何一种封装在塑料铸模中的半导体器件中，引线都可以镀一层对焊接材料浸润度大的材料。
从结合下列附图提出的更详细的描述中，可容易地理解本发明及其各种特点和优点，在这些附图中：
图1是现有技术可得到的封装于小外形封装件中的半导体器件的示意正面图，
图2是现有技术可得到的一种小外形无引线封装件，
图3是现有技术可得到的安装在板上的封装在小外形无引线封装件中的半导体器件的示意正面图，
图4是根据本发明第一实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，
图5是根据本发明第一实施例的封装在小外形无引线封装件中的半导体器件的示意平面图，
图6是根据本发明第一实施例的正在生产的封装在小外形无引线封装件中的半导体器件的示意平面图，
图7是根据本发明第一实施例的封装在小外形无引线封装件中的半导体器件的示意平面图，封装的半导体器件安装在板上，
图8是根据本发明第一实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，封装的半导体器件安装在板上，
图9是根据本发明第二实施例的封装在小外形无引线封装件中的半导体器件的示意平面图，
图10是根据本发明第三实施例的封装在小外形无引线封装件中的半导体器件的示意平面图，
图11是根据本发明第三实施例的正在生产的封装在小外形无引线封装件中的半导体器件的示意平面图，
图12是根据本发明第三实施例的封装在小外形无引线封装件中的半导体器件的示意平面图，封装的半导体器件安装在板上，
图13是根据本发明第四实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，
图14是根据本发明第四实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，封装的半导体器件安装在板上，
图15是根据本发明第四实施例的封装在小外形无引线封装件中的半导体器件的示意平面图，封装的半导体器件安装在板上，
图16是根据本发明第五实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，
图17是根据本发明第五实施例的封装在小外形无引线封装件中的半导体器件的示意平面图，
图18是根据本发明第五实施例的正在生产的封装在小外形无引线封装件中的半导体器件的示意侧面图，
图19是根据本发明第五实施例的正在生产的封装在小外形无引线封装件中的半导体器件的示意侧面图，
图20是根据本发明第五实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，封装的半导体器件安装在板上，
图21是根据本发明第六实施例的封装在小外形无引线封装件中的半导体器件的示意平面图，
图22是根据本发明第六实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，
图23是根据本发明第六实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，封装的半导体器件安装在板上，
图24是根据本发明第七实施例的封装在小外形无引线封装件中的半导体器件的示意平面图，
图25是根据本发明第七实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，
图26是根据本发明第八实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，以及
图27是根据本发明第八实施例的封装在小外形无引线封装件中的半导体器件的示意正面图，封装的半导体器件安装在板上。
以下将参照附图来详细描述根据本发明8个实施例的半导体器件。
第一实施例
封装在小外形无引线塑料封装件中的半导体器件带有引线，各引线的端部形状为向内凸的半圆、半椭圆或半多边形。
参照图4和5，用键合引线3电连接于引线4的半导体器件芯片2被铸在塑料铸模1中，且引线4沿塑料铸模1的底表面排列。引线4的端部4a的水平形状是向内凸的半椭圆。如上所述，参照图3，引线4预定要用诸如焊料、铜焊和银焊料之类的焊接材料焊接到布线6。
下面参照附图来描述封装在小外形无引线封装件中的半导体器件(其引线各具有向内凸出的半圆、半椭圆或半多面体形状的端部)的制作方法。参照图6，一卷引线框4b带有预定被切断用来制作引线4的引线杆4c，且在各引线杆上制作了椭圆孔4d。如上所述，通常用于这种引线的材料是含有42％重量比的Ni和58％重量比的Fe的Ni-Fe合金或者磷青铜之类的铜合金。这些材料对焊料、铜胶、银膏之类的浸润度较小。
在半导体器件芯片2固定于引线框4b的小岛(未示出)上且进行引线键合之后，半导体器件芯片2被铸在塑料铸模1中。在后面的附图中未示出铸在塑料铸模中的半导体器件芯片。然后执行镀敷工艺以便将对焊料、铜胶和银膏之类的焊接材料具有大的浸润度的诸如焊料、金之类的导电材料镀敷在引线框4b上。椭圆孔4d的内表面也被镀敷了对焊料、铜胶和银膏之类的焊接材料具有大的浸润度的诸如焊料、金之类的导电材料。
再参照图5，引线杆4c在穿过椭圆孔4d的中心处被切断以产生带有半椭圆形端部4a的引线4。
现参照附图来描述如何安装根据本实施例的封装在小外形无引线塑料封装件中的半导体器件。参照图7和8，根据本实施例的封装在小外形无引线塑料封装件中的半导体器件被置于由例如陶瓷材料、玻璃环氧树脂之类制成的板5上，使引线4与板5的布线6相接触，并执行焊接工艺以便将引线4焊接于布线6。在焊接工艺中采用了诸如焊料、铜胶和银膏之类的焊接材料7。由于引线4的端部具有水平形状为向内凸出的半椭圆的凹槽，故引线4具有大的进行焊接的表面积即大的焊接材料沉积表面积。其结果是提高了引线4和布线6之间的连接强度，从而改进了根据本实施例的封装在小外形无引线塑料封装件中的半导体器件的机械可靠性。
而且，由执行封装在小外形无引线塑料封装件中的半导体器件(如上所述，其引线各具有形状为向内凸的半圆、半椭圆或半多面体的端部)的制作方法而产生的引线4的表面，除了其端面外，均被浸润度很大的焊接材料所覆盖，焊接材料7很易沾在引线4的表面上，从而也从这一观点上提高了引线4和布线6之间的连接强度。
第二实施例
一种封装在小外形无引线塑料封装件中的半导体器件，它带有多个引线，各有一个开口。
参照图9，根据本实施例的小外形无引线塑料封装件的引线4在引线4的端部4a上有一个开口4e。由于开口4e的内表面被镀敷了浸润度很大的焊接材料，故开口4e有效地增大了在引线4和布线6之间进行焊接的面积，从而提高了引线4和布线6之间的连接强度。
第三实施例
一种封装在小外形无引线塑料封装件中的半导体器件，它带有多个引线，各端部有一扇形形状。
参照图10，本实施例的小外形无引线塑料封装件的引线4的端部4a被切断为扇形4f形状。由于扇形形状切割端4f的表面可镀敷浸润度大的焊接材料，故扇形形状切割端4f有效地增大了在引线4和布线6之间进行焊接的面积，从而提高了引线4和布线6之间的连接强度。
此外，参照图11，下面将描述封装在小外形无引线塑料封装件中的带有引线(各有一扇形形状)的半导体器件的制造方法。参照图11，制备了一卷带有引线杆4c(它们预定要被切断用来产生引线4并各有一个穿通其中心的椭圆孔4g)的引线框4b。在半导体器件芯片2被固定在引线框4b的小岛(未示出)上并进行引线键合步骤之后，半导体器件芯片2被铸在塑料铸模1中。然后进行镀敷工序以便将焊料、金之类的导电材料镀敷在引线框4b上。椭圆孔4g的内表面也被镀敷了导电材料。参照图10，引线杆4c在穿过椭圆孔4g的中心被切断，以产生带有4f扇形形状的端部的引线4。
应该指出的是，引线4端部的形状可以是多种多样的。换言之，扇形的形状可用表示四分之一圆、钩形之类的形状来取代，只要此形状能有效增大引线4的端部表面的尺度即可。
参照图12，根据本实施例的封装在小外形无引线塑料封装件中的半导体器件被置于由陶瓷材料、玻璃环氧村脂之类制成的板5上，使引线4可与板5上的布线6相接触，并采用诸如焊料、铜胶和银膏之类的焊接材料将引线4焊接于布线6。由于引线4的端部具有扇形形状，引线4就有大的表面积来进行焊接即焊接材料可在大面积上沉积。其结果是可增强引线4与布线6之间的连接强度，从而改善根据本实施例的封装在小外形无引线塑料封装件中的半导体器件的机械可靠性。
第四实施例
一种封装在小外形无引线塑料封装件中的半导体器件，它带有多个引线，各向下弯曲180°形成J形。
参照图13，根据本实施例的小外形无引线塑料封装件的引线4向下弯曲180°形成J形4h。
下面描述带有各向下弯曲180°形成J形的引线的封装在小外形无引线塑料封装件中的半导体器件的制造方法。在键合于引线框的半导体芯片被铸在塑料铸模中之后，引线框被镀敷一种对诸如焊料、铜胶和银膏之类浸润度大的诸如焊料、金之类的导电材料。从塑料铸模1伸出的引线4被切割成足够长以形成上述的引线4的J形。镀敷和切断步骤可颠倒。
引线4的端部被向下弯曲180°以形成J形。要小心不要使弯曲部分形成堆叠的平板，即要在弯曲部分的上半部和下半部之间保留一定空间。而且还要小心使弯曲部分的所有下半部的下水平面彼此完全相同。
参照图14和15，根据本实施例的封装在小外形无引线塑料封装件中的半导体器件被置于由陶瓷材料、玻璃环氧树脂之类制成的板5上，使引线4能与板5的布线6相接触，并采用诸如焊料、铜胶和银膏之类的焊接材料7来焊接引线4和布线。由于引线4具有J形，故大量的焊接材料7被收集在引线4和布线6附近。其结果是引线4被牢固地连于布线6，从而提高了半导体器件的机械可靠性。
第五实施例
一种封装在小外形无引线塑料封装件中的半导体器件，它带有多个按对应于引线的位置排列在塑料铸模侧面上的镀敷金属板。
参照图16和17，多个镀敷金属板8被安排在塑料铸模1的侧表面待要连于沿塑料铸模1底表面安排的引线4。
下面描述带有多个按对应于引线位置排列在塑料铸模侧面上的镀敷金属板的封装在小外形无引线塑料封装件中的半导体器件的制造方法。
参照图18和19，用光刻工艺在不要镀敷金属板8的区域内产生一个光抗蚀剂掩模9。执行无电镀敷工序以便在塑料铸模1侧面的整个表面上镀敷一个例如由铜、银、金、钯之类构成的金属镀层或一个例如由铜胶、银膏之类的焊接材料构成的镀层。然后执行电解镀敷工序以便在例如铜、银、金、钯之类的金属镀层上镀敷一个例如铜、银、金、钯之类的金属镀层，或在前述工序中所产生的镀敷金属镀层上镀敷一个例如由铜胶焊接材料组成的镀层。用这种方法，就在塑料铸模1的各侧面上制得了由例如铜、银、金、钯之类的镀敷金属镀层或由例如铜胶焊接材料镀敷层和例如铜、银、金、钯之类的镀敷金属层所制成的堆叠板10。然后清除光抗蚀剂掩模9以保留在对应于引线4的位置处的由例如铜、银、金、钯之类的镀敷金属板或例如铜胶焊接材料的镀敷板和例如铜、银、金、钯之类的镀敷金属板构成的多个堆叠的金属板10。
参照图20，带有多个按对应于引线的位置排列在塑料铸模侧面上的镀敷金属板的封装在小外形无引线塑料封装件中的半导体器件，被置于例如由陶瓷材料、玻璃环氧树脂之类制成的板5上，使引线4能与板5的布线6相接触，并用诸如焊料、铜胶和银膏之类的焊接材料7来焊接引线4和布线。由于镀敷金属10沿塑料铸模1的侧面排列，且由于焊接材料7很易沾于镀敷金属板10，故引线4被牢固地连于布线6，从而是提高了半导体器件的机械可靠性。
第六实施例
一种封装在小外形无引线塑料封装件中的半导体器件，它带有多个按对应于引线的位置制作在塑料铸模侧面上的纵向凹槽并带有多个排列在纵向凹槽中的镀敷金属板。
参照图21和22，多个纵向凹槽11按对应于引线4的位置制作在塑料铸模1的侧面上，而多个镀敷金属板12镀敷在纵向凹槽中。
在半导体器件芯片2(未示出)被铸于塑料铸模1中之后，可在塑料铸模1的侧面上制作多个纵向凹槽11。相反，也可以采用其上有多个纵向凹槽11的塑料铸模1。在二种情况下，都采用镀敷工艺来将多个镀敷金属板12镀敷在凹槽11上。
参照图23，根据本发明第六实施例的半导体器件(一种带有多个按对应于引线的位置制作在塑料铸模侧面上的纵向凹槽，并带有多个排列在纵向凹槽中的镀敷金属板的封装在小外形无引线塑料封装件中的半导体器件)被置于由陶瓷、玻璃环氧树脂之类制成的且其上有布线6的印刷电路板5上，使引线4能与板5的布线6相接触，并执行焊接工艺以焊接引线4和布线6。采用诸如焊料、铜胶、银膏之类的焊接材料来焊接半导体器件的引线4与布线6。
由于根据本发明第六实施例的半导体器件在塑料铸模1的侧面上有多个镀敷金属板12，故焊接材料7不仅能沾在引线4上，而且也可沾在多个镀敷金属板12上。其结果是引线4牢固地连于布线6，从而提高了半导体器件的机械可靠性。而且，根据本实施例的半导体器件由于焊接材料的沾附面积大而可以具有较小的引线4之间距。
第七实施例
一种封装在小外形无引线塑料封装件中的半导体器件，它带有多个按对应于引线的位置制作在塑料铸模侧面上的纵向凹槽，带有多个安置在纵向凹槽中的镀敷金属板，并带有多个按对应于引线的位置安置在塑料铸模顶表面上的镀敷金属板。
参照图24和25，同第六实施例那样，多个纵向凹槽按对应于引线的位置制作在塑料铸模侧面上，而多个镀敷金属板12安置在纵向凹槽中。但在第七实施例中，多个镀敷金属板12中的每一个延伸在塑料铸模的顶表面。
根据本发明第七实施例的半导体器件可用相似于本发明第六实施例的方法加以制造。与本发明第六实施例唯一不同之处在于镀敷金属板12延伸于塑料铸模1的顶表面。
由于根据本发明第七实施例的半导体器件沿塑料铸模1的侧面和顶表面上有多个镀敷金属板12，故焊接材料不仅能沾于引线4，而且也能沾于多个镀敷金属板12。其结果是引线4牢固地连于布线6，从而提高了半导体器件的机械可靠性。而且，根据本实施例的半导体器件使一个或更多个电子元件能够安装在镀敷金属板12上，从而在单位面积的印刷电路板上可安装更多的半导体器件。
第八实施例
一种封装在小外形无引线塑料封装件中的半导体器件，它带有多个按对应于引线的位置制作在塑料铸模侧面及顶表面上的纵向镀敷金属板，并带有安置在制作于塑料铸模顶表面上的纵向镀敷金属板上的一个或更多个电子元件和/或封装在塑料封装件中的一个或更多个半导体器件。
参照图26和27，多个纵向镀敷金属板12按对应于引线4的位置沿塑料铸模1的侧面和顶表面制作，且一个或更多个电子元件和/或一个或更多个封装在塑料封装件13中的半导体器件被安置在制造于塑料铸模1顶表面上的纵向镀敷金属板12上。
根据本发明第八实施例的半导体器件可用相似于本发明第七实施例的方法加以制作。与第七实施例不同的是一个或更多个电子元件和/或封装在塑料封装件13中的一个或更多个半导体器件被安置在制作于塑料铸模1顶表面上的纵向镀敷金属板12上。
由于根据本发明第八实施例的半导体器件有安置在制作于塑料铸模1顶表面上的纵向镀敷金属板上的一个或更多个电子元件和/或封装在塑料封装件中的一个或更多个半导体器年，故在单位面积的印刷电路板上可安装更大数量的半导体器件。
前面的描述已经阐明：(a)一种封装在塑料封装件中且带有沿塑料封装件底表面水平延伸的引线的半导体器件，其中由焊接引线和引线与之机械和电连的布线之类的导电物而达到的接连的机械强度得到了提高，(b)一种封装在塑料封装件中且带有沿塑料封装件底表面水平延伸的引线的半导体器件的制造方法，其中由焊接引线和引线与之机械和电连的布线之类的导电物而达到的接连的机械强度得到了提高，以及(c)一种封装在塑料封装件中的其上安装有一个或更多个电子元件和/或塑料封装的半导体器件的半导体器件已由本发明成功地提供。
虽然参照各种具体实施例已描述了本发明，但此描述并不意味着一种限制。对于本技术领域人员来说，参照本发明的描述，所公开的实施例的各种修改以及基于下列概念的本发明的其它实施例都是显而易见的；这一概念是：使引线的端部表面不平坦、不平整、起伏或成锯齿形以提高连于印刷电路板布线的引线的机械强度并使额外的电子元件能够安装于本发明的半导体器件上。因此，预期所附权利要求将覆盖本发明真实范围内的任何这种修改或实施例。

Claims (10)

1.一种半导体器件，它包含：
一个半导体器件芯片，
多个各键合于上述半导体器件芯片各键合焊点的引线，以及
一个封装上述键合有上述引线的半导体器件芯片，使上述引线从其底表面伸出且沿其底表面向外延伸的塑料铸模，
其中各上述引线带有其端部表面不平整的水平形状。
2.根据权利要求1的半导体器件，其中各上述引线的水平形状是向内凸的半圆、半椭圆或半多面体。
3.根据权利要求1的半导体器件，其中各上述引线在其端处有一个或更多个开口。
4.根据权利要求1的半导体器件，其中各上述引线的端部形状是扇形。
5.一种半导体器件，它包含：
一个半导体器件芯片，
多个各键合于上述半导体器件芯片的各键合焊点的引线，以及
一个封装上述键合有上述引线的半导体器件芯片且使上述引线可从其底表面伸出并沿其底表面向外延伸的塑料铸模，
其中各上述引线的端部向下弯曲180°以形成J形侧视图。
6.一种半导体器件，它包含：
一个半导体器件芯片，
多个各键合于半导体器件芯片的各键合焊点的引线，
一个封装上述键合有上述引线的半导体器件芯片且使上述引线可从其底表面伸出并沿其底表面向外延伸的塑料铸模，以及
多个按对应于上述引线的位置沿上述塑料铸模侧面安置的镀敷金属板。
7.一种半导体器件，它包含：
一个半导体器件芯片，
多个各键合于上述半导体器件芯片的各键合焊点的引线，
一个封装上述键合有上述引线的半导体器件芯片且使上述引线可从其底表面伸出并沿其底表面向外延伸的塑料铸模，
多个按对应于上述引线的位置沿上述塑料铸模侧面制作的纵向凹槽，以及
多个安置在纵向凹槽中的镀敷金属板。
8.一种半导体器件，它包含：
一个半导体器件芯片，
多个各键合于上述半导体器件芯片的各键合焊点的引线，
一个封装上述键合有上述引线的半导体器件芯片且使上述引线可从其底表面伸出并沿其底表面向外延伸的塑料铸模，
多个按对应于上述引线的位置沿上述塑料铸模侧面制作的纵向凹槽，
多个安置在纵向凹槽中的镀敷金属板，以及
多个由沿上述塑料铸模侧面安排的镀敷金属板延续的排列在上述塑料铸模顶表面上的镀敷金属板。
9.一种制作半导体器件的方法，它包含下列步骤：
将半导体器件芯片固定在带有引线杆的引线框上，各引线杆在其端部有一开口，
键合各上述引线和上述半导体器件芯片的各上述键合焊点，
将键合有上述引线的上述半导体器件芯片铸在上述塑料铸模中，
镀敷对焊接材料浸润度大的材料，以及
在开口中心处切断上述引线。
10.一种半导体器件，它包含：
一个半导体器件芯片，
多个各键合于上述半导体器件芯片的各键合焊点的引线，
一个封装上述键合有上述引线的半导体器件芯片且使上述引线可从其底表面伸出并沿其底表面向外延伸的塑料铸模，
多个按对应于上述引线的位置沿上述塑料铸模侧面制作的纵向凹槽，
多个安置在纵向凹槽中的镀敷金属板，以及多个由沿上述塑料铸模侧面安排的镀敷金属板延续的排列在上述塑料铸模顶表面上的镀敷金属板，
其中一个或更多个电子元件和/或一个或更多个封装在塑料封装件中的半导体器件被安置在上述塑料铸模顶表面上的上述镀敷金属板上。
CN97119591A 1997-02-25 1997-09-24 半导体器件及其制造方法 Pending CN1192047A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9040717A JPH10242360A (ja) 1997-02-25 1997-02-25 半導体装置
JP040717/97 1997-02-25

Publications (1)

Publication Number Publication Date
CN1192047A true CN1192047A (zh) 1998-09-02

Family

ID=12588355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97119591A Pending CN1192047A (zh) 1997-02-25 1997-09-24 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US6169323B1 (zh)
EP (2) EP1577944A1 (zh)
JP (1) JPH10242360A (zh)
KR (1) KR100336080B1 (zh)
CN (1) CN1192047A (zh)
TW (1) TW344123B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106413377A (zh) * 2016-09-19 2017-02-15 中国电子科技集团公司第十八研究所 表面贴装功率器件集成焊接方法
CN107768323A (zh) * 2017-11-24 2018-03-06 安徽北方芯动联科微系统技术有限公司 抗高过载电子器件封装管壳

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048744A (en) 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
JPH11317326A (ja) * 1998-03-06 1999-11-16 Rohm Co Ltd 電子部品
US6652659B1 (en) * 1999-11-30 2003-11-25 Honeywell International Inc. Low species buffered rinsing fluids and method
JP2002111170A (ja) * 2000-09-29 2002-04-12 Mitsumi Electric Co Ltd プリント基板に於ける金属板の取付機構
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
US6991960B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing
JP2004119699A (ja) * 2002-09-26 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7195953B2 (en) 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
TWI297938B (en) * 2003-07-15 2008-06-11 Advanced Semiconductor Eng Semiconductor package
JP2006156819A (ja) * 2004-11-30 2006-06-15 Denso Corp 電子部品
US20070126445A1 (en) * 2005-11-30 2007-06-07 Micron Technology, Inc. Integrated circuit package testing devices and methods of making and using same
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US8179045B2 (en) * 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
DE102011080929B4 (de) * 2011-08-12 2014-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls
US9448678B2 (en) * 2012-05-30 2016-09-20 Nissha Printing Co., Ltd. Capacitive transparent touch sheet having excellent visibility and durability
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
US9490146B2 (en) * 2014-06-02 2016-11-08 Stmicroelectronics, Inc. Semiconductor device with encapsulated lead frame contact area and related methods
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
JP7215271B2 (ja) * 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105456A (ja) * 1985-11-01 1987-05-15 Hitachi Ltd 樹脂封止ｉｃ
KR960006710B1 (ko) 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
JPH02280359A (ja) * 1989-04-20 1990-11-16 Matsushita Electron Corp 半導体装置
JPH03116940A (ja) * 1989-09-29 1991-05-17 Toshiba Corp フイルムキャリア電子部品とその実装方法
JP2951695B2 (ja) 1990-06-02 1999-09-20 東京瓦斯株式会社 給湯装置
JP2895920B2 (ja) * 1990-06-11 1999-05-31 株式会社日立製作所 半導体装置及びその製造方法
JP2533675B2 (ja) 1990-06-15 1996-09-11 三菱電機株式会社 半導体装置及びその製造方法
JPH04171856A (ja) 1990-11-05 1992-06-19 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH04280663A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 半導体装置およびその実装方法
JPH0547954A (ja) 1991-08-20 1993-02-26 Toshiba Corp 樹脂封止型半導体装置
JPH0555438A (ja) 1991-08-26 1993-03-05 Rohm Co Ltd 電子部品のリード端子構造
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JPH05326807A (ja) 1992-05-22 1993-12-10 Mitsubishi Electric Corp 面実装形ｌｓｉのリード
JPH0697223A (ja) * 1992-09-11 1994-04-08 Fujitsu Ltd 半導体実装構造とその実装方法
JPH06252310A (ja) 1993-02-24 1994-09-09 Toppan Printing Co Ltd リードフレームならびにその製造方法
JPH06302758A (ja) * 1993-04-12 1994-10-28 Rohm Co Ltd 多端子電子部品
JPH07211847A (ja) * 1994-01-21 1995-08-11 Mitsubishi Electric Corp 半導体装置とその製造方法及びその搭載構造と搭載方法
KR970010678B1 (ko) * 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
JPH08316371A (ja) 1995-05-19 1996-11-29 Rohm Co Ltd 樹脂封止型半導体装置
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09275177A (ja) * 1996-04-02 1997-10-21 Hitachi Cable Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106413377A (zh) * 2016-09-19 2017-02-15 中国电子科技集团公司第十八研究所 表面贴装功率器件集成焊接方法
CN107768323A (zh) * 2017-11-24 2018-03-06 安徽北方芯动联科微系统技术有限公司 抗高过载电子器件封装管壳
CN107768323B (zh) * 2017-11-24 2023-12-05 安徽芯动联科微系统股份有限公司 抗高过载电子器件封装管壳

Also Published As

Publication number Publication date
JPH10242360A (ja) 1998-09-11
EP0860877A3 (en) 2001-02-28
EP0860877A2 (en) 1998-08-26
EP1577944A1 (en) 2005-09-21
KR19980071036A (ko) 1998-10-26
TW344123B (en) 1998-11-01
KR100336080B1 (ko) 2002-06-22
US6169323B1 (en) 2001-01-02

Similar Documents

Publication Publication Date Title
CN1192047A (zh) 半导体器件及其制造方法
CN1079169C (zh) 半导体芯片封装件的制造方法
CN1148795C (zh) 半导体器件的制造方法
CN1146044C (zh) 具有弯成j-型引线端子的半导体器件
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1052340C (zh) 塑料模制的具有小平直度偏差引线的集成电路组件
CN1099711C (zh) 半导体器件及其制造方法
CN1812084A (zh) 半导体封装和引导框架
CN1499623A (zh) 引线框架、树脂密封型半导体装置及其制造方法
CN1949468A (zh) 一种三维多芯片模块互连及封装方法
CN1771599A (zh) 面装配型电子部件及其制造方法
CN1702855A (zh) 插入式基板、半导体封装件和半导体装置及其制造方法
CN1531075A (zh) 电子装置及其制造方法
CN1191629C (zh) 引线框、半导体装置及其制造方法、电路基板和电子装置
CN1197290A (zh) 半导体器件
CN2718782Y (zh) 半导体封装及其引线框架
US10217699B2 (en) Preformed lead frame
CN1794574A (zh) 电子器件及其制造方法
CN1192420C (zh) 半导体器件及其制造方法、电路基板及电子装置
JP2008041811A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
CN1224100C (zh) 树脂密封型的半导体装置
CN1435882A (zh) 半导体装置及其制造方法
CN1180475C (zh) 高密度集成电路封装结构及其方法
CN1180473C (zh) 高密度集成电路封装结构及其方法
CN203367270U (zh) 模压型式内接线路球栅阵列集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication