CN1702855A - 插入式基板、半导体封装件和半导体装置及其制造方法 - Google Patents

插入式基板、半导体封装件和半导体装置及其制造方法 Download PDF

Info

Publication number
CN1702855A
CN1702855A CNA2005100740736A CN200510074073A CN1702855A CN 1702855 A CN1702855 A CN 1702855A CN A2005100740736 A CNA2005100740736 A CN A2005100740736A CN 200510074073 A CN200510074073 A CN 200510074073A CN 1702855 A CN1702855 A CN 1702855A
Authority
CN
China
Prior art keywords
hole
semiconductor package
package part
face
interposer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100740736A
Other languages
English (en)
Inventor
小路博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Publication of CN1702855A publication Critical patent/CN1702855A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种实现半导体封装件的小型化，并且安装状态容易检查，安装强度高的半导体封装件、该半导体封装件用的插入式基板、安装了该半导体封装件的半导体装置及其制造方法。在封装件背面具有排列在外周部的多个外周侧电极(1a)和排列在内周部的多个内周侧电极(2a)，并且，在封装件侧面(端面)具有多个端面通孔电极(侧面电极)(1b)，安装半导体封装件(10)时，在多个端面通孔电极(1b)和安装基板(11)之间形成焊锡焊脚(侧部焊脚)(12)。

Description

插入式基板、半导体封装件和半导体装置及其制造方法
技术领域
本发明涉及插入式基板、半导体封装件、半导体装置及其制造方法。
背景技术
作为半导体封装件，有专利文献1所示的在半导体封装件的周缘配置了多个电极的构成。
实现半导体封装件的小型化已经成为重要因素之一。因此，有在半导体封装件的背面按阵列状配置了多个电极的LGA(焊盘-Grid-Array)型的半导体封装件。
专利文献1：特开2001-339002号公报
专利文献2：特开平8-236898号公报
发明内容
发明打算解决的课题
专利文献1所示的周边配置型的半导体封装件只能在封装件周缘部配置电极，因而对于封装件的小型化不合适。
另一方面，在专利文献2所示的把多个电极配置成阵列状的LGA(焊盘-Grid-Array)型的半导体封装件中，只是把封装件的外部电极配置在了背面的金属图形，因而安装焊锡的焊脚(フイレツト)不能形成，这是存在的问题。因此，由于安装时的热等，基板上就会产生由翘曲引起的应力，造成安装不良，也容易造成对于落下冲击的安装不合格，这是存在的问题。
还有，只在半导体封装件的背面配置了电极，安装后，不能通过外观检查来确认半导体封装件的安装状态，这是存在的问题。即使用X射线对这种半导体封装件撮像，检查了所获得的透过图像，结果，因为没形成安装焊锡的焊脚，所以安装质量的好坏确认很困难，这是存在的问题。
本发明的目的是提供一种实现半导体封装件的小型化，并且安装状态容易检查，安装强度高的半导体封装件、该半导体封装件用的插入式基板、安装了该半导体封装件的半导体装置及其制造方法。
用于解决课题的装置
本发明按第1观点提供一种插入式基板，其特征在于，在一面上搭载多个半导体芯片，在另一面上把制品图形按阵列状做成多个分布局，被切断而成为半导体封装件的构成部件，具有：排列在规定部位，在上述半导体封装件形成时成为排列在该半导体封装件的周缘的端面通孔的未填充的多个外周侧通孔；排列在由上述多个外周侧通孔围着的部分，在上述半导体封装件形成时成为排列在该半导体封装件的内侧的通孔的多个内周侧通孔；分别在上述多个外周侧通孔的内部形成，切断该外周侧通孔而成为在上述半导体封装件的侧面出现的端面通孔电极的多个电极；以及在上述另一面上，分别在上述多个内周侧通孔的开口周边形成，成为上述半导体封装件的内周侧电极的多个电极。
本发明按第2观点提供一种半导体封装件，其特征在于，具有半导体芯片、插入式基板、多个电极、未填充的多个端面通孔以及多个内周侧通孔，上述半导体芯片搭载在上述插入式基板的一面上，上述电极在上述插入式基板的另一面上排列成阵列状，上述未填充的端面通孔排列在上述半导体封装件的周缘，上述内周侧通孔排列在上述半导体封装件的内周侧，上述电极中的多个端面通孔电极分别在上述多个端面通孔的内部形成，以便在上述半导体封装件的侧面出现，并且上述电极中的多个内周侧电极在上述插入式基板的上述另一面上，分别在上述多个内周侧通孔的开口周边形成。
本发明按第3观点提供一种半导体装置，特征在于具有：具有半导体芯片和在一面上搭载上述半导体芯片，在另一面上把多个电极排列成阵列状的插入式基板的半导体封装件；安装上述半导体封装件的安装基板；排列在上述半导体封装件的周缘的未填充的多个端面通孔；排列在上述半导体封装件的内周侧的多个内周侧通孔；分别在上述多个端面通孔的内部形成，在上述半导体封装件的侧面出现的多个端面通孔电极；在上述插入式基板的上述另一面上，分别在上述多个内周侧通孔的开口周边形成的多个内周侧电极；以及在上述半导体封装件的侧部，在上述端面通孔电极和该安装基板之间形成的焊锡焊脚。
本发明按第4观点提供一种插入式基板的制造方法，上述插入式基板在一面上搭载多个半导体芯片，在另一面上把制品图形按阵列状做成多个分布局，被切断而成为半导体封装件的构成部件，上述插入式基板的制造方法的特征在于包括：对在成为上述插入式基板的两面上形成了导电层的基材进行机械加工，形成多个贯通孔的工序；对该基材进行激光加工，在该多个贯通孔的周围形成多个非贯通孔的工序；对上述多个贯通孔和上述多个非贯通孔进行镀敷，至少在该非贯通孔的内部，对该非贯通孔通过切割而进行分割，由此形成成为上述半导体封装件的端面通孔电极的电极的工序；对上述导电层进行蚀刻，在上述基材上至少按阵列状形成多个电极的工序；以及对上述镀敷了的上述多个贯通孔进行填充或对该贯通孔的至少一侧的开口进行密封的工序。
本发明按第5观点提供一种半导体封装件的制造方法，其特征在于包括：提供以下插入式基板的工序，上述插入式基板：在一面上搭载多个半导体芯片，在另一面上把多个电极按阵列状做成多个分布局，被切断而成为半导体封装件的构成部件，具有：排列在上述插入式基板的规定部位的未填充的多个外周侧通孔；排列在由上述多个外周侧通孔围着的部分，被填充了的或至少一侧的开口被密封了的多个内周侧通孔；分别在上述多个外周侧通孔的内部形成，成为在上述半导体封装件的侧面出现的端面通孔电极的多个第1电极；在上述另一面上，分别在上述多个外周侧通孔的开口周边形成的多个外周侧电极；以及在上述另一面上，分别在上述多个内周侧通孔的开口周边形成，成为上述半导体封装件的内周侧电极的多个第2电极；在上述插入式基板的上述一面上搭载多个上述半导体芯片的工序；使上述插入式基板与上述半导体芯片电连接的工序；在上述插入式基板上对上述多个半导体芯片进行密封的工序；把上述插入式基板切割至上述多个外周侧通孔，使上述半导体封装件单片化，把该插入式基板的上述外周侧通孔作为单片化了该半导体封装件的端面通孔，形成在该单片化了的半导体封装件的侧部出现的多个端面通孔电极的工序。
本发明按第6观点提供一种半导体装置的制造方法，上述半导体装置具有：半导体封装件；以及安装上述半导体封装件的安装基板，上述半导体装置的制造方法的特征在于包括：提供以下半导体封装件的工序，上述半导体封装件：具有半导体芯片和在一面上搭载上述半导体芯片，在另一面上把多个电极排列成阵列状的插入式基板，还具有：排列在上述半导体封装件的周缘的未填充的多个端面通孔；排列在上述半导体封装件的内周侧的多个内周侧通孔；分别在上述多个端面通孔的内部形成，在上述半导体封装件的侧面出现的多个端面通孔电极；在上述插入式基板的上述另一面上，分别在上述多个端面通孔的开口周边形成的多个外周侧电极；以及在上述插入式基板的上述另一面上，分别在上述多个内周侧通孔的开口周边形成的多个内周侧电极；把上述插入式基板的另一面侧锡焊在上述安装基板上，由此把上述半导体封装件安装在该安装基板上时，在该半导体封装件的侧面，在上述端面通孔电极与该安装基板之间，形成焊锡焊脚的工序。
发明的效果
按照本发明，提供满足小型化和高安装性这两种需要的半导体封装件及其制造方法。具体而言，按照本发明，在半导体封装件的外周部(周缘，周边，侧面)配置从半导体封装件的侧面露出的端面通孔电极，从而能够在安装时在能够进行外观观察的半导体封装件的侧面(端面)形成焊锡焊脚。因此，按照本发明，即使由于安装时的热等，基板上产生由翘曲导致的应力，也能保持连接等，具有以前的LGA封装件不能实现的高安装强度这种效果。而且，在封装件的背面配置了多个电极，不过，对于电极未从封装件侧面露出的以前的LGA封装件困难的安装状态的外观检查，也变得容易了，这也是获得的效果。还有，按照本发明，在半导体封装件的背面(内周部)按阵列状配置了多个电极，从而还实现了封装件的小型化。
这样，在把本发明的半导体封装件安装在安装基板上时，在半导体封装件的侧面形成焊锡焊脚，因而能够获得强度高的半导体装置。
还有，按照本发明，提供了适于上述半导体封装件的制造的插入式基板。本发明的插入式基板具有排列在规定部位，在半导体封装件形成时成为排列在该半导体封装件的周缘的端面通孔的未填充的多个外周侧通孔。因此，搭载多个半导体芯片后，在使半导体芯片单片化时，进行切割，从而分割这些外周侧通孔，由此就能够有效地获得本发明的半导体封装件。
附图说明
图1是用于说明本发明的一实施例所涉及的半导体封装件的背面和侧面(端面)的构造的图。
图2是用于说明图1的A-A′剖面构造的图。
图3(A)～图3(D)是用于说明本发明的一实施例所涉及的半导体封装件的组装流程的工序图。
图4是用于说明本发明的一实施例所涉及的半导体封装件被安装了的半导体装置的构造的剖面图。
图5是用于说明比较例所涉及的半导体封装件被安装了的半导体装置的构造的剖面图。
图6是用于说明本发明的一实施例所涉及的作为半导体封装件的端面通孔的插入式基板的未填充的通孔及其周边的电极的形成方法的图。
图7是用于说明本发明的一实施例所涉及的作为半导体封装件的内周侧通孔的插入式基板的填充了的通孔及其周边的电极的形成方法的图。
图8是用于说明本发明的另一实施例所涉及的作为半导体封装件的内周侧通孔的插入式基板的一侧开口被密封了的通孔及其周边的电极的形成方法的图。
具体实施方式
在本发明的优选实施方式的半导体封装件中，如图1和图2所示，在封装件外周部(周缘或周边)排列有通过非贯通激光通路加工等形成的未填充的端面通孔，在封装件的内周部(封装件背面的内周侧)排列有填充了填充树脂的通孔，在封装件的侧面排列有端面通孔电极，在封装件的背面的外周部(周边)排列有多个电极(外周电极)，在封装件的背面的内周部排列有多个电极(内周电极)。
把下述插入式基板切割至上述多个外周侧通孔而分割该外周侧通孔，就能够有效获得上述半导体封装件，其中，上述插入式基板具有未填充的多个外周侧通孔和排列在由上述多个外周侧通孔围着的部分的多个内周侧通孔。并且，在上述插入式基板的上述外周侧通孔的内部(内壁)通过镀敷等形成的电极能够成为半导体封装件的端面通孔电极。
另外，在用单层两面布线的插入式基板，而且该基板厚度厚的场合，例如在0.10～0.20mm的基板厚度，或者0.15mm以上的基板厚度的场合，在对成为半导体封装件的端面通孔的插入式基板的外周侧通孔进行非贯通激光通路加工后，在其内部形成电极的工序中，为提高非电解镀敷性，优选的是，使非贯通激光通路孔的横截面形状成为长孔等，而不是真圆，保持窄电极节距而扩大开口。
还有，在基板厚度薄，例如在不到0.15mm的基板厚度的插入式基板上形成的、填充了填充树脂的通孔需要切削的场合，由于基板厚度薄，有时会出现基板的弯曲所引起的运送不良现象。为了防止这种现象，优选的是，不是对成为半导体封装件的背面内侧的通孔的插入式基板的内周侧通孔进行树脂填充，而是用保护膜盖住该内周侧通孔的至少一侧的开口。
按照插入式基板的厚度而采用这些方法，就能够获得具有以前认为困难的未填充的通孔和填充的通孔两者的基板，或者，具有未填充的通孔和有盖的通孔两者的基板。
按照本发明的优选实施的方式，在封装件的背面按阵列状配置多个电极的LGA(Land-Grid-Array)等的半导体封装件中，仅在最外周部排列多个端面通孔，在多个端面通孔的内部至内壁分别形成在封装件侧面至端面出现的端面通孔电极(侧面电极)。
按照本发明的优选实施的方式，在背面配置了多个通孔电极的插入式基板(布线基板)的表面搭载半导体芯片，由金搭接线来连接半导体芯片上的突起和基板上的布线图形，此后，在对半导体芯片等进行树脂密封而形成LGA，在具有这种封装件构造的半导体封装件中，在封装件的最外周部，从封装件侧面露出而排列多个端面通孔电极。
按照本发明的优选实施的方式，把上述插入式基板的另一面侧锡焊在上述安装基板上，由此把上述半导体封装件安装在该安装基板上时，在上述端面通孔电极与该安装基板之间形成焊锡焊脚。
按照本发明的优选实施的方式，上述内周侧通孔是填充树脂而成的。
按照本发明的优选实施的方式，上述内周侧通孔是密封至少一侧的开口而成的。
按照本发明的优选实施的方式，上述外周侧通孔的横截面是长孔形状。
实施例1
为了更加详细地说明本发明，以下参照附图说明本发明的一实施例。
图1是用于说明本发明的一实施例所涉及的半导体封装件的背面和侧面(端面)的构造的图。图2是用于说明图1的A-A′剖面构造的图。
参照图1，本发明的一实施例所涉及的半导体封装件10是LGA型的封装件，在封装件背面(插入式基板3的背面)，具有排列在外周部的多个外周侧电极(端面通孔的背面电极)1a和排列在内周部的多个内周侧电极(内周侧通孔的背面电极)2a，并且，在封装件侧面(端面)具有多个端面通孔电极(侧面电极)1b。
参照图2，详细说明图1所示的半导体封装件的构造，半导体封装件10具有半导体芯片5和在一面(表面)上搭载了半导体芯片5，在另一面(背面)上把多个电极1a、2a排列成阵列状的插入式基板3。半导体芯片5夹介银浆6而搭载在插入式基板3的表面上，半导体芯片5上的电极图形和布线9通过金线(搭接线)7而电连接，半导体芯片5由密封树脂4在插入式基板3上塑模。
再有，半导体封装件10具有：在半导体封装件10的周缘排列的未填充的多个端面通孔1；在半导体封装件10的内周侧排列的多个内周侧通孔2；在多个端面通孔1的内部分别形成，在半导体封装件10的侧面出现的多个端面通孔电极1b；在插入式基板3的背面上，在多个端面通孔1的开口周边分别形成的多个外周侧电极1a；以及在多个内周侧通孔2的开口周边分别形成的多个内周侧电极2a。这样，半导体封装件10把多个电极排列成阵列状，封装件就可小型化。
插入式基板上的图形布线9(例如由铜箔形成)、多个外周侧电极1a、内周侧电极2a以及侧面电极1b通过规定的通孔内部的镀敷层(例如用铜·Ni·Au镀敷层构成)分别电导通。
在安装半导体封装件10时，在多个端面通孔电极(侧面电极)1b和安装基板之间，形成后述的焊锡焊脚(侧部焊脚)。
其次，说明具有以上说明了的构造的半导体封装件的制造方法的一个例子。
图3(A)～图3(D)是用于说明本发明的一实施例所涉及的半导体封装件的组装流程的工序图。
参照图3(A)的装配(芯片搭载)工序，进行后述的各种通孔加工，在把含搭接图形的各个制品图形按阵列状做成多个分布局的插入式基板3之上，搭载多个半导体芯片5。
在插入式基板3上，把含在外周侧排列的多个未填充的通孔(外周侧通孔)31和在由多个未填充的通孔31围着的部分排列的多个填充通孔(内周侧通孔)32而构成的图形做成多个分布局。未填充的通孔(外周侧通孔)31成为半导体封装件的端面通孔，填充通孔32成为半导体封装件的内周侧通孔，未填充的通孔31的内部电极成为半导体封装件的端面通孔电极(侧面电极)，在插入式基板3的背面上，未填充的通孔31的开口周边的电极成为半导体封装件的外周侧电极，填充通孔32的开口周边的电极成为半导体封装件的内周侧电极。
接着，参照图3(B)的线搭接工序，半导体芯片5和插入式基板3的表面上的图形布线9由金线7等来连线。
其次，参照图3(C)的树脂密封工序，在插入式基板3上，由密封树脂4一总对多个半导体芯片5进行塑模。
其次，参照图3(D)，用切块机等把多个半导体芯片5被塑模了的插入式基板3切成单片，分割成一个一个的封装件，获得半导体封装件。此时，插入式基板3的切割，要切割至多个未填充的通孔(外周侧通孔)31。这样，被分割了的未填充的通孔31成为半导体封装件10的端面通孔1，填充通孔32成为半导体封装件10的内周侧通孔2。
其次，把以上所获得的本发明的一实施例所涉及的半导体封装件的安装状态与比较例进行对比说明。
图4是用于说明本发明的一实施例所涉及的半导体封装件被安装了的半导体装置的构造的剖面图。图5是用于说明比较例所涉及的半导体封装件被安装了的半导体装置的构造的剖面图。比较例所涉及的半导体封装件没有端面通孔电极。
参照图4，本发明的一实施例所涉及的半导体封装件10，在封装件的背面，除了在端面通孔1的开口周边形成了的外周侧电极1a和在内周侧通孔2的开口周边形成了的内周侧电极2a之外，还具有在端面通孔1的内部形成了在封装件侧面出现的端面通孔电极(侧面电极)1b。因此，在通过安装焊锡11a把半导体封装件10安装在安装基板11上，获得半导体装置20时，在端面通孔电极1b和安装基板11上的电极乃至布线图形之间，形成了在半导体封装件10的侧面出现的焊锡焊脚(侧面焊脚)12。由于形成了焊锡焊脚12，安装状态的外观检查就变得容易，还具有提高安装强度的效果。
相比之下，参照图5，比较例所涉及的半导体封装件50，没有端面通孔电极，只有在外周侧通孔51的开口周边形成了的外周侧电极51a和在内周侧通孔52的开口周边形成了的内周侧电极52a。因此，不能在通过安装焊锡61a把半导体封装件50安装在安装基板61上，获得半导体装置60时，在半导体封装件50和安装基板61之间形成在半导体封装件50的侧面出现的焊锡焊脚。因此，比较例所涉及的半导体封装件50不具有上述本发明的效果。
此处，说明本发明的一实施例所涉及的半导体封装件的端面通孔和内周侧通孔等的形成工序的一个例子。
图6是用于说明本发明的一实施例所涉及的作为半导体封装件的端面通孔的插入式基板的未填充的通孔及其周边的电极的形成方法的图。
(A1)参照图6，在插入式基板的基材，即两面敷铜的环氧玻璃基板13上，从作为封装件背面侧的基板13的背面照射激光，形成非贯通孔。此时，作为封装件表面侧的基板13的表侧的铜箔14保留。
(A2)在基板13的全面上实施铜镀层15。此时，在未填充的通孔31的内部也附着铜镀层15。
(A3)蚀刻基板13上的铜镀层15和铜箔14，形成图形布线。
(A4)在蚀刻铜镀层15和铜箔14而形成的图形布线上，实施基底Ni镀层和Au镀层16。由此分别在未填充的通孔31的内部形成作为半导体封装件的端面通孔电极的电极，在未填充的通孔31的开口周边形成作为外周侧电极的焊盘。
图7是用于说明本发明的一实施例所涉及的作为半导体封装件的内周侧通孔的插入式基板的填充了的通孔及其周边的电极的形成方法的图。
(B1)参照图7，用穿孔机对上述环氧玻璃基板13进行开孔加工。
(B2)镀敷工序与上述(A2)同时进行，在被填充的通孔32的内部也附着铜镀层15。
(B3)蚀刻工序与上述(A3)同时进行。
(B4)在通孔32中填充填充树脂17，形成填充了的通孔32。
(B5)在蚀刻铜镀层15和铜箔14而形成的图形布线上，实施基底Ni镀层和Au镀层16。由此在填充通孔32的开口周边形成作为内周侧电极的焊盘。
图8是用于说明本发明的另一实施例所涉及的作为半导体封装件的内周侧通孔的插入式基板的一侧开口被密封了的通孔及其周边的电极的形成方法的图。
在图8所示的本实施例中，作为半导体封装件的内周侧通孔，形成一侧开口被密封了的通孔22，来代替图7所示的填充通孔32。对于该通孔22，在上述(B1)～(B5)的工序中，用保护膜18密封通孔22的表面侧开口，以代替工序(B4)的树脂填充工序。该保护膜18能防止安装时焊锡引起的短路等不良现象。

Claims (23)

1.一种插入式基板，其特征在于，
在一面上搭载多个半导体芯片，在另一面上把制品图形按阵列状做成多个分布局，被切断而成为半导体封装件的构成部件，
具有：
排列在规定部位，在所述半导体封装件形成时成为排列在该半导体封装件的周缘的端面通孔的未填充的多个外周侧通孔；
排列在由所述多个外周侧通孔围着的部分，在所述半导体封装件形成时成为排列在该半导体封装件的内侧的通孔的多个内周侧通孔；
分别在所述多个外周侧通孔的内部形成，切断该外周侧通孔而成为在所述半导体封装件的侧面出现的端面通孔电极的多个第1电极；以及
在所述另一面上，分别在所述多个内周侧通孔的开口周边形成，成为所述半导体封装件的内周侧电极的多个第2电极。
2.根据权利要求1所述的插入式基板，其特征在于，把所述插入式基板的另一面侧锡焊在所述安装基板上，由此把所述半导体封装件安装在该安装基板上时，在所述端面通孔电极与该安装基板之间形成焊锡焊脚。
3.根据权利要求1所述的插入式基板，其特征在于，在所述另一面上，具有分别在所述多个端面通孔的开口周边形成的多个外周侧电极。
4.根据权利要求1所述的插入式基板，其特征在于，所述内周侧通孔是填充树脂而成的。
5.根据权利要求1所述的插入式基板，其特征在于，所述内周侧通孔是密封至少一侧的开口而成的。
6.根据权利要求1所述的插入式基板，其特征在于，所述外周侧通孔的横截面是长孔形状。
7.一种半导体封装件，其特征在于，
具有半导体芯片、插入式基板、多个电极、未填充的多个端面通孔以及多个内周侧通孔，
所述半导体芯片搭载在所述插入式基板的一面上，
所述电极在所述插入式基板的另一面上排列成阵列状，
所述未填充的端面通孔排列在所述半导体封装件的周缘，
所述内周侧通孔排列在所述半导体封装件的内周侧，
所述电极中的多个端面通孔电极分别在所述多个端面通孔的内部形成，以便在所述半导体封装件的侧面出现，并且
所述电极中的多个内周侧电极在所述插入式基板的所述另一面上，分别在所述多个内周侧通孔的开口周边形成。
8.根据权利要求7所述的半导体封装件，其特征在于，所述端面通孔是通过切割而进行分割，使所述端面通孔电极的出现而成的。
9.根据权利要求7所述的半导体封装件，其特征在于，把所述插入式基板的另一面侧锡焊在所述安装基板上，由此把所述半导体封装件安装在该安装基板上时，在所述端面通孔电极与该安装基板之间形成焊锡焊脚。
10.根据权利要求7所述的半导体封装件，其特征在于，在所述另一面上，具有分别在所述多个端面通孔的开口周边形成的多个外周侧电极。
11.根据权利要求7所述的半导体封装件，其特征在于，所述内周侧通孔是填充树脂而成的。
12.根据权利要求7所述的半导体封装件，其特征在于，所述内周侧通孔是密封至少一侧的开口而成的。
13.根据权利要求7所述的半导体封装件，其特征在于，所述端面通孔的横截面是长孔形状。
14.一种半导体封装件，其特征在于，
具有半导体芯片、多个电极以及未填充的多个端面通孔，
所述半导体芯片搭载在一面上，
所述电极在另一面上配置成阵列状，
所述未填充的端面通孔排列在所述半导体封装件的周缘，并且
所述电极中的多个端面通孔电极分别在所述多个端面通孔的内部形成，以便在所述半导体封装件的侧面出现。
15.一种半导体装置，特征在于具有：
具有半导体芯片和在一面上搭载所述半导体芯片，在另一面上把多个电极排列成阵列状的插入式基板的半导体封装件；
安装所述半导体封装件的安装基板；
排列在所述半导体封装件的周缘的未填充的多个端面通孔；
排列在所述半导体封装件的内周侧的多个内周侧通孔；
分别在所述多个端面通孔的内部形成，在所述半导体封装件的侧面出现的多个端面通孔电极；
在所述插入式基板的所述另一面上，分别在所述多个内周侧通孔的开口周边形成的多个内周侧电极；以及
在所述半导体封装件的侧部，在所述端面通孔电极和该安装基板之间形成的焊锡焊脚。
16.根据权利要求15所述的半导体装置，其特征在于，所述端面通孔是通过切割而进行分割，使所述端面通孔电极的出现而成的。
17.根据权利要求15所述的半导体装置，其特征在于，在所述另一面上，具有分别在所述多个端面通孔的开口周边形成的多个外周侧电极。
18.根据权利要求15所述的半导体装置，其特征在于，所述内周侧通孔是填充树脂而成的。
19.根据权利要求15所述的半导体装置，其特征在于，所述内周侧通孔是密封至少一侧的开口而成的。
20.根据权利要求15所述的半导体装置，其特征在于，所述端面通孔的横截面是长孔形状。
21.一种插入式基板的制造方法，所述插入式基板在一面上搭载多个半导体芯片，在另一面上把制品图形按阵列状做成多个分布局，被切断而成为半导体封装件的构成部件，所述插入式基板的制造方法的特征在于包括：
对在成为所述插入式基板的两面上形成了导电层的基材进行机械加工，形成多个贯通孔的工序；
对该基材进行激光加工，在该多个贯通孔的周围形成多个非贯通孔的工序；
对所述多个贯通孔和所述多个非贯通孔进行镀敷，至少在该非贯通孔的内部，对该非贯通孔通过切割而进行分割，由此形成成为所述半导体封装件的端面通孔电极的第1电极的工序；
对所述导电层进行蚀刻，在所述基材上至少按阵列状形成多个第2电极的工序；以及
对所述镀敷了的所述多个贯通孔进行填充或对该贯通孔的至少一侧的开口进行密封的工序。
22.一种半导体封装件的制造方法，其特征在于包括：
提供以下插入式基板的工序，所述插入式基板：
在一面上搭载多个半导体芯片，在另一面上把多个电极按阵列状做成多个分布局，被切断而成为半导体封装件的构成部件，
具有：
排列在所述插入式基板的规定部位的未填充的多个外周侧通孔；
排列在由所述多个外周侧通孔围着的部分，被填充了的或至少一侧的开口被密封了的多个内周侧通孔；
分别在所述多个外周侧通孔的内部形成，成为在所述半导体封装件的侧面出现的端面通孔电极的多个第1电极；
在所述另一面上，分别在所述多个外周侧通孔的开口周边形成的多个外周侧电极；以及
在所述另一面上，分别在所述多个内周侧通孔的开口周边形成，成为所述半导体封装件的内周侧电极的多个第2电极；
在所述插入式基板的所述一面上搭载多个所述半导体芯片的工序；
使所述插入式基板与所述半导体芯片电连接的工序；
在所述插入式基板上对所述多个半导体芯片进行密封的工序；
把所述插入式基板切割至所述多个外周侧通孔，使所述半导体封装件单片化，把该插入式基板的所述外周侧通孔作为单片化了该半导体封装件的端面通孔，形成在该单片化了的半导体封装件的侧部出现的多个端面通孔电极的工序。
23.一种半导体装置的制造方法，所述半导体装置具有：半导体封装件；以及安装所述半导体封装件的安装基板，
所述半导体装置的制造方法的特征在于包括：
提供以下半导体封装件的工序，所述半导体封装件：
具有半导体芯片和在一面上搭载所述半导体芯片，在另一面上把多个电极排列成阵列状的插入式基板，
还具有：
排列在所述半导体封装件的周缘的未填充的多个端面通孔；
排列在所述半导体封装件的内周侧的多个内周侧通孔；
分别在所述多个端面通孔的内部形成，在所述半导体封装件的侧面出现的多个端面通孔电极；
在所述插入式基板的所述另一面上，分别在所述多个端面通孔的开口周边形成的多个外周侧电极；以及
在所述插入式基板的所述另一面上，分别在所述多个内周侧通孔的开口周边形成的多个内周侧电极；
把所述插入式基板的另一面侧锡焊在所述安装基板上，由此把所述半导体封装件安装在该安装基板上时，在该半导体封装件的侧面，在所述端面通孔电极与该安装基板之间，形成焊锡焊脚的工序。
CNA2005100740736A 2004-05-28 2005-05-30 插入式基板、半导体封装件和半导体装置及其制造方法 Pending CN1702855A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004159767 2004-05-28
JP2004159767A JP2005340647A (ja) 2004-05-28 2004-05-28 インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法

Publications (1)

Publication Number Publication Date
CN1702855A true CN1702855A (zh) 2005-11-30

Family

ID=35424265

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100740736A Pending CN1702855A (zh) 2004-05-28 2005-05-30 插入式基板、半导体封装件和半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20050263873A1 (zh)
JP (1) JP2005340647A (zh)
CN (1) CN1702855A (zh)
TW (1) TWI264092B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405814A (zh) * 2014-09-10 2016-03-16 三菱电机株式会社 半导体装置
WO2022252478A1 (zh) * 2021-05-29 2022-12-08 华为技术有限公司 电子元件封装体、电子元件封装组件及电子设备

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4875844B2 (ja) * 2004-11-25 2012-02-15 ローム株式会社 半導体装置の製造方法
JP4635209B2 (ja) * 2005-04-26 2011-02-23 国立大学法人九州工業大学 半導体パッケージの製造方法
US7291900B2 (en) * 2005-08-25 2007-11-06 Micron Technology, Inc. Lead frame-based semiconductor device packages incorporating at least one land grid array package
US8796836B2 (en) * 2005-08-25 2014-08-05 Micron Technology, Inc. Land grid array semiconductor device packages
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器
JP5096683B2 (ja) * 2006-03-03 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置
US7659151B2 (en) 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
DE102008018930A1 (de) * 2007-04-17 2008-11-20 C2Cure Inc., Wilmington Bildgebende Systeme und Verfahren, insbesondere zur Verwendung mit einem bei offener Chirurgie verwendeten Instrument
DE102007018914B4 (de) * 2007-04-19 2019-01-17 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
CN101540289B (zh) * 2008-03-19 2012-12-19 飞思卡尔半导体公司 半导体集成电路封装及封装半导体集成电路的方法和模具
JP2010103442A (ja) * 2008-10-27 2010-05-06 Tdk Corp 電子部品用の実装基板
KR20100105147A (ko) * 2009-03-20 2010-09-29 삼성전자주식회사 멀티 칩 패키지 및 관련된 장치
CN102044600A (zh) * 2009-10-15 2011-05-04 展晶科技(深圳)有限公司 发光二极管封装结构及其制备方法
US8530981B2 (en) * 2009-12-31 2013-09-10 Texas Instruments Incorporated Leadframe-based premolded package having acoustic air channel for micro-electro-mechanical system
JP2012150953A (ja) * 2011-01-18 2012-08-09 Mitsubishi Electric Corp コネクタ接続構造およびその製造方法
KR102198858B1 (ko) 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US10340213B2 (en) * 2016-03-14 2019-07-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456502B1 (en) * 1998-09-21 2002-09-24 Compaq Computer Corporation Integrated circuit device/circuit board connection apparatus
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
JP3681155B2 (ja) * 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US6636416B2 (en) * 2001-06-14 2003-10-21 Intel Corporation Electronic assembly with laterally connected capacitors and manufacturing method
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
US6586684B2 (en) * 2001-06-29 2003-07-01 Intel Corporation Circuit housing clamp and method of manufacture therefor
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
US6712621B2 (en) * 2002-01-23 2004-03-30 High Connection Density, Inc. Thermally enhanced interposer and method
EP1484793A1 (en) * 2002-03-11 2004-12-08 Toyo Kohan Co., Ltd. Electronic circuit device and porduction method therefor
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405814A (zh) * 2014-09-10 2016-03-16 三菱电机株式会社 半导体装置
CN105405814B (zh) * 2014-09-10 2018-10-26 三菱电机株式会社 半导体装置
WO2022252478A1 (zh) * 2021-05-29 2022-12-08 华为技术有限公司 电子元件封装体、电子元件封装组件及电子设备

Also Published As

Publication number Publication date
US20050263873A1 (en) 2005-12-01
TW200625558A (en) 2006-07-16
TWI264092B (en) 2006-10-11
JP2005340647A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
CN1702855A (zh) 插入式基板、半导体封装件和半导体装置及其制造方法
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN100336220C (zh) 微电子封装及其制造方法
CN1146985C (zh) 半导体装置和用于半导体装置的布线带
CN1921108A (zh) 半导体封装及其制造方法
CN1155067C (zh) 半导体器件的生产方法
CN1428829A (zh) 制造半导体组件的方法
CN1577813A (zh) 电路模块及其制造方法
CN1481019A (zh) 引线框架及其制造方法
CN1453847A (zh) 半导体装置及其制造方法、电路基片和电子仪器
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
WO2013097581A1 (zh) 一种半导体封装中封装系统结构及制造方法
CN1512580A (zh) 半导体装置及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1647596A (zh) 电路基板及电路基板的制造方法
CN1577827A (zh) 半导体器件及其制造方法
CN1171300C (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1532930A (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN1194394C (zh) 半导体器件及其制作方法
CN1531089A (zh) 半导体装置、电子设备及它们制造方法，以及电子仪器
CN1929120A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN1172358C (zh) 倒装接合结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Effective date: 20060526

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20060526

Address after: Kanagawa

Applicant after: NEC Corp.

Address before: Kanagawa

Applicant before: NEC Compund semiconductor Devices Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication