CN1531089A - 半导体装置、电子设备及它们制造方法，以及电子仪器 - Google Patents

半导体装置、电子设备及它们制造方法，以及电子仪器 Download PDF

Info

Publication number
CN1531089A
CN1531089A CNA2004100396522A CN200410039652A CN1531089A CN 1531089 A CN1531089 A CN 1531089A CN A2004100396522 A CNA2004100396522 A CN A2004100396522A CN 200410039652 A CN200410039652 A CN 200410039652A CN 1531089 A CN1531089 A CN 1531089A
Authority
CN
China
Prior art keywords
carrier substrate
semiconductor chip
semiconductor
projection electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100396522A
Other languages
English (en)
Inventor
青柳哲理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1531089A publication Critical patent/CN1531089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明可以抑制连接可靠性的降低的同时，可以实现不同种类芯片的三维安装结构。利用ACF接合法半导体芯片3安装在半导体封装PK11的上，在半导体封装PK11的上面，叠层：利用密封树脂17来密封半导体芯片13的半导体封装PK12；利用密封树脂17来密封的范围设定成：覆盖半导体芯片13的同时，在半导体芯片13的安装面的一侧的面上，(密封树脂)到达突出电极16的布置区域。

Description

半导体装置、电子设备及它们制造方法，以及电子仪器
技术领域
本发明涉及：半导体装置、电子设备、电子仪器、半导体装置的制造方法和电子设备的制造方法，特别适用于半导体封装等的层叠结构上的技术。
背景技术
在以往的半导体装置中，为了谋求节省半导体芯片安装时的空间，例如有，在专利文献1中所公开那样，通过载体基板三维安装半导体芯片的方法。
【专利文献】
特开平10-284683号公报
然而，在通过载体基板三维安装半导体芯片的方法中，存在着发生载体基板的翘曲、降低三维安装时的连接可靠性的同时，很难层叠不同种类芯片等的问题。
发明内容
因此，本发明的目的是提供一种不降低连接可靠性的同时，可以层叠不同种类芯片三维安装的半导体装置、电子设备、电子仪器、半导体装置的制造方法和电子设备的制造方法。
为了解决所述问题，根据本发明之一的半导体装置，其特征在于，包括：第1载体基板；装载在所述第1载体基板上的第1半导体芯片；第2载体基板；装载在第2载体基板上的第2半导体芯片；突出电极，其连接所述第2载体基板和所述第1载体基板，以使所述第2载体基板保持在所述第1半导体芯片上；以包含所述突出电极的布置区域的形态，密封所述第2半导体芯片的密封部件。
由此，密封第2半导体芯片的密封部件来可以加强突出电极的布置区域，在第1载体基板上层叠第2载体基板时，可以抑制高度的增大的同时，可以减少装载第2半导体芯的第2载体基板的翘曲。
因此，可以抑制第1载体基板与第2载体基板之间的连接可靠性的降低的同时，可以谋求半导体芯片安装时的节省空间。
另外，根据本发明之一形态的半导体装置，其特征在于，所述第2载体基板固定在第1载体基板上，使之横跨所述第1半导体芯片。
由此，第1半导体芯片和第2半导体芯片可以重叠布置，可以减少安装多个半导体芯片时的安装面积，节省半导体芯片安装时的空间成为可能。
另外，根据本发明之一形态的半导体装置，其特征在于，所述密封部件是成模树脂。
由此，可以将包括第2载体基板的不同种类封装叠层在第1载体基板上，即使半导体芯片的种类不同时，也可以实现半导体芯片的三维安装。
另外，根据本发明之一形态的半导体装置，其特征在于，所述密封部件的侧壁和所述第2载体基板的侧壁的位置一致。
由此，在第1载体基板上叠层第2载体基板时，可以抑制高度的增大的同时，利用密封第2半导体芯片的密封部件来可以加强第2载体基板的一面全体的同时，用不着进行密封部件的单元分割且可以密封第2半导体芯片，装载在第2载体基板上的第2半导体芯片的装载面积的增大成为可能。
另外，根据本发明之一形态的半导体装置，其特征在于，所述第1半导体芯片倒装式来安装在第1载体基板上。
由此，在第1半导体芯片上，用不着围上引线，在第1载体基板上可以安装第1半导体芯片。因此，可以降低第1载体基板上保持第2载体基板的突出电极的高度，节省空间成为可能的同时，可以提高第1载体基板和第2载体基板的连接可靠性。
另外，根据本发明之一形态的半导体装置，其特征在于，多个所述第1半导体芯片是并列设在所述第1载体基板上。
由此，在多个的第1半导体芯片上可以叠层布置第2半导体芯片，可以减少安装多个半导体芯片时的安装面积而可以谋求安装半导体芯片时的节省空间。
另外，根据本发明之一形态的半导体装置，其特征在于，所述第1半导体芯片是压焊接合方法接合在所述第1载体基板。
由此，可以谋求第1半导体芯片连接在第1载体基板上时的低温化；可以减少实际使用时的第1载体基板的翘曲。
另外，根据本发明之一形态的半导体装置，其特征在于，包含所述第1载体基板和装载在所述第1载体基板的所述第1半导体芯片的半导体装置，和包含所述第2载体基板和装载在所述第2载体基板的所述第2半导体芯片的半导体装置，在相同的温度下具有不同的弹性模量。
由此，一方的载体基板来可以抑制另一方的载体基板中所产生的翘曲成为可能，并可以提高第1载体基板与第2载体基板之间的连接可靠性。
另外，根据本发明之一形态的半导体装置，其特征在于：装载所述第1半导体芯片的第1载体基板是倒装式安装的球栅阵列；装载所述第2半导体芯片的第2载体基板是成模密封的球栅阵列或芯片尺寸封装。
由此，可以抑制三维安装结构的高度增大的同时，层叠不同种类封装成为可能，即使半导体芯片的种类不同，半导体芯片安装时的节省空间化成为可能。
另外，根据本发明之一形态的半导体装置，其特征在于，包括：载体基板；装载在所述载体基板上的第1半导体芯片；装载在所述载体基板上的第2半导体芯片；突出电极，其连接所述第2半导体芯片和所述第1载体基板，以使所述第2半导体芯片保持在所述第1半导体芯片上；以及，密封部件，其以包含所述突出电极的布置区域的形态，密封所述第2半导体芯片。
由此，即使半导体芯片的种类或尺寸不同的情况下，在第1半导体芯片与第2半导体芯片之间，用不着介入载体基板，以第2半导体芯片布置在第1半导体芯片的形态，可以将第2半导体芯片倒装式安装在载体基板上的同时，利用密封第2半导体芯片的密封部件来加强突出电极的布置区域。
因此，半导体芯片叠层时，可以抑制高度的增大的同时，可以减少载体基板的翘曲，三维安装时，可以抑制连接可靠性的降低的同时，可以谋求半导体芯片安装时的节省空间。
另外，根据本发明之一形态的半导体装置，其特征在于，所述第2半导体芯片是叠层的多个的半导体芯片。
由此，在第1半导体芯片上叠层多个不同种类或不同尺寸的第2半导体芯片成为可能，使它具有种种功能的同时，半导体芯片实际安装时的节省空间成为可能。
另外，根据本发明之一形态的半导体装置，其特征在于，所述第2半导体芯片是并列装载在所述第2载体基板上的多个半导体芯片。
由此，叠层第2半导体芯片时，可以抑制高度的增大的同时，在第1半导体芯片上布置多个第2半导体芯片成为可能；三维安装时，可以抑制连接可靠性的降低的同时，半导体芯片安装时的节省空间成为可能。
另外，根据本发明之一形态的电子设备，其特征在于，包括：第1载体基板；装载在所述第1载体基板上的第1电子零件；第2载体基板；装载在所述第2载体基板的第2电子零件；突出电极，其连接所述第2载体基板和所述第1载体基板，以使所述第2载体基板保持在所述第1电子零件上；和，密封部件，其以包含所述突出电极的布置区域的形态，密封所述第2电子零件。
由此，利用密封第2电子零件的密封部件来加强突出电极的布置区域，在第1载体基板上层叠第2载体基板时，可以抑制高度的增大的同时，可以减少装有第2电子零件的第2载体基板的翘曲。
另外，根据本发明之一形态的电子仪器，其特征在于，包括：第1载体基板；装载在所述第1载体基板上的第1半导体芯片；第2载体基板；
装载在所述第2载体基板的第2半导体芯片；突出电极，其连接所述第2载体基板和所述第1载体基板，以使所述第2载体基板保持在所述第1半导体芯片上；密封部件，其以包含所述突出电极布置区域的形态，密封所述第2半导体芯片；以及，装有所述第1载体基板的母基板。
由此，利用密封第2半导体芯片的密封部件来可以加强突出电极的布置区域，可以减少装有第2半导体芯片的第2载体基板的翘曲，因此，可以提高半导体芯片安装时的连接可靠性。
另外，根据本发明之一形态的半导体装置的制造方法，其特征在于，包括：将第1半导体芯片倒装片安装在第1载体基板上的安装工序；在设有突出电极布置区域的第2载体基板上安装第2半导体芯片的工序；以密封树脂到达所述突出电极的布置区域里的形态，用所述密封树酯密封所述第2半导体芯片的工序；通过所述突出电极，连接所述第2载体基板与所述第1载体基板，使所述第2载体基板保持在所述第1半导体芯片上的工序。
由此，利用密封第2半导体芯片的密封树脂来可以加强突出电极的布置区域，可以减少第2载体基板的翘曲。因此，通过突出电极在第1载体基板上层叠第2载体基板时，可以减少第1载体基板与第2载体基板间隔的不均匀，可以提高第1载体基板与第2载体基板连接可靠性。
另外，根据本发明之一形态的半导体装置的制造方法中，其特征在于，所述密封树脂来密封所述第2半导体芯片的工序是将安装在所述第2载体基板的第2半导体芯片，利用密封树脂来一体地成模成形的工序；和
按每一个所述第2半导体芯片来切断所述密封树脂所成模的所述第2载体基板的工序。
由此，每一个第2半导体芯片上用不着按单元分割密封树脂，可以用密封树脂来密封第2半导体芯片成为可能的同时，利用密封树脂可以加强第2载体基板的一面全体。
因此，即使第2半导体芯片种类不同或尺寸不同的情况下，成模时的金属模也可以实现通用化，不仅有效进行密封树脂工序，还因为不需要单元分割用的空间，可以增大安装在第2载体基板上的第2半导体芯片的装载面积。
另外，根据本发明之一形态的电子设备的制造方法，其特征在于，包括：将第1电子零件安装在第1载体基板上的工序；将第2电子零件安装在设有突出电极布置区域的第2载体基板上的工序；以密封树脂到达所述突出电极的布置区域里的形态，用所述密封树脂密封所述第2电子零件的工序；通过所述突出电极连接所述第2载体基板与所述第1载体基板，以使所述第2载体基板保持在所述第1电子零件上的工序。
由此，利用密封第2电子零件的密封树脂来可以加强突出电极的布置区域，可以减少第2载体基板的翘曲。
因此，通过突出电极在第1载体基板上层叠第2载体基板时，可以减少第1载体基板与第2载体基板之间间隔的不均匀，可以提高第1载体基板与第2载体基板的连接可靠性。
附图说明
图1是表示第1实施方式的半导体装置结构的剖面图。
图2是表示第2实施方式的半导体装置结构的剖面图。
图3是表示第3实施方式的半导体装置结构的剖面图。
图4是表示第4实施方式的半导体装置制造方法的剖面图。
图5是表示第5实施方式的半导体装置制造方法的剖面图。
图6是表示第6实施方式的半导体装置结构的剖面图。
图7是表示第7实施方式的半导体装置结构的剖面图。
图8是表示第8实施方式的半导体装置结构的剖面图。图中，
1、11、21、31、41、51、61、61a～61c、71、81、101、111、201-载体基板，
2a、2c、12 a、12c、22a、22c、32a、32c、42a、42c、52a、52c、72a、72b、82、102a、102c、202a、202c-岸面，
2b、12b、22b、32b、42b、52b、102b、202b-内部配线，
3、13、23、33a、33b、43、53a、53b、62a～62c、73、103、111、203、211a～211c、311-半导体芯片，
4、6、16、24、26、36、44、46、55a、56、65a～65c、74、77、83、104、106、114、204、206、206、219-突出电极，
5、25、45、54 a、75、105、205-各向异性导电薄膜，
14、34a、34b、54b-粘接层，
15、35a、35b、55b、63a～63c-导电性引线，
17、37、57、64、64a～64c、84、115、218a、218b、220、319-密封树脂，76-助溶剂，112、212a～212c、312-电极底座，113、213a～213c、215a～21 5c、313-绝缘膜，214a～214c-通孔，216a～216c-导电膜，217a～217c-穿透电极，314-应力缓和层，315-再布置配线，236-焊料膜，317-开口部，PK1、PK2、PK11、PK12、PK21、PK22、PK31、PK32、PK41、PK42-半导体封装
具体实施方式
下面，结合附图，说明有关本发明实施方式的半导体装置、电子设备和其制造方法。
图1是表示第1实施方式的半导体装置结构的剖面图。另外，该第1实施方式是利用ACF接合方法装有半导体芯片(或半导体二极管)3的半导体封装PK1的上面，叠层了利用密封树脂17来密封半导体芯片(或半导体二极管)13的半导体封装PK2。
在图1中，载体基板1设在半导体封装PK1上，在载体基板1的两面，分别形成岸面2a、2c的同时，在载体基板1内形成内部配线2b。并且，半导体芯片3以倒装片接合安装在载体基板1上，倒装片接合安装用突出电极4设在半导体芯片3上。并且，设在半导体芯片3上的突出电极4通过各向异性导电薄膜5以ACF(各向异性导电薄膜AnisotropicConduction Film)方式接合在岸面2c上。另外，在母基板上安装载体基板1用的突出电极6设在载体基板1的背面的岸面2a上。
另一方面，载体基板11设在半导体封装PK2上，在载体基板11的两面，分别形成岸面12a、12c的同时，在载体基板11内形成内部配线12b。并且，通过粘接层14，半导体芯片13面朝上安装在载体基板11上，半导体芯片13通过导电性引线15连接在岸面12c上，通过导电性引线15引线连接在岸面12c。
另外，设在载体基板11的背面的岸面12a上面，设有在载体基板1安装载体基板11用的突出电极16，以便使载体基板11保持在半导体芯片3。这里，突出电极16是避开半导体芯片3的安装区域而布置的，例如，突出电极16可以布置在载体基板11的背面的周围。并且，利用设在载体基板1上的岸面2c上连接突出电极16的方法，使载体基板11可以安装在载体基板1上。另外，在载体基板1上安装载体基板11时，也可以使载体基板11的背面密接在半导体芯片3上，也可以载体基板11的背面离开半导体芯片3上。
另外，用密封树脂17来密封安装在载体基板11上的半导体芯片13。这里，利用密封树脂17来密封的范围可以设定成：覆盖半导体芯片13上面的同时，在半导体芯片13的安装面的一侧，到达突出电极16的布置区域。另外，密封树脂17来密封半导体芯片13时，可以利用如环氧树脂等的热固化性树脂的成模方法来形成。
由此，利用密封半导体芯片13的密封树脂17来可以提高突出电极16的布置区域的刚性，可以抑制半导体封装PK2的高度的增大的同时，可以减少装载半导体芯片13的载体基板11的翘曲。
因此，在半导体封装PK1上层叠了半导体封装PK2时，可以减少载体基板1与载体基板11相互之间间隔的不均匀(偏差)，可以抑制突出电极16的连接可靠性的降低的同时，可以谋求安装半导体芯片3、13时的节省空间。
另外，倒装式安装的半导体封装PK1上面，通过层叠成模密封的半导体封装PK2，可以层叠不同种类半导体封装PK1、半导体封装PK2或不同种类的芯片3、13。因此，利用半导体封装PK1、半导体封装PK2的层叠结构的方法，可以谋求安装面积的减少的同时，可以实现种种功能。
另外，作为载体基板1、载体基板11，可以利用两面基板、多层配线基板、积层基板(build up)、带基板或薄膜基板；作为载体基板1、载体基板11的材质可以利用聚酰亚胺树脂、玻璃环氧树脂、BT树脂、芳族和环氧树脂的复合或陶瓷等。另外，作为突出电极4、6、16，可以利用Au片、利用焊锡料被覆的Cu片、Ni片或焊锡球；作为导电性引线15，例如，可以利用Au引线、Al引线等。另外，在所述实施方式中，说明了为了把载体基板11安装在载体基板1上，突出电极16设在载体基板11的岸面12a的方法，但是，突出电极16也可以设在载体基板1的岸面2c上。
另外，在所述实施方式中，说明了利用ACF接合方式将半导体芯片3安装在载体基板1的方法，但是，利用NCF(绝缘薄膜NonconductiveFilm)接合、ACP(各向异性导电胶Anisotropic Conductive Paste)接合、NCP(绝缘胶Nonconductive Paste)接合等的其他的接合方法，也是可以的；利用焊锡接合或合金接合等的金属接合法，也是可以的。另外，在载体基板11上安装半导体芯片13时，说明了利用引线接合法连接的方法，但是，利用倒装式将半导体芯片13安装在载体基板，也是可以的。并且，在所述实施方式中，说明了在载体基板1上安装一个半导体芯片3的方法，但是，也可以在载体基板1上安装多个半导体芯片3。另外，根据需要，也可以在载体基板1与载体基板11之间的间隙里注入树脂。
图2是表示本发明第2实施方式的半导体装置结构的图。另外，在该第2实施方式是，在利用ACF接合方式安装半导体芯片23的半导体封装PK11的上面，层叠：分别利用倒装式和引线接合法连接叠层结构半导体芯片33a、33b的半导体封装PK12。
图2中，载体基板21设在半导体封装PK11上，在载体基板21的两面分别形成岸面22a、22c的同时，在载体基板21内，形成内部配线22b。并且，在载体基板21上，倒装式安装半导体芯片23，倒装式安装用的突出电极24设在半导体芯片23上。并且，设在半导体芯片23上的突出电极24通过各向异性导电薄膜25以ACF方式接合在岸面22c上。另外，在母基板安装载体基板21用的突出电极26就设在载体基板21的背面的岸面22a上。
这里，由于半导体芯片23以ACF接合方式安装在载体基板21，不需要引线接合或成模密封用的空间，不仅节省三维安装时的空间成为可能，可以谋求在载体基板21上接合半导体芯片23时的低温化，还可以减少实际使用时的载体基板21的翘曲成为可能。
另一方面，载体基板31设在半导体封装PK12上，在载体基板31的两面，分别形成岸面32a、32c的同时，在载体基板31内，形成内部配线32b。并且，通过粘接层34a半导体芯片33a面朝上安装在载体基板31上；半导体芯片33a通过导电性引线35a引线接合法连接在岸面32c。并且，在半导体芯片33a上，避开导电性引线35a的形态，面朝上安装半导体芯片33b；半导体芯片33b通过粘接层34b固定在半导体芯片33a上的同时，通过导电性引线35b引线连接在岸面32c。
另外，设在载体基板31背面的岸面32a的上面，使载体基板31保持半导体芯片23的形态，设有将载体基板31安装在载体基板21上用的突出电极36。这里，突出电极36布置成避开半导体芯片23的装载区域，例如，突出电极36可以布置在载体基板31背面的周围。然后，设在载体基板21上的岸面22c上连接突出电极36的方法，使载体基板31安装在载体基板21上。另外，在载体基板21上安装载体基板31时，也可以载体基板31的背面密接在半导体芯片23的上面，也可以载体基板31的背面离开半导体芯片23。
另外，作为突出电极26、36，例如，可以利用焊锡球。由此，利用通用的GBA的方法，可以叠层不同种类封装PK11、PK12，可以挪用生产线。
另外，半导体芯片33a、33b的安装面的一侧的载体基板31的一面全体上，设有密封树脂37，利用该密封树脂37来密封半导体芯片33a、33b。另外，用密封树脂37来密封半导体芯片33a、33b时，可以利用如环氧树脂等的热固化性树脂的成模方法来进行。
由此，用密封树脂37来可以加强突出电极36的布置区域的同时，密封半导体芯片33a、33b成为可能，并可以抑制半导体封装PK12高度的增大的同时，可以提高突出电极36布置区域的刚性。
因此，可以减少装载半导体芯片33a、33b的载体基板31的翘曲成为可能，提高突出电极36的连接可靠性成为可能的同时，在半导体芯片23上可以三维安装半导体芯片33a、33b，谋求半导体芯片23、33a、33b安装时的节省空间成为可能。
另外，通过在半导体芯片33a、33b的安装面的一侧的载体基板31的一面全体上形成密封树脂37，即使种种种类的半导体芯片33a、33b安装在载体基板31的情况下，也可以实现成模时的金属模的通用化，可以有效进行密封树脂工序的同时，因为没有必要单元分割密封树脂37的空间，可以增大装载在载体基板31的半导体芯片33a、33b的装载面积。
图3是表示本发明第3实施方式半导体装置结构的剖面图。另外，该第3实施方式是，在利用ACF接合法安装半导体芯片43的半导体封装PK21的上面，层叠了半导体封装PK22的，而该半导体封装PK22是叠层结构的半导体芯片53a、53b分别利用倒装式安装和引线接合法连接的封装。
在图3中，半导体封装PK21上设置载体基板41，在载体基板41的两面分别形成岸面42a、42c的同时，在载体基板41内形成内部配线42b。并且，半导体芯片43倒装式来安装在载体基板41，倒装式安装用突出电极44设在半导体芯片43上。并且，设在半导体芯片43的突出电极44，通过各向异性导电膜45以ACF接合法连接在岸面42c上。另外，将载体基板41安装在母基板用的突出电极46设在载体基板41背面的岸面42a的上面。
这里，由于半导体芯片43是利用ACF接合法安装在载体基板41，不需要引线接合法或成模密封用的空间，可以谋求三维安装时的节省空间的同时，半导体芯片43连接在载体基板41上时的低温化成为可能，并减少实际使用时的载体基板41的翘曲成为可能。
另一方面，载体基板51设在半导体封装PK22上，在载体基板51的两面分别形成岸面42a、52c的同时，在载体基板51内，形成内部配线52b。并且，半导体芯片53a倒装式来安装在载体基板51上，倒装式安装用突出电极55a设在半导体芯片53a上。并且，设在半导体芯片53a的突出电极55a，通过各向异性导电膜54a以ACF接合在岸面52c上。并且，在半导体芯片53a上面朝上安装半导体芯片53b，半导体芯片53b通过粘接层54b固定在半导体芯片53a上的同时，通过导电性引线55b引线接合在岸面52c。
这里，在面朝下安装的半导体芯片53a上，通过面朝上安装半导体芯片53b的方法，用不着介入载体基板，在半导体芯片53a上可以层叠尺寸相同或大于半导体芯片53a的半导体芯片53b，可以缩小安装面积。
另外，设在载体基板51背面的岸面52a的上面，使载体基板51保持在半导体芯片43的形态，设有载体基板51安装在载体基板51用的突出电极56。这里，突出电极56避开半导体芯片43的装载区域来布置，例如，突出电极56可以布置在载体基板51背面的周围。于是，设在载体基板41的岸面42c上连接突出电极56的方法，使载体基板51安装在载体基板41上。另外，将载体基板51安装在载体基板41上时，可以使载体基板51的背面密接在半导体芯片43，也可以使载体基板51的背面离开半导体芯片43。
另外，作为突出电极46、56，例如，可以利用焊锡球。由此，利用通用的GBA的方法，可以叠层不同种类封装PK21、PK22，可以挪用生产线。
另外，半导体芯片53a、53b的安装面的一侧的载体基板51的一面全体上，设置密封树脂57，通过该密封树脂57密封着半导体芯片53a、53b。另外，用密封树脂57来密封半导体芯片53a、53b时，可以利用如环氧树脂等的热固化性树脂的成模方法来进行。
由此，用密封树脂57来可以加强突出电极56的布置区域的同时，密封半导体芯片53a、53b成为可能，并可以抑制半导体封装PK22高度的增大的同时，可以提高突出电极56布置区域的刚性。
因此，可以减少装载半导体芯片53a、53b的载体基板51的翘曲成为可能，提高突出电极56的连接可靠性成为可能的同时，在半导体芯片43上可以三维安装半导体芯片53a、53b，谋求半导体芯片43、53a、53b安装时的节省空间成为可能。
图4是表示本发明第4实施方式半导体装置的制造方法的剖面图。另外，该第4实施方式是利用密封树脂64来一体性成模多个的半导体芯片62a～62c之后，切断每一个半导体芯片62a～62c的方法，在分别安装半导体芯片62a～62c的载体基板61a～61的一面全体上，分别形成密封树脂64a～64c的。
在图4(a)中，在载体基板61上，设有装载多个的半导体芯片62a～62c的装载区域。并且，在载体基板61上安装多个的半导体芯片62a～62c，通过导电性引线63a～63c用引线接合法连接在载体基板61。另外，除了利用引线接合法连接半导体芯片62a～62c的方法以外，还可以利用倒装式、在载体基板61上安装半导体芯片62a～62c的方法，还可以利用半导体芯片62a～62c的叠层结构安装在载体基板61上的方法。
接着，如图4(b)所示，利用密封树脂64来一体性地模制成形安装在载体基板61的多个的半导体芯片62a～62c。这里，利用密封树脂64来一体性地成模安装在载体基板61的多个的半导体芯片62a～62c的方法，即使种种种类半导体芯片62a～62c安装在载体基板61的情况，可以实现成形时的金属模的通用化，可以有效进行密封树脂工序的同时，因为没有必要单元分割密封树脂64的空间，可以增大装载在载体基板61的半导体芯片62a～62c的装载面积。
接着，如图4(c)所示，在每一个载体基板61a～61c的背面，形成焊锡球等的突出电极65a～65c。然后，如图4(d)所示，通过将载体基板61和密封树脂64切断成每一个半导体芯片62a～62c的方法，按每一个分割以密封树脂64a～64c来分别密封半导体芯片62a～62c的载体基板61a～61c。另外，切断每一个半导体芯片之后，形成焊锡球等的突出电极，也是可以的。
这里，通过一体性地切断载体基板61和密封树脂64的方法，在半导体芯片62a～62c的安装面的一侧的载体基板61a～61c的一面全体上，可以分别形成密封树脂64a～64c。因此，可以抑制制造工序的复杂化的同时，可以提高突出电极65a～65c布置区域的刚性，可以减少载体基板61a～61c的翘曲。
图5是表示本发明第5实施方式半导体装置制造方法的剖面图。另外，该第5实施方式是利用ACF接合方法安装半导体芯片73的半导体封装PK31上面，叠层了密封树脂84来密封半导体封装PK32的。
在图5(a)中，载体基板71设在半导体封装PK31上，在载体基板71两面，分别形成岸面72a、72b。并且，半导体芯片73倒装式安装在载体基板71上，倒装式安装用的突出电极74设在半导体芯片73上。并且，设在半导体芯片73上的突出电极74通过各向异性导电性薄膜75，用ACF接合方法连接在岸面72b上。
另一方面，载体基板81设在半导体封装PK32，在载体基板81的背面形成岸面82，在岸面82上，形成焊锡球等的突出电极83。另外，在载体基板81的上面，安装半导体芯片，在装有半导体芯片的载体基板81的一面全体是用密封树脂84来密封着的。另外，在载体基板81上面，也可以安装引线接合法连接的半导体芯片，倒装式来安装半导体芯片来安装半导体芯片的叠层结构，也是可以的。
接着，在半导体封装PK31上层叠半导体封装PK32时，在载体基板71的岸面72b上供给助溶剂76。另外，在载体基板71的岸面72b上供给焊锡膏来代替助溶剂76，也是可以的。
接着，如图5(b)所示，在半导体封装PK31上固定半导体封装PK32，进行逆流处理的方法，在岸面72b上接合突出电极83。
接着，如图5(c)所示，在设在载体基板71的背面的岸面72a上形成在母基板上安装载体基板71用的突出电极77。
图6是表示本发明第6实施方式半导体装置构成的剖面图。另外，该第6实施方式是通过倒装式安装半导体芯片103、111的载体基板101的上面，三维安装半导体芯片103、111的。
在图6中，在载体基板101两面分别形成岸面102a、102c的同时，在载体基板101内形成内部配线102b。并且，半导体芯片103倒装式安装在载体基板101上，倒装式安装用的突出电极104设在半导体芯片103上。并且，设在半导体芯片103上的突出电极104通过各向异性导电薄膜105以ACF方式接合在岸面102c上。另外，在载体基板101上安装半导体芯片103时，除了ACF方式接合以外，可以利用NCF接合等的其他的压焊接合方法，也可以利用焊锡接合或合金接合等的金属接合方法。另外，在母基板上安装载体基板101用的突出电极106设在载体基板101的背面设置的岸面102a上。
另一方面，电极底座112设在半导体芯片111上的同时，以电极底座112露出的形态，设有绝缘膜113。并且，半导体芯片111保持在半导体芯片102的形态，将半导体芯片111倒装式安装用的突出电极114就设在电极底座112上。
这里，突出电极114避开半导体芯片103的装载区域布置的，例如，突出电极114可以布置在载体基板111的周围。然后，设在载体基板101上的岸面102c上接合突出电极114的同时，利用密封树脂115来密封安装在载体基板101上的半导体芯片111的表面，半导体芯片111倒装式安装在载体基板101上。
由此，即使半导体芯片103、111的种类不同或尺寸不同的情况下，在半导体芯片103、111之间，用不着介入载体基板，在半导体芯片103上能够倒装式来安装半导体芯片111的同时，利用密封半导体芯片111的密封树脂115来加强突出电极114的布置区域。因此，叠层半导体芯片103、111时，可以抑制高度增大的同时，可以减少载体基板101的翘曲，可以抑制三维安装时的可靠性的降低的同时，可以谋求半导体芯片103、111安装时的节省空间。
另外，将半导体芯片111安装在载体基板101上时，半导体芯片111可以密接在半导体芯片103上，半导体芯片111也可以离开半导体芯片103。另外，将半导体芯片111安装在载体基板101上时，可以利用ACF接合、NCF接合等的压焊接合法，也可以利用焊锡接合、合金接合等的金属接合法。另外，作为突出电极104、106、114，例如，可以利用如Au片、由焊锡材料被覆的Cu片、Ni片或焊锡球等。另外，在所述实施方式中，说明了在载体基板101上倒装式安装的一个半导体芯片113的上面，倒装式安装半导体芯片111的方法为例，但是，也可以在载体基板101上倒装式安装的多个半导体芯片上，倒装式安装半导体芯片111。
图7是表示本发明第7实施方式半导体装置构成的剖面图。另外，该第7实施方式是在倒装式安装半导体芯片203的载体基板201上面，以三维安装半导体芯片211a～211c的实施方式。
在图7中，在载体基板201两面，分别形成岸面202a、202c的同时，在载体基板201内形成内部配线202b。并且，半导体芯片203倒装式安装在载体基板201上，倒装式安装用的突出电极204设在半导体芯片203上。并且，设在半导体芯片203上的突出电极204通过各向异性导电薄膜205，以ACF方式接合在岸面202c上。另外，将半导体芯片203安装在载体基板201时，利用ACF接合法以外，还可以利用NCF接合等的其他的压焊接合方法，也可以利用焊锡接合、合金接合等的金属接合方法。另外，在母基板上安装载体基板201用的突出电极206设在载体基板201的背面的岸面202a上。
另一方面，电极底座212a～212c中分别设置半导体芯片211a～211c的同时，使电极底座212a～212c露出的形态，分别设有绝缘膜213a～213c。并且，在半导体芯片211a～211c上，例如，对应于每一个电极底座212a～212c的位置，分别形成通孔214a～214c，在通孔214a～214c内，分别通过绝缘膜215a～215c和导电膜216a～216c，分别形成穿透电极217a～217c。
并且，形成穿透电极217a～217c的半导体芯片211a～211c，分别通过穿透电极217a～217c层叠，在半导体芯片211a～211c之间的间隙里，分别注入树脂218a、218b。
并且，形成在半导体芯片211a的穿透电极217a的上面，以使半导体芯片211a～211c的叠层结构保持在半导体芯片203的形态，设有倒装式安装半导体芯片211a～211c叠层结构用的突出电极219。
这里，突出电极219是避开半导体芯片203的装载区域来布置，例如，突出电极219可以布置在半导体芯片211a的周围。并且，设在载体基板201上的岸面202c上接合突出电极219的同时，用密封树脂220来密封安装在载体基板201上的半导体芯片211a的表面，使半导体芯片211a～211c的叠层结构倒装式安装在载体基板201上。
由此，在半导体芯片211a～211c的叠层结构与半导体芯片203之间，没有必要介入载体基板，在半导体芯片203上面，能够倒装式安装半导体芯片211a～211c的叠层结构，抑制叠层时的高度增大的同时，能够多层层叠与半导体芯片203不同种类的半导体芯片211a～211c。
另外，将半导体芯片211a～211c的层叠结构安装在载体基板201上时，可以利用ACF接合、NCF接合等的压焊接合法，也可以利用焊锡接合、合金接合等的金属接合法。另外，作为突出电极204、206、219，可以利用如Au片、由焊锡材料被覆的Cu片、Ni片或焊锡球等。另外，在所述实施方式中，说明了在载体基板201上，倒装式安装三层结构半导体芯片211a～211c的方法，但是，安装在载体基板201上的多个半导体芯片的层叠结构可以是两层或四层以上(“以上”指“大于等于”，以下同)，也是可以的。
图8是本发明第8实施方式的半导体装置构成的剖面图。另外，该第8实施方式是在倒装式安装半导体芯片303的载体基板301上面，三维安装W-CSP(集成电路芯片尺寸的封装)的实施方式。
在图8中，载体基板301设在半导体封装PK41上，在载体基板301两面，分别形成岸面302a、302c的同时，在载体基板301内形成内部配线302b。并且，半导体芯片303倒装式安装在载体基板301上，倒装式安装用的突出电极304设在半导体芯片303上。并且，设在半导体芯片303上的突出电极304通过各向异性导电薄膜305，以ACF方式接合在岸面302c上。另外，在母基板上安装载体基板301用的突出电极306设在载体基板301的背面的岸面302a上。
另一方面，半导体芯片311设在半导体封装PK42上，电极底座312设在半导体芯片311的同时，以露出电极底座312的形态，设有绝缘膜313。并且，在半导体芯片311上，以露出电极底座312的形态，形成应力缓和层314，在电极底座312上，形成延伸在应力缓和层314的再布置配线315。并且，在再布置配线315上形成焊料保护膜316，而在焊料保护膜316上形成开口部317，以便在应力缓和层314上露出再布置配线315。并且，在通过开口部317露出的再布置配线315的上面，以使半导体芯片311保持在半导体芯片303的形态，设有在载体基板301上面朝下安装半导体芯片311用的突出电极318。
这里，突出电极318是避开半导体芯片303的装载区域来布置，例如，将突出电极318可以布置在半导体芯片311的周围。并且，设在载体基板301上的岸面302c上接合突出电极318的同时，用密封树脂319来密封安装在载体基板301的半导体封装PK42的表面，而半导体封装PK42安装在载体基板301上。
由此，在倒装式安装半导体芯片303的载体基板301的上面，可以层叠W-CSP，即使半导体芯片303、311的种类或尺寸不同的情况下，在半导体芯片303、311之间用不着介入载体基板，在半导体芯片303上面，能够三维安装半导体芯片311的同时，用密封半导体封装PK42的密封树脂319来能够加强突出电极318的布置区域。因此，能够抑制半导体芯片303、311层叠时高度的增大的同时，能够减少载体基板301的翘曲，能够抑制三维安装时的连接可靠性的恶化，同时能够谋求安装半导体芯片303、311时的节省空间。
另外，将半导体封装PK42安装在半导体芯片301时，半导体封装PK42可以密接在半导体芯片303上，也可以式半导体封装PK42离开半导体芯片303。另外，将半导体封装PK42安装在半导体芯片301时，可以利用ACF接合、NCF接合等的压焊接合方法，也可以利用焊锡接合、合金接合等的金属接合。另外，作为突出电极304、306、318，可以利用Au片、由焊锡材料被覆的Cu片、Ni片或焊锡球等。另外，在所述实施方式中，虽然说明了在载体基板301上倒装式安装的一个半导体芯片303的上面，安装半导体封装PK42的方法为例，但是，在载体基板301上倒装式安装的多个半导体芯片的上面，安装半导体封装PK42，也是可以的。
另外，所述半导体装置和电子设备可以应用在液晶显示装置、手机、携带式信息终端、摄像机、数码相机、MD(微型随身听)、唱机等的电子仪器，可以实现电子仪器的小型·轻量化的同时，可以提高电子仪器的可靠性。
另外，在所述实施方式中，虽然说明了半导体芯片或半导体封装的安装方法，但是，本发明并不限于半导体芯片或半导体封装的安装方法，例，如，可以应用在安装弹性表面波(SAW)元件等的陶瓷元件、光变频器、光开关等的光学元件、磁传感器、生物传感器等的各种传感器的安装。

Claims (17)

1、一种半导体装置，其特征在于，包括：
第1载体基板；
装载在所述第1载体基板上的第1半导体芯片；
第2载体基板；
装载在第2载体基板上的第2半导体芯片；
突出电极，其连接所述第2载体基板和所述第1载体基板，以使所述第2载体基板保持在所述第1半导体芯片上；和
密封部件，其以包含所述突出电极的布置区域的形态，密封所述第2半导体芯片。
2、根据权利要求1所述的半导体装置，其特征在于：所述第2载体基板固定在第1载体基板上，使之横跨所述第1半导体芯片。
3、根据权利要求1所述的半导体装置，其特征在于：所述密封部件是成模树脂。
4、根据权利要求1或2所述的半导体装置，其特征在于：所述密封部件的侧壁和所述第2载体基板的侧壁的位置一致。
5、根据权利要求1～4中的任意1项所述的半导体装置，其特征在于：所述第1半导体芯片是倒装式安装在所述第1载体基板上。
6、根据权利要求1～5中的任意1项所述的半导体装置，其特征在于：多个所述第1半导体芯片是并列设在所述第1载体基板上。
7、根据权利要求6所述的半导体装置，其特征在于：所述第1半导体芯片是压焊接合方法接合在所述第1载体基板。
8、根据权利要求1～7中的任意1项所述的半导体装置，其特征在于：包含所述第1载体基板和装载在所述第1载体基板的所述第1半导体芯片的半导体装置，和包含所述第2载体基板和装载在所述第2载体基板的所述第2半导体芯片的半导体装置，在相同的温度下具有不同的弹性模量。
9、根据权利要求1～8中的任意1项所述的半导体装置，其特征在于：装载所述第1半导体芯片的第1载体基板是倒装式安装的球栅阵列；装载所述第2半导体芯片的第2载体基板是成模密封的球栅阵列或芯片尺寸封装。
10、一种半导体装置，其特征在于，包括：
载体基板；
装载在所述载体基板上的第1半导体芯片；
装载在所述载体基板上的第2半导体芯片；
突出电极，其连接所述第2半导体芯片和所述第1载体基板，以使所述第2半导体芯片保持在所述第1半导体芯片上；和
密封部件，其以包含所述突出电极的布置区域的形态，密封所述第2半导体芯片。
11、根据权利要求1所述的半导体装置，其特征在于：所述第2半导体芯片是层叠的多个半导体芯片。
12、根据权利要求1所述的半导体装置，其特征在于：所述第2半导体芯片是并列装载在所述第2载体基板上的多个半导体芯片。
13、一种电子设备，其特征在于，包括：
第1载体基板；
装载在所述第1载体基板上的第1电子零件；
第2载体基板；
装载在所述第2载体基板的第2电子零件；
突出电极，其连接所述第2载体基板和所述第1载体基板，以使所述第2载体基板保持在所述第1电子零件上；和
密封部件，其以包含所述突出电极的布置区域的形态，密封所述第2电子零件。
14、一种电子仪器，其特征在于，包括：
第1载体基板；
装载在所述第1载体基板上的第1半导体芯片；
第2载体基板；
装载在第2载体基板的第2半导体芯片；
突出电极，其连接所述第2载体基板和所述第1载体基板，以使所述第2载体基板保持在所述第1半导体芯片上；和
以包含所述突出电极布置区域的形态，密封所述第2半导体芯片的密封部件；和
装有所述第1载体基板的母基板。
15、一种半导体装置的制造方法，其特征在于，包括：
将第1半导体芯片倒装片安装在第1载体基板上的安装工序；
在设有突出电极布置区域的第2载体基板上安装第2半导体芯片的工序；
以密封树脂到达所述突出电极的布置区域里的形态，用所述密封树脂密封所述第2半导体芯片的工序；
通过所述突出电极，连接所述第2载体基板与所述第1载体基板，使所述第2载体基板保持在所述第1半导体芯片上的工序。
16、根据权利要求15所述的半导体装置的制造方法，其特征在于，包括：
所述密封树脂来密封所述第2半导体芯片的工序是将安装在所述第2载体基板的第2半导体芯片，利用密封树脂来一体地成模成形的工序；和
按每一个所述第2半导体芯片来切断所述密封树脂所成模的所述第2载体基板的工序。
17、一种电子设备的制造方法，其特征在于，包括：
将第1电子零件安装在第1载体基板上的工序；
将第2电子零件安装在设有突出电极布置区域的第2载体基板上的工序；
以密封树脂到达所述突出电极的布置区域里的形态，用所述密封树脂密封所述第2电子零件的工序；
通过所述突出电极连接所述第2载体基板与所述第1载体基板，以使所述第2载体基板保持在所述第1电子零件上的工序。
CNA2004100396522A 2003-03-18 2004-03-12 半导体装置、电子设备及它们制造方法，以及电子仪器 Pending CN1531089A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003074218 2003-03-18
JP2003074218A JP2004281919A (ja) 2003-03-18 2003-03-18 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
CN1531089A true CN1531089A (zh) 2004-09-22

Family

ID=33289922

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100396522A Pending CN1531089A (zh) 2003-03-18 2004-03-12 半导体装置、电子设备及它们制造方法，以及电子仪器

Country Status (3)

Country Link
US (1) US20040222519A1 (zh)
JP (1) JP2004281919A (zh)
CN (1) CN1531089A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449744C (zh) * 2005-08-23 2009-01-07 南茂科技股份有限公司 引脚在芯片上的集成电路封装构造及其芯片承载件
CN100456474C (zh) * 2005-06-24 2009-01-28 精工爱普生株式会社 半导体装置、半导体装置的制造方法及电子设备
CN101431319B (zh) * 2007-11-05 2011-08-03 精工爱普生株式会社 电子部件
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI249796B (en) * 2004-11-08 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device having flip chip package
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
JP4512545B2 (ja) 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
WO2012126377A1 (en) 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
US9543269B2 (en) * 2011-03-22 2017-01-10 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
KR101321277B1 (ko) * 2011-07-04 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN103296009B (zh) * 2012-02-22 2016-02-03 华进半导体封装先导技术研发中心有限公司 带有ebg的屏蔽结构、3d封装结构及其制备方法
JP6166525B2 (ja) * 2012-06-18 2017-07-19 太陽誘電株式会社 電子部品の製造方法
US9627346B2 (en) * 2013-12-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill pattern with gap

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
GB9312328D0 (en) * 1993-06-15 1993-07-28 Lexor Technology Limited A method of brazing
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
EP0865082A4 (en) * 1995-11-28 1999-10-13 Hitachi Ltd SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING THE SAME, AND ENCAPSULATED SUBSTRATE
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP2964983B2 (ja) * 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
JP3201353B2 (ja) * 1998-08-04 2001-08-20 日本電気株式会社 半導体装置とその製造方法
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
TW434767B (en) * 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
US6573119B1 (en) * 1999-02-17 2003-06-03 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6023097A (en) * 1999-03-17 2000-02-08 Chipmos Technologies, Inc. Stacked multiple-chip module micro ball grid array packaging
US6034425A (en) * 1999-03-17 2000-03-07 Chipmos Technologies Inc. Flat multiple-chip module micro ball grid array packaging
BE1012637A3 (fr) * 1999-04-29 2001-01-09 Solvay Polyolefines et procede pour leur fabrication.
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3881488B2 (ja) * 1999-12-13 2007-02-14 株式会社東芝 回路モジュールの冷却装置およびこの冷却装置を有する電子機器
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6461881B1 (en) * 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2003218150A (ja) * 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
JP4072020B2 (ja) * 2002-08-09 2008-04-02 日本電波工業株式会社 表面実装水晶発振器
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456474C (zh) * 2005-06-24 2009-01-28 精工爱普生株式会社 半导体装置、半导体装置的制造方法及电子设备
CN100449744C (zh) * 2005-08-23 2009-01-07 南茂科技股份有限公司 引脚在芯片上的集成电路封装构造及其芯片承载件
CN101431319B (zh) * 2007-11-05 2011-08-03 精工爱普生株式会社 电子部件
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN105977180A (zh) * 2012-01-06 2016-09-28 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法

Also Published As

Publication number Publication date
JP2004281919A (ja) 2004-10-07
US20040222519A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
CN100342538C (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1183593C (zh) 半导体装置
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1956190A (zh) 层叠型半导体模块
CN1459855A (zh) 半导体器件及其制造方法
CN1622328A (zh) 半导体器件及其制造方法
CN1779951A (zh) 半导体器件及其制造方法
CN1519931A (zh) 半导体器件、电子设备及它们的制造方法和电子仪器
CN1835222A (zh) 半导体器件及其制造方法
CN1360344A (zh) 一种半导体器件的制造方法和一种半导体器件
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1945817A (zh) 半导体器件及其制造方法
CN1532931A (zh) 半导体装置及制法、半导体封装、电子设备及制法、电子仪器
CN1815733A (zh) 半导体装置及其制造方法
CN1476100A (zh) 摄像机模块及其制造方法
CN1198594A (zh) 多芯片模块
CN101047146A (zh) 半导体器件的制造方法
CN1901178A (zh) 继电板及具有继电板的半导体器件
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN1531089A (zh) 半导体装置、电子设备及它们制造方法，以及电子仪器
CN1505150A (zh) 半导体装置及其制造方法
CN1531085A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication