CN1532931A - 半导体装置及制法、半导体封装、电子设备及制法、电子仪器 - Google Patents

半导体装置及制法、半导体封装、电子设备及制法、电子仪器 Download PDF

Info

Publication number
CN1532931A
CN1532931A CNA2004100301876A CN200410030187A CN1532931A CN 1532931 A CN1532931 A CN 1532931A CN A2004100301876 A CNA2004100301876 A CN A2004100301876A CN 200410030187 A CN200410030187 A CN 200410030187A CN 1532931 A CN1532931 A CN 1532931A
Authority
CN
China
Prior art keywords
mentioned
carrier substrate
projection electrode
semiconductor
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100301876A
Other languages
English (en)
Other versions
CN100380660C (zh
Inventor
青握芾
青栁哲理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1532931A publication Critical patent/CN1532931A/zh
Application granted granted Critical
Publication of CN100380660C publication Critical patent/CN100380660C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

考虑封装的翘曲并提高三维安装时的连接可靠性。设定对应突出电极(29a)，(29b)分别设置的开口部(13a)，(13b)的开口直径使之从载体基板(11)的中央部向外周部慢慢减小，同时设定分别对应突出电极(29a)，(29b)设置的开口部(22a)，(22b)的开口直径使之从载体基板21的中央部向外周部慢慢减小。

Description

半导体装置及制法、半导体封装、电子设备及制法、电子仪器
技术领域
本发明涉及半导体装置、半导体封装、电子设备、电子仪器和半导体装置的制造方法以及电子设备的制造方法，尤其适用于半导体封装等的层叠结构中。
背景技术
现有的半导体装置中，为实现半导体芯片的三维安装，例如专利文献1所公开的那样，有隔着金属球层叠半导体芯片的方法。
【专利文献1】
特开平11-307717号公报
但是，在将半导体芯片安装在封装上时，由于半导体芯片和封装之间的线膨胀系数等不同，封装中产生翘曲。因此，隔着金属球层叠封装的方法中，封装中产生翘曲后，封装彼此的间隔产生偏差，金属球的接合强度恶化，出现三维安装时连接可靠性恶化的问题。
发明内容
因此本发明的目的是提供考虑封装的翘曲并提高三维安装时的连接可靠性的半导体装置、半导体封装、电子设备、电子仪器和半导体装置的制造方法以及电子设备的制造方法
发明内容
为解决上述问题，根据本发明之一的形式的半导体装置，其特征在于，包括：形成了突出电极的接合面积彼此不同的多个第一接合面的第一半导体封装；分别与上述第一接合面相对向配置、形成了突出电极的接合面积彼此不同的多个第二接合面的第二半导体封装。
由此，可用第一接合面和第二接合面控制突出电极的宽度，可调整第一接合面和第二接合面之间接合的突出电极的粗细。因此，第一半导体封装和第二半导体封装之间的间隔有偏差的情况下，也可抑制突出电极的打捆(紧束)，可提高第一半导体封装和第二半导体封装之间的连接可靠性。
根据本发明之一形式的半导体装置，其特征在于，上述接合面积是接合上述突出电极的岸面上的绝缘膜的开口面积。
由此，通过变更岸面上形成的绝缘膜的开口图案可改变突出电极的接合面积，不会使制造工序变复杂，可调整第一接合面和第二接合面之间接合的突出电极的粗细。
根据本发明之一形式的半导体装置，其特征在于，上述接合面积从上述半导体封装的中央部向外周部慢慢变化。
由此，第一半导体封装和第二半导体封装中的一方或两方产生翘曲时，也可抑制突出电极的打捆(紧束)，并可在第一接合面与第二接合面之间接合突出电极。
根据本发明之一形式的半导体装置，其特征在于，随着上述第一半导体封装和上述第二半导体封装之间的间隔变宽，上述第一接合面的接合面积和上述第二接合面的接合面积慢慢减小。
由此，在第一半导体封装和第二半导体封装之间的间隔宽的区域中，可用第一接合面和第二接合面两面抑制突出电极的变宽，可在第一半导体封装和第二半导体封装之间使突出电极加粗。因此，第一半导体封装和第二半导体封装中之一方或两方产生翘曲时，也可抑制第一半导体封装和第二半导体封装之间的突出电极的打捆(紧束)，可提高第一半导体封装和第二半导体封装之间的连接可靠性。
根据本发明之一形式的半导体装置，其特征在于，与上述多个接合面分别接合的突出电极的体积实质上相同。
由此，第一半导体封装和第二半导体封装中的一方或两方产生翘曲时，也不会变更突出电极的大小，抑制突出电极的打捆(紧束)，不会恶化生产效率，提高第一半导体封装和第二半导体封装之间的连接可靠性。
根据本发明之一形式的半导体装置，其特征在于，包括：第一半导体封装；分别隔着体积彼此不同的多个突出电极层叠在上述第一半导体封装上的第二半导体封装。
由此，可调整第一接合面和第二接合面之间接合的突出电极的粗细，即使第一半导体封装和第二半导体封装之间的间隔有偏差的情况下，也可抑制突出电极的打捆(紧束)，可提高第一半导体封装和第二半导体封装之间的连接可靠性。
根据本发明之一形式的半导体装置，其特征在于，上述突出电极的体积从上述半导体封装的中央部向外周部慢慢变化。
由此，第一半导体封装和第二半导体封装中的一方一或两方产生翘曲时，也抑制突出电极的打捆(紧束)，不会恶化生产效率，并且可连接第一半导体封装和第二半导体封装。
根据本发明之一形式的半导体装置，其特征在于，随着上述第一半导体封装和上述第二半导体封装之间的间隔变宽，上述突出电极的体积慢慢增大。
由此，在第一半导体封装和第二半导体封装之间的间隔宽的区域中，可加粗第一半导体封装和第二半导体封装之间的突出电极，第一半导体封装和第二半导体封装中的一方或两方产生翘曲时，也可抑制第一半导体封装和第二半导体封装之间的突出电极的打捆(紧束)。
根据本发明之一形式的半导体装置，其特征在于，上述突出电极的导电性膏的量不同。
由此，通过调整导电性膏的量可调整第一半导体封装和第二半导体封装之间的突出电极的粗细，即使第一半导体封装和第二半导体封装之间的间隔有偏差的情况下，也可抑制制造工序变复杂并抑制突出电极的打捆(紧束)。
根据本发明之一形式的半导体装置，其特征在于，上述第一半导体封装，包括第一载体基板和倒装片安装在上述第一载体基板上的第一半导体芯片，而上述第二半导体封装，包括隔着上述突出电极安装在上述第一载体基板上以使之保持在上述第一半导体芯片上的第二载体基板、搭载在上述第二载体基板上的第二半导体芯片和密封上述第二半导体芯片的密封件。
由此，第一半导体封装和第二半导体封装的种类不同的情况下，也可抑制高度增大，并且可在第一半导体封装上层叠第二半导体封装，同时第一半导体封装和第二半导体封装之间的间隔有偏差的情况下，也可抑制突出电极的打捆(紧束)，可节省空间，并且可以提高第一半导体封装和第二半导体封装之间的连接可靠性。
根据本发明之一形式的半导体装置，其特征在于，上述第一半导体封装是在上述第一载体基板上倒装片安装上述第一半导体芯片的球栅阵列，上述第二半导体封装是模压密封上述第二载体基板上搭载的第二半导体芯片的球栅阵列或芯片尺寸封装。
由此，使用通用封装的情况下，抑制突出电极的打捆(紧束)，并且层叠不同种类封装，不会恶化生产效率，提高不同封装间的连接可靠性。
根据本发明之一形式的电子设备，其特征在于，包括：形成了突出电极的接合面积彼此不同的多个第一接合面的第一载体基板；倒装片安装在上述第一载体基板上的第一电子部件；与上述第一接合面相对向配置、形成了上述突出电极的接合面积彼此不同的多个第二接合面的第二载体基板；上述第二载体基板上搭载的第二电子部件；密封上述第二电子部件的密封件。
由此，可在第一载体基板上层叠第二载体基板，并且可从第一载体基板和第二载体基板两侧抑制突出电极的变宽。
因此，抑制接合面积的变动量，并且可调整第一接合面和第二接合面之间接合的突出电极的粗细，即使在第一载体基板上，在与第二载体基板之间的间隔有大的偏差的情况下，也可确保必要的接合面积并且抑制突出电极的打捆(紧束)。
根据本发明之一形式的电子仪器，其特征在于，包括：第一载体基板；倒装片安装在上述第一载体基板的第一电子部件；分别隔着体积彼此不同的多个突出电极安装在上述第一载体基板上，以使之保持在上述第一电子部件上的第二载体基板；上述第二载体基板上搭载的第二电子部件；密封上述第二电子部件的密封件。
由此，可在第一载体基板上层叠第二载体基板，并且可从第一载体基板和第二载体基板两侧抑制突出电极的变宽。
因此，抑制接合面积的变动量，并且可调整第一接合面和第二接合面之间接合的突出电极的粗细，即使在第一载体基板上，在与第二载体基板之间的间隔有大的偏差的情况下，也可确保必要的接合面积并且抑制突出电极的打捆(紧束)。
根据本发明之一形式的半导体封装，其特征在于，对应连接于自身封装上的对方封装的翘曲，改变着接合于自身封装上的突出电极的接合面的接合面积。
由此，对方封装有翘曲时也可在自身封装侧控制突出电极的变宽，可在自身封装侧调整接合于自身封装的突出电极的粗细，提高封装间的连接可靠性。
根据本发明之一形式的电子仪器，其特征在于，包括：形成了突出电极的接合面积彼此不同的多个第一接合面的第一半导体封装；与上述第一接合面相对向配置、形成了上述突出电极的接合面积彼此不同的多个第二接合面的第二半导体封装；已安装上述第二半导体封装的母基板。
由此，通过改变突出电极的接合面积可调整第一接合面和第二接合面之间接合的突出电极的粗细，即使在第一半导体封装和第二半导体封装之间的间隔有偏差的情况下也可抑制突出电极的打捆(紧束)。
根据本发明之一形式的电子仪器，其特征在于，包括：第一半导体封装；分别隔着体积彼此不同的多个突出电极，层叠在上述第一半导体封装上的第二半导体封装；安装了上述第二半导体封装的母基板。
由此，通过改变突出电极的体积，可调整第一半导体封装和第二半导体封装之间的突出电极的粗细，即使在第一半导体封装和第二半导体封装之间的间隔有偏差的情况下，也可抑制突出电极的打捆(紧束)。
根据本发明之一形式的半导体装置的制造方法，其特征在于，包括：在第一半导体封装上设置的第一岸面上的绝缘膜上形成开口面积彼此不同的第一开口部的工序；在第二半导体封装上设置的第二岸面上的绝缘膜上形成开口面积彼此不同的第二开口部的工序；在形成上述第二开口部的第二岸面上形成突出电极的工序；通过将上述第二岸面上形成的突出电极接合于上述第一岸面上，在上述第一半导体封装上层叠上述第二半导体封装的工序。
由此，可改变突出电极的接合面积，可控制岸面上的突出电极的变宽。因此第一半导体封装和第二半导体封装中的一方或两方产生翘曲的情况下，也可抑制突出电极的打捆(紧束)，并且可在第一半导体封装上层叠第二半导体封装。
根据本发明之一形式的半导体装置的制造方法，其特征在于，包括：通过隔着具有掩膜厚度彼此不同的印刷面的印刷掩膜涂布导电材料，在第一半导体封装上形成厚度不同的导电材料的工序；在第二半导体封装上形成突出电极的工序；隔着上述导电材料将上述第二半导体封装上形成的突出电极接合在上述第一半导体封装，从而在上述第一半导体封装上层叠上述第二半导体封装的工序。
由此，通过将导电材料转印到第一半导体封装上，可调整第一半导体封装和第二半导体封装之间的突出电极的粗细，即使第一半导体封装和第二半导体封装中之间的间隔有偏差的情况下，也可抑制制造工序的复杂化，并且可抑制突出电极的打捆(紧束)。
根据本发明之一形式的半导体装置的制造方法，其特征在于，包括：通过控制导电材料的涂布量在第一半导体封装上形成厚度不同的导电材料的工序；在第二半导体封装上形成突出电极的工序；隔着上述导电材料将上述第二半导体封装上形成的突出电极接合在上述第一半导体封装，从而在上述第一半导体封装上层叠上述第二半导体封装的工序。
由此，通过调整导电性膏的涂布量可调整第一半导体封装和第二半导体封装之间的突出电极的粗细，即使第一半导体封装和第二半导体封装中之间的间隔有偏差的情况下，也可抑制制造工序的复杂化，并且可抑制突出电极的打捆(紧束)。
根据本发明之一形式的电子设备的制造方法，其特征在于，包括：在第一载体基板上设置的第一岸面上的绝缘膜上形成开口面积不同的第一开口部的工序；在上述第一载体基板上安装第一电子部件的工序；在第二载体基板上设置的第二岸面上的绝缘膜上形成开口面积不同的第二开口部的工序；在上述第二载体基板上安装第二电子部件的工序；在形成了上述第二开口部的第二岸面上形成突出电极的工序；通过将上述第二岸面上形成的突出电极接合于上述第一岸面上，在上述第一载体基板上层叠上述第二载体基板的工序。
由此，可改变突出电极的接合面积，即使在第一载体基板和第二载体基板中的一方或两方产生翘曲的情况下，也可抑制突出电极的打捆(紧束)，并且可在第一载体基板上层叠第二载体基板。
根据本发明之一形式的电子设备的制造方法，其特征在于，包括：在第一载体基板上安装第一电子部件的工序；通过隔着具有掩膜厚度不同的印刷面的印刷掩膜涂布导电材料，在上述第一载体基板上形成厚度不同的导电材料的工序；在第二载体基板上安装第二电子部件的工序；在安装了第二电子部件的第二载体基板上形成突出电极的工序；隔着上述导电材料将上述第二载体基板上形成的突出电极接合在上述第一载体基板，从而在上述第一载体基板上层叠上述第二载体基板的工序。
由此，通过将导电材料转印到第一载体基板上，可调整第一载体基板和第二载体基板之间的突出电极的粗细，即使在第一载体基板和第二载体基板之间的间隔有偏差的情况下，也可抑制制造工序变复杂并抑制突出电极的打捆(紧束)。
另外，根据本发明之一形式的电子设备的制造方法，其特征在于，包括：在第一载体基板上安装第一电子部件的工序；通过控制导电材料的涂布量，在上述第一载体基板上形成厚度不同的导电材料的工序；在第二载体基板上安装第二电子部件的工序；在安装上述第二电子部件的第二载体基板上形成突出电极的工序；隔着上述导电材料将在上述第二载体基板上形成的突出电极接合在上述第一载体基板，从而在上述第一载体基板上层叠上述第二载体基板的工序。
由此，通过调整导电性膏的涂布量，可调整第一载体基板和第二载体基板之间的突出电极的粗细，即使在第一载体基板和第二载体基板之间的间隔有偏差的情况下，也可抑制制造工序的复杂化，并抑制突出电极的打捆(紧束)。
附图说明
图1是表示第1实施方式的半导体装置的结构的截面图；
图2是表示图1的半导体装置的制造方法的截面图；
图3是表示第2实施方式的半导体装置的结构的截面图；
图4是表示第3实施方式的半导体装置的制造方法的截面图；
图5是表示第3实施方式的半导体装置的制造方法的截面图；
图6是表示第4实施方式的半导体装置的制造方法的截面图；
图7是表示第5实施方式的半导体装置的简要结构的截面图。
图中，11、21、31、41、51、81、91、211—载体基板，12、13、22、23、42、43、52、53、82、83、92、93、212、223—绝缘膜，12、13a～13c、22a、22b、42a、43a～43c、52a、52b、82a、83a、83b、92a、92b、112、113a、113b、214、215a、215b、226a、226b-开口部，44a、44b、44c、45a、45b、45c、54a、54b、55、72、84、85a、85b、85c、94a、94b、95、214、215a、215b、225a、225b-岸面，16、26a、26b、46、56a、56b、86、96a、96b、216、221—半导体芯片，17、19、29a、29b、47、49a、49b、49c、59a、59b、87、99a、99b、101a、101b、102、217、219、227a、227b—突出电极，18、48、88、21各向异性导电膜，27a、27b、57a、57b、97a、97b—粘接层，28a、28b、58a、58b、98a、98b—导电性引线，30、60、100—密封树脂，71—母基板，89、89a、89b—导电性膏，111—印刷掩膜，114—橡皮滚(squeegee)，121—分散器，222—电极垫片，224—应力缓和层，225—再配置配线，226—焊料抗蚀剂膜，PK11、PK12、PK21、PK22、PK31、PK32、PK41、PK42—半导体封装
具体实施方式
下面参考附图说明本发明的实施方式的半导体装置、电子设备和它们的制造方法。
图1是表示本发明的第1实施方式的半导体装置的结构的截面图。
该第1实施方式改变接合突出电极29a，29b的半导体封装PK11，PK12的双方开口部13a，13b和开口部22a，22b的开口直径的。
在图1中，半导体封装PK11上设有载体基板11。并且载体基板11的里面上设有为配置突出电极19的岸面14。并且，设置岸面14的载体基板11的里面上形成焊料抗蚀剂等的绝缘膜12，绝缘膜12上设置使岸面14的表面露出的开口部12a。
另一方面，载体基板11的表面上分别设有用于分别配置突出电极29a，29b的岸面15a，15b，同时设置配置突出电极17的岸面15c。并且，设置岸面15a～15c的载体基板11的表面上形成焊料抗蚀剂等的绝缘膜13，绝缘膜13上分别设置使岸面15a～15c的表面露出的开口部13a～13c。
这里对应突出电极29a，29b分别设置的开口部13a，13b的开口直径可以设定为例如从载体基板11的中央部向外周部慢慢减小。
并且载体基板11上倒装片安装半导体芯片16，半导体芯片16上设有用于倒装片安装的突出电极17。并且，半导体芯片16上设置的突出电极17隔着各向异性导电片18ACF(各向异性导电膜)接合于岸面15c上。载体基板11的里面上设置的岸面14上设有用于将载体基板11安装在母基板上的突出电极19。
另一方面，半导体封装PK12上设置载体基板21。并且载体基板21的里面上设置分别配置突出电极29a，29b的岸面24a，24b。并且设置岸面24a，24b的载体基板21的里面上形成焊料抗蚀剂等的绝缘膜22，绝缘膜22上分别设有使岸面24a，24b的表面露出的开口部22a，22b。
这里对应突出电极29a，29b分别设置的开口部22a，22b的开口直径可以设定为例如从载体基板21的中央部向外周部慢慢减小。
另一方面，载体基板11的表面上设有用于引线接合连接的岸面25。并且设置岸面25的载体基板21的表面上形成焊料抗蚀剂等的绝缘膜23，绝缘膜23上分别设有使岸面25的表面露出的开口部23a。
并且载体基板21上隔着粘接层27a倒装片安装半导体芯片26a，半导体芯片26a按隔着导电性线28a引线接合连接在岸面25。另外，半导体芯片26a上避开导电性线28a倒装片安装半导体芯片26b，半导体芯片26b隔着粘接层27b固定在半导体芯片26a上，同时隔着导电性线28b引线接合连接在岸面25。作为导电性线28a，28b可使用例如Au线、Al线等。
载体基板21的里面上设置的岸面24a，24b上，以将载体基板21保持在半导体芯片16上的形态、分别设有将载体基板21安装在载体基板11上用的突出电极29a，29b。这里，使突出电极29a，29b避开半导体芯片16的搭在区域来配置，例如可将突出电极29a，29b配置在载体基板21的里面的周围。
半导体芯片26a，26b的安装面侧的载体基板21的整个一面上设置密封树脂30，由该密封树脂30密封半导体芯片26a，26b。密封树脂30密封半导体芯片26a，26b的情况下，可通过使用环氧树脂等的热固化树脂的模压成型等进行。
这里，由于载体基板11和半导体芯片16等的线膨胀系数不同，半导体封装PK11向下侧翘曲，由于载体基板21和密封树脂30等的线膨胀系数不同，半导体封装PK12向上侧翘曲。
并且，例如半导体封装PK11向下侧翘曲、半导体封装PK12向上侧翘曲的状态下，通过分别将突出电极29a，29b接合在载体基板11上设置的岸面15a，15b，可以将载体基板21安装在载体基板11上。
这里，对应突出电极29a，29b的下面分别设置的开口部13a，13b的开口直径和对应突出电极29a，29b的上面分别设置的开口部22a，22b的开口直径双方设定为从载体基板11，21的中央部向外周部分别减小，使得可从层叠的载体基板11，21的两侧控制突出电极29a，29b的变宽。
因此，可抑制突出电极29a，29b的接合面积，并且调整岸面15a，15b和岸面24a，24b之间分别接合的突出电极29a，29b的粗细，在载体基板11，21的翘曲大的情况下，也可确保突出电极29a，29b的必要的接合面积，并且可抑制突出电极29a，29b的打捆(紧束)。
另外，通过改变开口部13a，13b的开口直径和开口部22a，22b的开口直径双方，在载体基板11，21的翘曲大的情况下，也可不改变突出电极29a，29b的体积，抑制突出电极29a，29b的打捆(紧束)。因此抑制在载体基板21上形成突出电极29a，29b时的制造效率的恶化，并且提高载体基板11，21之间的连接可靠性。
例如用焊锡球构成突出电极29a，29b的情况下的球直径都为Φ0.3mm，载体基板21的翘曲为80微米。并且，载体基板11的开口部13a，13b的开口直径为Φ0.3mm，是一定的，载体基板21的中央部的开口部24b的开口直径为Φ0.28mm，此时载体基板21的中央部的安装高度为0.205mm。此时，为将载体基板21的端部的安装高度设为0.285mm，需要载体基板21的开口部24a的开口直径为Φ0.05mm。因此，开口部24a的开口直径变得非常小，突出电极29a和岸面24a的接合面积过小，使得突出电极29a和岸面24a的接合强度不足。
另一方面，载体基板11的中央部的开口部13b的开口直径维持Φ0.3mm、载体基板11的端部的开口部13a的开口直径小至Φ0.28mm时，载体基板21的端部的开口部24a的开口直径可以为Φ0.25mm。因此防止开口部24a的开口直径过小，可以确保必要的安装高度。
另外，作为载体基板11，21，例如可使用两面基板、多层配线基板、叠放基板、带基板或膜基板等，作为载体基板11，21的材质，可使用例如聚酰胺树脂、玻璃环氧树脂、BT树脂、？和环氧树脂的复合物或陶瓷等。作为突出电极16，19，29a，29b，可使用例如Au块、由焊锡材料等覆盖的Cu块，Ni块或焊锡球等。尤其作为突出电极29a，29b可使用焊锡球或导电性膏等。为了将载体基板21安装在载体基板11上，说明了将突出电极29a，29b设置在载体基板21侧的方法，但也可以在载体基板11侧设置突出电极29a，29b。
上述实施方式中，说明了通过ACF接合在载体基板11上安装半导体芯片16的方法，但可使用NCF(非导电膜)接合、ACP(各向异性导电膏)接合、NCP(非导电膏)接合等的其他压接接合，可使用焊锡接合、合金接合等的金属接合。另外，说明了在将半导体芯片26a，26b安装在载体基板21上时使用了引线接合连接的方法，但可将半导体芯片26a，26b倒装片安装在载体基板21上。另外，上述实施方式中，说明了在载体基板11上安装1个半导体芯片16的方法的例子，但载体基板11上可安装多个半导体芯片。载体基板11和载体基板21之间的间隙根据需要可注入树脂。上述实施方式中，表示出在载体基板11上倒装片安装半导体芯片16的例子，但也可以正片安装(未示出)。此时，半导体芯片16可被密封。此时，载体基板11的密封半导体芯片16的部分向下凸出变形，未密封的部分向上凸出变形。
另外，上述实施方式中以下侧的载体基板11向下侧翘曲，上侧的载体基板21向上侧翘曲的情况为例进行说明，但下侧的载体基板11不翘曲、上侧的载体基板21向上侧翘曲的情况下，下侧的载体基板11向下侧翘曲的情况下，两个载体基板11，21向下侧翘曲并且上侧的载体基板21翘曲大的情况下也同样适用。
另外，下侧的载体基板11向上侧翘曲，上侧的载体基板21向下侧翘曲的情况下，下侧的载体基板11没有翘曲、上侧的载体基板21向下侧翘曲的情况下，上侧的载体基板21没有翘曲下侧的载体基板11向上侧翘曲的情况下，双方载体基板11，21向下侧翘曲并且上侧的载体基板11翘曲大的情况下，双方载体基板11，21向上侧翘曲，并且下侧的载体基板21翘曲大的情况下也适用。这些情况下，对应突出电极29a，29b的下面分别设置的开口部13a，13b的开口直径和对应突出电极29a，29b的上面分别设置的开口部22a，22b的开口直径双方可设定为从载体基板11，21的中央部向外周部分别增大。
图2是表示图1的半导体装置的制造方法的截面图。
图2(a)中，半导体封装PK11向下侧翘曲，半导体封装PK21向上侧翘曲。并且，半导体封装PK11上层叠半导体封装PK12的情况下，在载体基板22的岸面24a，24b上分别形成突出电极29a，29b。这里，作为突出电极29a，29b例如使用焊锡球的情况下，实际上可将球的直径设定得相等(即在制造误差的范围内)。
接着如图2(b)所示，将形成了突出电极29a，29b的半导体封装PK12安装在半导体封装PK11上，通过回流处理分别将突出电极29a，29b接合在岸面15a，15b和岸面24a，24b上。
这里分别对应突出电极29a，29b的下面设置的开口部13a，13b的开口直径和开口部22a，22b的开口直径双方设定为，分别从载体基板11，21的中央部向外周部减小，使得将球径相等的焊锡球用作突出电极29a，29b的情况下也可抑制突出电极29a，29b的打捆(紧束)，并且可使载体基板21的安装高度对应载体基板11，21的翘曲。
接着如图2(c)所示，在载体基板11的里面上设置的岸面14上形成用于将载体基板11安装在母基板上的突出电极19。
图3是表示本发明的第2实施方式的半导体装置的结构的截面图。该第2实施方式在分别变化接合突出电极59a，59b的半导体封装PK21，PK22双方的开口部43a，43b和开口部52a，52b的开口直径的同时，改变接合突出电极49a～49c的半导体封装PK21的开口部42a～42c的开口直径。
图3中，半导体封装PK21上设有载体基板41。并且载体基板41的里面上设有用于配置突出电极49a～49c的岸面44a～44c。并且设置岸面44a～44c的载体基板41的里面上形成焊料抗蚀剂等的绝缘膜42，在绝缘膜42上设置分别使岸面44a～44c的表面露出的开口部42a～44c。
这里，分别对应突出电极49a～49c设置的开口部42a～44c的开口直径可设定为例如从载体基板41的中央部向外周部慢慢增大。
另一方面，载体基板41的表面上分别设有用于分别配置突出电极59a，59b的岸面45a，45b的同时，设有用于配置突出电极47的岸面45c。并且，设置岸面45a，45b，45c的载体基板41的表面上形成焊料抗蚀剂等的绝缘膜43，在绝缘膜43上分别设置使岸面45a～45c的表面露出的开口部43a～43c。
这里，分别对应突出电极59a，59b设置的开口部43a，43b的开口直径可设定为例如从载体基板41的中央部向外周部慢慢减小。
并且，载体基板41上倒装片安装半导体芯片46，在半导体芯片46上设有用于倒装片安装的突出电极47。并且半导体芯片43上设置的突出电极47隔着各向异性导电膜48ACF接合于岸面45c上。在载体基板41的里面上设置的岸面44a～44c上设有用于将载体基板41安装在母基板71上的突出电极49a～49c。
另一方面，半导体封装PK22上设有载体基板51。并且载体基板51的里面上分别设有用于分别配置突出电极59a，59b的岸面54a，54b。并且设置岸面54a，54b的载体基板51的里面上形成焊料抗蚀剂等的绝缘膜52，在绝缘膜52上分别设有使岸面54a，54b的表面露出的开口部52a，52b。
这里，对应突出电极59a，59b设置的开口部52a，52b的开口直径可设定为例如从载体基板51的中央部向外周部慢慢减小。
另一方面，载体基板51的表面上设有用于引线接合连接的岸面55。并且，设置岸面55的载体基板51的表面上形成焊料抗蚀剂等的绝缘膜53，在绝缘膜53上设有使岸面55的表面露出的开口部53a。
并且，载体基板51上隔着粘接层57a正片安装半导体芯片56a，半导体芯片56a隔着导电性线58a引线接合连接在岸面55。另外，在半导体芯片56a上避开导电性线58a正片安装半导体芯片56b，半导体芯片56b隔着粘接层57b固定在半导体芯片56a上的同时，隔着导电性线58b引线接合连接于岸面55。
载体基板51的里面上设置的岸面54a，54b上分别设有以将载体基板51保持在半导体芯片46上的形态、将载体基板51安装在载体基板41上的突出电极59a，59b。这里，使突出电极59a，59b避开半导体芯片46的搭载区域来配置，例如在载体基板51的里面周围配置突出电极59a，59b。在半导体芯片56a，56b的安装面侧的载体基板51的整个一面上设置密封树脂60，通过该密封树脂60密封半导体芯片56a，56b。
这里，载体基板41、半导体芯片46等的线膨胀系数不同，例如半导体组建PK21向下侧翘曲，载体基板51、密封树脂60等的线膨胀系数不同，半导体封装PK22向上侧翘曲。
并且，例如半导体封装PK21向下侧翘曲、半导体封装PK22向上侧翘曲的状态下，通过载体基板41上设置的岸面45a，45b上分别接合突出电极59a，59b，可以将载体基板51安装在载体基板41上。
另外，通过在母基板71上设置的岸面72上分别接合突出电极49a～49c，可将层叠载体基板21的载体基板11安装在母基板71上。
这里，将对应突出电极59a，59b的下面分别设置的开口部43a，43b的开口直径和对应突出电极59a，59b的上面分别设置的开口部52a，52b的开口直径双方，可设置为分别从载体基板41，51的中央部向外周部减小，从而可从层叠的载体基板41，51的两侧控制突出电极59a，59b的变宽。
因此，抑制突出电极59a，59b的接合面积的变动量，并且可调整岸面45a，45b和岸面54a，54b之间分别接合的突出电极59a，59b的粗细，即使载体基板41，51的翘曲大的情况下，也可确保突出电极59a，59b的必要的接合面积，并抑制突出电极59a，59b的打捆(紧束)。
另外，在载体基板51和母基板71之间夹持的载体基板41中，不仅一个面上设置的开口部43a，43b的开口直径，而且在另一面上设置的开口部42a～42c的开口直径也变化，从而在载体基板41有翘曲的情况下，不仅抑制接合于载体基板51的突出电极59a，59b的打捆(紧束)，也可抑制接合于母基板71突出电极49a～49c的打捆(紧束)。因此不仅提高载体基板41和载体基板51的连接可靠性，还提高载体基板41和母基板71的连接可靠性。
作为载体基板41，51和母基板71，例如使用两面基板、多层配线基板、叠放基板、带基板或膜基板等，作为载体基板41，51和母基板71的材质，可使用例如聚酰胺树脂、玻璃环氧树脂、BT树脂、？和环氧树脂的复合物或陶瓷等。作为突出电极46，49a～49c，59a，59b，可使用例如Au块、由焊锡材料等覆盖的Cu块，Ni块或焊锡球等。尤其作为突出电极49a～49c，59a，59b可使用焊锡球或导电性膏等。
上述实施方式中，说明了下侧的载体基板41向下侧翘曲、上侧的载体基板51向上侧翘曲的情况下的例子，但同样适用于上侧的载体基板51没有翘曲、下侧的载体基板41向下侧翘曲的情况，双方载体基板41，51向下侧翘曲，下侧的载体基板41翘曲大的情况。
另外，下侧的载体基板41向上侧翘曲的情况下，与上侧的载体基板51的翘曲无关，都将分别对应突出电极49a～49c设置的开口部42a～42c的开口直径设定为从载体基板41的中央部向外周部慢慢减小。
图4，图5是表示本发明的实施方式3的半导体装置的制造方法的截面图。该第3实施方式通过改变印刷掩膜111的掩膜厚度来调整印刷在载体基板81上的导电性膏89a，89b的厚度的。
图4中，在导体封装PK31上设有载体基板81。并且载体基板81的里面上设有用于配置图5(b)的突出电极102的岸面84。并且设置岸面84的载体基板11的里面上形成绝缘膜82，在绝缘膜82上设有用于使岸面84的表面露出的开口部82a。
另一方面，载体基板81的表面上分别设有用于分别接合图5(a)的突出电极101a，101b的岸面85a，85b，同时设有用于配置突出电极87的岸面85c。并且设置岸面85a～85c的载体基板81的表面上形成绝缘膜83，在绝缘膜83上分别设有用于使岸面85a～85c的表面露出的开口部83a～83c。开口部83a～83c的开口直径可设定为实际上相同。
并且，载体基板81上倒装片安装半导体芯片86，在半导体芯片86上设有用于倒装片安装的突出电极87。并且，半导体芯片86上设置的突出电极87隔着各向异性导电膜88ACF接合于岸面85c上。
另一方面，半导体封装PK32上设有载体基板91。并且载体基板91的里面上分别设有用于分别配置突出电极99a，99b的岸面94a，94b。并且设置岸面94a，94b的载体基板91的里面上形成绝缘膜92，在绝缘膜92上分别设有用于使岸面94a，94b的表面露出的开口部92a，92b。开口部92a，92b的开口直径可设定为实际上相同。
另一方面，载体基板91的表面上设有用于引线接合连接的岸面95。并且设置岸面95的载体基板91的表面上形成绝缘膜93，在绝缘膜93上设有用于使岸面95的表面露出的开口部93a。
并且，载体基板91上隔着粘接层97a正片安装半导体芯片96a，半导体芯片96a隔着导电性线98a引线接合连接在岸面95。另外，在半导体芯片96a上避开导电性线98a正片安装半导体芯片96b，半导体芯片96b隔着粘接层97b固定在半导体芯片96a上，同时隔着导电性线98b引线接合连接在岸面95。
另外，载体基板91的里面上设置的岸面94a，94b上，以将载体基板91保持在半导体芯片86上的形态、分别设有将载体基板91安装在载体基板81上的突出电极99a，99b。
在半导体芯片96a，96b的安装面侧的载体基板91的整个一面上设置密封树脂100，通过该密封树脂100密封半导体芯片96a，96b。
另一方面，印刷掩膜111上设有用于填充导电性膏89的开口部113a，113b，同时在印刷掩膜111的转印面侧上设有可插入半导体芯片86的开口部112。这里印刷掩膜111的掩膜厚度对应开口部113a，113b的位置设定得不同，例如设定为从印刷掩膜111的中央部向外周部慢慢加厚。
例如，改变印刷掩膜111的掩膜厚度的情况下，将印刷掩膜111的上面的截面形状保持平坦，将印刷掩膜111的转印面侧的截面形状作成弓形(arch)状。
并且，半导体封装PK31向下侧翘曲、半导体封装PK32向上侧翘曲。在向半导体封装PK31上层叠半导体封装PK32的情况下，向印刷掩膜111的上面供给导电性膏89。然后，分别向印刷掩膜111的开口部113a，113b填充导电性膏89时，将载体基板81压贴在印刷掩膜111上。并且通过在供给导电性膏89的印刷掩膜111上移动橡皮辊114，将导电性膏89分别填充到开口部113a，113b中。这里，通过从印刷掩膜111的中央部向外周部慢慢增大掩膜厚度，与配置在中央部的开口部113b相比，端部配置的开口部113a的填充量更多。
并且，如图4(b)所示，通过将印刷掩膜111的开口部113a，113b填充的导电性膏89转印到载体基板81的岸面85a，85b上，分别将导电性膏89a，89b印刷到载体基板81的岸面85a，85b上。这里，与开口部13b中填充的导电性膏89的填充量相比，在开口部113a中填充的导电性膏89的填充量多。因此，与载体基板81的岸面85b上的导电性膏89b的厚度相比，岸面85a上导电性膏89a的厚度可加厚。
接着如图4(c)所示，印刷导电性膏89a，89b的半导体封装PK31上安装形成了突出电极99a，99b的半导体封装PK32。
接着如图5(a)所示，通过进行回流处理，使导电性膏89a，89b和突出电极99a，99b熔融。并且，分别将导电性膏89a，89b和突出电极99a，99b构成的突出电极101a，101b分别接合在岸面85a，85b和岸面94a，94b上。
由此，可在载体基板81的岸面85a，85b上统一形成导电性膏89a，89b，可对应载体基板81和载体基板91之间的间隔改变突出电极101a，101b的体积。因此，在载体基板81，91有翘曲的情况下，可抑制突出电极101a，101b的打捆(紧束)，抑制制造效率的恶化，并且提高载体基板81，91之间的连接可靠性。
接着如图5(b)所示，在载体基板81的里面上设置的岸面84上形成将载体基板81安装在母基板上的突出电极89。
图6是表示本发明的第4实施方式的半导体装置的制造方法的截面图，该第4实施方式通过调整导电性膏89的涂布量可调整载体基板81上涂布的导电性膏89a，89b的厚度。
图6中，在载体基板81的岸面85a，85b上形成导电性膏89a，89b时，使用分散器121。并且，按岸面85a，85b调整导电性膏89的供给量，并在载体基板81的岸面85a，85b上形成导电性膏89a，89b。
由此，可对应载体基板81和载体基板91之间的间隔改变突出电极101a，101b的体积，在载体基板81，91有翘曲的情况下也可抑制突出电极101a，101b的打捆(紧束)。
图7是表示本发明的第5实施方式的半导体装置的结构的截面图。该第5实施方式改变对应W-CSP(晶片级一芯片尺寸封装)的突出电极227a，227b设置的开口部226a，226b的开口直径。
图7中，半导体封装PK41上设有载体基板211。载体基板211的里面上设有用于配置突出电极219的岸面214。并且设置岸面214的载体基板211的里面上形成焊料抗蚀剂等的绝缘膜212，在绝缘膜212上设有用于使岸面214的表面露出的开口部212a。
另一方面，载体基板211的表面上分别设有用于分别配置突出电极229a，229b的岸面215a，215b，同时设有用于配置突出电极217的岸面215c。并且设置岸面215a～215c的载体基板211的表面上形成焊料抗蚀剂等的绝缘膜213，在绝缘膜213上分别设有用于使岸面215a～215c的表面露出的开口部213a～213c。
这里，对应突出电极229a，229b分别设置的开口部213a，213b的开口直径可设定为例如从载体基板211的中央部向外周部慢慢减小。
并且，在载体基板211上倒装片安装半导体芯片216，半导体芯片216上设有用于倒装片安装的突出电极217。并且，半导体芯片216上设置的突出电极217隔着各向异性导电膜21865ACF接合在岸面215c。载体基板211的里面设置的岸面214上，设有为了将载体基板211安装到母基板上的突出电极219。
另一方面，半导体封装PK42上设置载体基板221，载体基板221上设置电极垫片222的同时，露出电极垫片222，设置绝缘膜223。并且载体基板221上露出电极垫片222形成应力缓和层224，电极垫片222上形成沿着应力缓和层224延伸的再配置配线225的同时，在应力缓和层224上设有用于分别配置突出电极227a，227b的岸面225a，225b。
并且，在再配置配线225和岸面225a，225b上形成焊料抗蚀剂膜226，在焊料抗蚀剂膜226上在应力缓和层224中形成分别露出岸面225a，225b的开口部226a，226b。
这里，对应突出电极227a，227b分别设置的开口部226a，226b的开口直径可设定为例如从半导体芯片221的中央部向外周部慢慢减小。
并且，隔着开口部226a，226b露出的岸面225a，225b上分别设有以将半导体芯片221保持在半导体芯片216上并倒装片安装半导体芯片221的突出电极227a，227b。突出电极227a，227b可避开半导体芯片216的搭载区域配置，例如可将突出电极227a，227b配置在半导体芯片221的周围。
这里，由于载体基板211、半导体芯片216等的线膨胀系数不同，例如半导体封装PK41向下侧翘曲，由于半导体芯片221、应力缓和层224等的线膨胀系数不同，例如半导体封装PK42也向下侧翘曲，半导体封装PK41比半导体封装PK42翘曲大。
并且，例如在半导体封装PK41向下侧翘曲、半导体封装PK42也向下侧翘曲、半导体封装PK41比半导体封装PK42翘曲大的状态下，通过分别将突出电极227a，227b分别接合于载体基板211上设置的岸面215a，215b，可将半导体芯片221安装在载体基板221上。上述例子中，导体封装PK41比半导体封装PK42翘曲大，但可以是导体封装PK42比半导体封装PK41翘曲大。
由此，可将W-CSP层叠在倒装片安装半导体芯片216的载体基板211上，在半导体芯片216，221的种类、大小不同的情况下也可不在半导体芯片216，221之间插入载体基板，将半导体芯片221三维安装在半导体芯片216上，同时可从载体基板211和半导体芯片221的两侧控制突出电极227a，227b的变宽。
因此在半导体封装PK41，PK42有翘曲的情况下，可抑制半导体芯片216，221层叠时的高度增大，并且抑制突出电极227a，227b的打捆(紧束)，可抑制三维安装时的连接可靠性的恶化，实现半导体芯片216，221安装时的节省空间。
另外，上述实施方式中，说明了从半导体芯片221的中央部向外周部慢慢减小开口部226a，226b的开口直径的情况，但在半导体封装PK42向下侧翘曲的情况下，可设定为从半导体芯片221的中央部向外周部慢慢增大开口部226a，226b的开口直径。
上述的半导体装置和电子设备可适用于例如液晶显示装置、便携电话、便携信息终端、摄像机、数码相机、MD(Mini Disc)播放器等的电子仪器，可实现电子仪器的小型化、轻量化，并且提高电子仪器的可靠性。
上述实施方式中，举例说明了安装半导体芯片或半导体封装的方法，但本发明不限于层叠半导体芯片或半导体封装的方法，例如可层叠弹性表面波(SAW)元件等的陶瓷元件、光调制器和光开关等的光学元件、磁传感器和生物传感器等的各种传感器类等。

Claims (22)

1.一种半导体装置，其特征在于，包括：
形成了突出电极的接合面积彼此不同的多个第一接合面的第一半导体封装；
分别与上述第一接合面相对向配置、形成了突出电极的接合面积彼此不同的多个第二接合面的第二半导体封装。
2.根据权利要求1所述的半导体装置，其特征在于，上述接合面积是接合上述突出电极的岸面上的绝缘膜的开口面积。
3.根据权利要求1或2所述的半导体装置，其特征在于，上述接合面积从上述半导体封装的中央部向外周部慢慢变化。
4.根据权利要求1～3中的任意1项所述的半导体装置，其特征在于，随着上述第一半导体封装和上述第二半导体封装之间的间隔变宽，上述第一接合面的接合面积和上述第二接合面的接合面积慢慢减小。
5.根据权利要求1～4中的任意1项所述的半导体装置，其特征在于，与上述多个接合面分别接合的突出电极的体积实质上相同。
6.一种半导体装置，其特征在于，包括：
第一半导体封装；和
分别隔着体积彼此不同的多个突出电极层叠在上述第一半导体封装上的第二半导体封装。
7.根据权利要求6所述的半导体装置，其特征在于，突出电极的体积从上述半导体封装的中央部向外周部慢慢变化的。
8.根据权利要求7所述的半导体装置，其特征在于，随着上述第一半导体封装和上述第二半导体封装之间的间隔变宽，上述突出电极的体积慢慢增大。
9.根据权利要求6～8中的任意1项所述的半导体装置，其特征在于，上述突出电极的导电性膏的量不同。
10.根据权利要求1～9中的任意1项所述的半导体装置，其特征在于，上述第一半导体封装包括第一载体基板和倒装片安装在上述第一载体基板上的第一半导体芯片，而上述第二半导体封装包括隔着上述突出电极安装在上述第一载体基板上，以使之保持在上述第一半导体芯片上的第二载体基板，搭载在上述第二载体基板上的第二半导体芯片，和密封上述第二半导体芯片的密封件。
11.根据权利要求10所述的半导体装置，其特征在于，上述第一半导体封装是在上述第一载体基板上倒装片安装上述第一半导体芯片的球栅阵列，上述第二半导体封装是模压密封上述第二载体基板上搭载的第二半导体芯片的球栅阵列或芯片尺寸封装。
12.一种电子设备，其特征在于，包括：
形成了突出电极的接合面积彼此不同的多个第一接合面的第一载体基板；
倒装片安装在上述第一载体基板上的第一电子部件；
分别与上述第一接合面相对向配置、形成了上述突出电极的接合面积彼此不同的多个第二接合面的第二载体基板；
上述第二载体基板上搭载的第二电子部件；
密封上述第二电子部件的密封件。
13.一种电子设备，其特征在于，包括：
第一载体基板；
倒装片安装在上述第一载体基板的第一电子部件；
分别隔着体积彼此不同的多个突出电极安装在上述第一载体基板上，以使之保持在上述第一电子部件上的第二载体基板；
上述第二载体基板上设置的第二电子部件；
密封上述第二电子部件的密封件。
14.一种半导体封装，其特征在于，对应连接自身封装的对方封装的翘曲，改变接合于自身封装的突出电极的接合面的接合面积。
15.一种电子仪器，其特征在于，包括：
形成了突出电极的接合面积彼此不同的多个第一接合面的第一半导体封装；
分别与上述第一接合面相对向配置、形成了上述突出电极的接合面积彼此不同的多个第二接合面的第二半导体封装；
已安装上述第二半导体封装的母基板。
16.一种电子仪器，其特征在于，包括：
第一半导体封装；
分别隔着体积彼此不同的多个突出电极层叠在上述第一半导体封装上的第二半导体封装；
安装上述第二半导体封装的母基板。
17.一种半导体装置的制造方法，其特征在于，包括：
在第一半导体封装上设置的第一岸面上的绝缘膜上形成开口面积彼此不同的第一开口部的工序；
在第二半导体封装上设置的第二岸面上的绝缘膜上形成开口面积彼此不同的第二开口部的工序；
在已形成上述第二开口部的第二岸面上形成突出电极的工序；
通过将上述第二岸面上形成的突出电极接合于上述第一岸面上，在上述第一半导体封装上层叠上述第二半导体封装的工序。
18.一种半导体装置的制造方法，其特征在于，包括：
通过隔着具有掩膜厚度彼此不同的印刷面的印刷掩膜涂布导电材料，在第一半导体封装上形成厚度不同的导电材料的工序；
在第二半导体封装上形成突出电极的工序；
隔着上述导电材料将上述第二半导体封装上形成的突出电极接合在上述第一半导体封装，从而在上述第一半导体封装上层叠上述第二半导体封装的工序。
19.一种半导体装置的制造方法，其特征在于，包括：
通过控制导电材料的涂布量在第一半导体封装上形成厚度不同的导电材料的工序；
在第二半导体封装上形成突出电极的工序；
隔着上述导电材料将上述第二半导体封装上形成的突出电极接合在上述第一半导体封装，从而在上述第一半导体封装上层叠上述第二半导体封装的工序。
20.一种电子设备的制造方法，其特征在于，包括：
在第一载体基板上设置的第一岸面上的绝缘膜上形成开口面积不同的第一开口部的工序；
在上述第一载体基板上安装第一电子部件的工序；
在第二载体基板上设置的第二岸面上的绝缘膜上形成开口面积不同的第二开口部的工序；
在上述第二载体基板上安装第二电子部件的工序；
在形成上述第二开口部的第二岸面上形成突出电极的工序；
通过将上述第二岸面上形成的突出电极接合于上述第一岸面上，在上述第一载体基板上层叠上述第二载体基板的工序。
21.一种电子设备的制造方法，其特征在于，包括：
在第一载体基板上安装第一电子部件的工序；
通过隔着具有掩膜厚度不同的印刷面的印刷掩膜涂布导电材料，在上述第一载体基板上形成厚度不同的导电材料的工序；
在第二载体基板上安装第二电子部件的工序；
在安装第二电子部件的第二载体基板上形成突出电极的工序；
隔着上述导电材料将上述第二载体基板上形成的突出电极接合在上述第一载体基板，从而在上述第一载体基板上层叠上述第二载体基板的工序。
22.一种电子设备的制造方法，其特征在于，包括：
在第一载体基板上安装第一电子部件的工序；
通过控制导电材料的涂布量，在上述第一载体基板上形成厚度不同的导电材料的工序；
在第二载体基板上安装第二电子部件的工序；
在已安装上述第二电子部件的第二载体基板上形成突出电极的工序；
隔着上述导电材料将上述第二载体基板上形成的突出电极接合在上述第一载体基板，从而在上述第一载体基板上层叠上述第二载体基板的工序。
CNB2004100301876A 2003-03-24 2004-03-19 半导体装置及制法、半导体封装、电子设备及制法、电子仪器 Expired - Fee Related CN100380660C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003081221A JP4096774B2 (ja) 2003-03-24 2003-03-24 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2003081221 2003-03-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100854035A Division CN101241906A (zh) 2003-03-24 2004-03-19 半导体装置及制法、半导体封装、电子设备及制法、电子仪器

Publications (2)

Publication Number Publication Date
CN1532931A true CN1532931A (zh) 2004-09-29
CN100380660C CN100380660C (zh) 2008-04-09

Family

ID=33294857

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100301876A Expired - Fee Related CN100380660C (zh) 2003-03-24 2004-03-19 半导体装置及制法、半导体封装、电子设备及制法、电子仪器
CNA2008100854035A Pending CN101241906A (zh) 2003-03-24 2004-03-19 半导体装置及制法、半导体封装、电子设备及制法、电子仪器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2008100854035A Pending CN101241906A (zh) 2003-03-24 2004-03-19 半导体装置及制法、半导体封装、电子设备及制法、电子仪器

Country Status (3)

Country Link
US (1) US7091619B2 (zh)
JP (1) JP4096774B2 (zh)
CN (2) CN100380660C (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582967B2 (en) 2005-08-01 2009-09-01 Seiko Epson Corporation Semiconductor device, electronic module, and method of manufacturing electronic module
CN102456660A (zh) * 2010-10-14 2012-05-16 三星电子株式会社 堆叠式半导体封装件及其制造方法和半导体器件
CN103066032A (zh) * 2011-10-24 2013-04-24 台湾积体电路制造股份有限公司 封装件及其形成方法
CN103748678A (zh) * 2011-08-16 2014-04-23 英特尔公司 用于大底座封装和大管芯层叠封装结构的偏移中介层
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN106469782A (zh) * 2015-08-21 2017-03-01 Tdk株式会社 磁传感器装置
CN107946256A (zh) * 2016-11-01 2018-04-20 日月光半导体制造股份有限公司 半导体装置封装和其形成方法
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡
CN111192869A (zh) * 2020-01-08 2020-05-22 錼创显示科技股份有限公司 基板和显示设备
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20060267174A1 (en) * 2005-02-09 2006-11-30 William Macropoulos Apparatus and method using stackable substrates
US20070013042A1 (en) * 2005-06-20 2007-01-18 Nokia Corporation Electronic module assembly with heat spreader
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
JP4703356B2 (ja) * 2005-10-19 2011-06-15 パナソニック株式会社 積層型半導体装置
JP4637720B2 (ja) * 2005-10-28 2011-02-23 パナソニック株式会社 半導体装置およびその製造方法
KR101131138B1 (ko) 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP4719009B2 (ja) 2006-01-13 2011-07-06 ルネサスエレクトロニクス株式会社 基板および半導体装置
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP4191204B2 (ja) * 2006-05-12 2008-12-03 エルピーダメモリ株式会社 半導体装置およびその製造方法
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
JP2008166373A (ja) 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US8709934B2 (en) * 2007-06-05 2014-04-29 Stats Chippac Ltd. Electronic system with vertical intermetallic compound
JP5192860B2 (ja) * 2008-03-18 2013-05-08 日本特殊陶業株式会社 パッケージ
JP5193898B2 (ja) * 2009-02-12 2013-05-08 新光電気工業株式会社 半導体装置及び電子装置
US8716868B2 (en) 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module
JP4676013B2 (ja) * 2009-06-30 2011-04-27 株式会社東芝 電子機器
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
KR101096039B1 (ko) * 2009-11-09 2011-12-19 주식회사 하이닉스반도체 인쇄회로기판 및 이를 이용한 반도체 패키지
JP2011171427A (ja) 2010-02-17 2011-09-01 Canon Inc 積層型半導体装置
US8183696B2 (en) 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8299596B2 (en) 2010-12-14 2012-10-30 Stats Chippac Ltd. Integrated circuit packaging system with bump conductors and method of manufacture thereof
US8613135B2 (en) * 2011-05-06 2013-12-24 National Tsing Hua University Method for non-planar chip assembly
US9155881B2 (en) 2011-05-06 2015-10-13 Iridium Medical Technology Co, Ltd. Non-planar chip assembly
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
JP6184061B2 (ja) * 2012-05-29 2017-08-23 キヤノン株式会社 積層型半導体装置及び電子機器
US8859335B2 (en) * 2012-11-02 2014-10-14 Fujitsu Limited Method and system for controlling chip inclination during flip-chip mounting
TWI546911B (zh) * 2012-12-17 2016-08-21 巨擘科技股份有限公司 封裝結構及封裝方法
US20140233166A1 (en) * 2013-02-19 2014-08-21 Norman E. O'Shea Flexible powered cards and devices, and methods of manufacturing flexible powered cards and devices
US20140231993A1 (en) * 2013-02-21 2014-08-21 Marvell World Trade Ltd. Package-on-package structures
US8970051B2 (en) * 2013-06-28 2015-03-03 Intel Corporation Solution to deal with die warpage during 3D die-to-die stacking
US9795038B2 (en) * 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package
KR102341794B1 (ko) * 2015-01-15 2021-12-21 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
US9449912B1 (en) * 2015-06-11 2016-09-20 Stmicroelectronics Pte Ltd Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
KR20170060372A (ko) * 2015-11-24 2017-06-01 에스케이하이닉스 주식회사 휘어진 칩을 이용한 플렉서블 패키지
JP6486855B2 (ja) * 2016-03-16 2019-03-20 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US10964660B1 (en) * 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US11694984B2 (en) * 2019-08-30 2023-07-04 Advanced Semiconductor Engineering, Inc. Package structure including pillars and method for manufacturing the same
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
TWI720772B (zh) * 2020-01-08 2021-03-01 錼創顯示科技股份有限公司 基板和顯示裝置

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US5120678A (en) 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
GB9312328D0 (en) 1993-06-15 1993-07-28 Lexor Technology Limited A method of brazing
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
KR970000214B1 (ko) 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
US5432358A (en) * 1994-03-24 1995-07-11 Motorola, Inc. Integrated electro-optical package
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
JPH08115989A (ja) 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
JPH092685A (ja) 1995-06-20 1997-01-07 Ricoh Co Ltd 画像形成装置
KR19990067623A (ko) 1995-11-28 1999-08-25 가나이 쓰도무 반도체장치와 그 제조방법 및 실장기판
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
JP2806357B2 (ja) 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
JPH1084076A (ja) 1996-09-05 1998-03-31 Hitachi Ltd 半導体装置およびその製造方法
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
JPH10163386A (ja) 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP2964983B2 (ja) 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP3564946B2 (ja) 1997-06-09 2004-09-15 株式会社デンソー フリップチップの実装構造
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies, Inc. Halbleiter-flipchippackung und herstellungsverfahren dafür
JPH1174312A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置およびはんだバンプの形成方法
JP3230487B2 (ja) 1998-04-20 2001-11-19 住友金属工業株式会社 三次元パッケージおよびその製造方法
US6369444B1 (en) 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
JP2000040713A (ja) 1998-07-23 2000-02-08 Citizen Watch Co Ltd 半導体パッケージの製造方法
JP3201353B2 (ja) 1998-08-04 2001-08-20 日本電気株式会社 半導体装置とその製造方法
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
TW434767B (en) 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
US6573119B1 (en) 1999-02-17 2003-06-03 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device
US6023097A (en) 1999-03-17 2000-02-08 Chipmos Technologies, Inc. Stacked multiple-chip module micro ball grid array packaging
US6034425A (en) 1999-03-17 2000-03-07 Chipmos Technologies Inc. Flat multiple-chip module micro ball grid array packaging
JP2001015633A (ja) 1999-06-29 2001-01-19 Hitachi Ltd 半導体装置
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
TW415056B (en) 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
JP2001156212A (ja) 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3668074B2 (ja) 1999-10-07 2005-07-06 松下電器産業株式会社 半導体装置およびその製造方法
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3881488B2 (ja) 1999-12-13 2007-02-14 株式会社東芝 回路モジュールの冷却装置およびこの冷却装置を有する電子機器
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6396116B1 (en) * 2000-02-25 2002-05-28 Agilent Technologies, Inc. Integrated circuit packaging for optical sensor devices
US6731009B1 (en) 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
EP1189282A4 (en) * 2000-03-21 2006-02-15 Mitsubishi Electric Corp SEMICONDUCTOR ARRANGEMENT, METHOD FOR THE PRODUCTION OF ELECTRONIC SWITCHING, ELECTRONIC SWITCHING, AND PORTABLE INFORMATION TERMINAL
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP2001352035A (ja) 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6461881B1 (en) 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
JP2002057273A (ja) 2000-08-07 2002-02-22 Orient Semiconductor Electronics Ltd 集積回路パッケージ用積み重ねダイセット
JP2002134650A (ja) 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP4451559B2 (ja) 2000-10-26 2010-04-14 パナソニック株式会社 半導体装置およびその製造方法
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
KR20020065045A (ko) * 2001-02-05 2002-08-13 삼성전자 주식회사 확장 패드들을 포함하는 반도체 칩 패키지
JP3854819B2 (ja) 2001-04-27 2006-12-06 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4629912B2 (ja) 2001-05-25 2011-02-09 富士通セミコンダクター株式会社 はんだバンプの形成方法
US6586684B2 (en) * 2001-06-29 2003-07-01 Intel Corporation Circuit housing clamp and method of manufacture therefor
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
JP3866591B2 (ja) 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
KR20030044255A (ko) * 2001-11-29 2003-06-09 한국전자통신연구원 플립칩 본딩 광모듈 패키지 및 그 패키징 방법
JP2003218150A (ja) 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
JP2003318361A (ja) 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6903458B1 (en) 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
JP4072020B2 (ja) 2002-08-09 2008-04-02 日本電波工業株式会社 表面実装水晶発振器
JP2004079923A (ja) 2002-08-22 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
US6654250B1 (en) * 2002-09-25 2003-11-25 International Business Machines Corporation Low-stress compressive heatsink structure
JP2004179232A (ja) 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
US6750549B1 (en) * 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
JP4475875B2 (ja) 2003-02-26 2010-06-09 イビデン株式会社 プリント配線板
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
JP4096774B2 (ja) 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US20040262368A1 (en) * 2003-06-26 2004-12-30 Haw Tan Tzyy Ball grid array solder joint reliability

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582967B2 (en) 2005-08-01 2009-09-01 Seiko Epson Corporation Semiconductor device, electronic module, and method of manufacturing electronic module
TWI556324B (zh) * 2010-10-14 2016-11-01 三星電子股份有限公司 堆疊式半導體封裝、包含該堆疊式半導體封裝的半導體裝置以及該堆疊式半導體封裝的製造方法
CN102456660A (zh) * 2010-10-14 2012-05-16 三星电子株式会社 堆叠式半导体封装件及其制造方法和半导体器件
CN103748678B (zh) * 2011-08-16 2016-09-14 英特尔公司 用于大底座封装和大管芯层叠封装结构的偏移中介层
US10446530B2 (en) 2011-08-16 2019-10-15 Intel Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
CN103748678A (zh) * 2011-08-16 2014-04-23 英特尔公司 用于大底座封装和大管芯层叠封装结构的偏移中介层
US11978730B2 (en) 2011-08-16 2024-05-07 Intel Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
US11798932B2 (en) 2011-08-16 2023-10-24 Intel Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
US10607976B2 (en) 2011-08-16 2020-03-31 Intel Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
CN103066032B (zh) * 2011-10-24 2016-02-10 台湾积体电路制造股份有限公司 封装件及其形成方法
US9627369B2 (en) 2011-10-24 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods for forming the same
CN103066032A (zh) * 2011-10-24 2013-04-24 台湾积体电路制造股份有限公司 封装件及其形成方法
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104377181B (zh) * 2013-08-15 2018-06-15 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN106469782B (zh) * 2015-08-21 2019-03-12 Tdk株式会社 磁传感器装置
CN106469782A (zh) * 2015-08-21 2017-03-01 Tdk株式会社 磁传感器装置
CN107946256B (zh) * 2016-11-01 2019-11-15 日月光半导体制造股份有限公司 半导体装置封装和其形成方法
CN107946256A (zh) * 2016-11-01 2018-04-20 日月光半导体制造股份有限公司 半导体装置封装和其形成方法
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法
US11894358B2 (en) 2019-09-17 2024-02-06 Kioxia Corporation Semiconductor device and manufacturing method thereof
CN112530880B (zh) * 2019-09-17 2024-02-09 铠侠股份有限公司 半导体装置及半导体装置的制造方法
CN111192869A (zh) * 2020-01-08 2020-05-22 錼创显示科技股份有限公司 基板和显示设备
CN111192869B (zh) * 2020-01-08 2022-08-02 錼创显示科技股份有限公司 基板和显示设备

Also Published As

Publication number Publication date
CN101241906A (zh) 2008-08-13
US7091619B2 (en) 2006-08-15
US20040222510A1 (en) 2004-11-11
JP4096774B2 (ja) 2008-06-04
CN100380660C (zh) 2008-04-09
JP2004289002A (ja) 2004-10-14

Similar Documents

Publication Publication Date Title
CN1532931A (zh) 半导体装置及制法、半导体封装、电子设备及制法、电子仪器
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1041035C (zh) 多芯片模块
CN1122304C (zh) 树脂封装型半导体装置的制造方法
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1790651A (zh) 芯片集成基板的制造方法
CN1531090A (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1700466A (zh) 半导体封装体及其形成方法
CN1320965A (zh) 半导体封装及其制造方法
CN1622328A (zh) 半导体器件及其制造方法
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1554120A (zh) 具有大容量热接触面的电子组件及其制造方法
CN1368760A (zh) 半导体设备
CN1476100A (zh) 摄像机模块及其制造方法
CN1167127C (zh) 半导体器件
CN1649162A (zh) 光传感器模块
CN1835222A (zh) 半导体器件及其制造方法
CN1601740A (zh) 载带自动键合式半导体装置
CN1250225A (zh) 半导体器件的生产方法
CN1638122A (zh) 制造半导体器件的方法
CN1531089A (zh) 半导体装置、电子设备及它们制造方法，以及电子仪器
CN1542963A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1795567A (zh) 发光器件
CN101030565A (zh) 高频集成电路封装构造及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20160319