CN1601740A - 载带自动键合式半导体装置 - Google Patents

载带自动键合式半导体装置 Download PDF

Info

Publication number
CN1601740A
CN1601740A CNA2004100879833A CN200410087983A CN1601740A CN 1601740 A CN1601740 A CN 1601740A CN A2004100879833 A CNA2004100879833 A CN A2004100879833A CN 200410087983 A CN200410087983 A CN 200410087983A CN 1601740 A CN1601740 A CN 1601740A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
chip
pad
plane graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100879833A
Other languages
English (en)
Inventor
牛岛利弘
马场勋
住吉贵充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1601740A publication Critical patent/CN1601740A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

公开一种TAB方式的BGA型半导体装置。该半导体装置，具备：具有焊盘的半导体芯片；已粘接到上述半导体芯片上边的绝缘性基材；分别具有在上述绝缘性基材上边形成的，连接到上述半导体芯片的焊盘上的键合部分、连接到外部电极上的焊盘部分和把上述键合部分与上述焊盘部分连接起来的布线部分的导电性图形；和至少除去上述键合部分和上述焊盘部分之外，把在上述绝缘性基材上边形成的上述导电性图形被覆起来的被覆层，其中，上述被覆层的边沿与上述键合部分之间的交角大于90度。

Description

载带自动键合式半导体装置
本申请是株式会社东芝提交的申请日为2000年12月8日、申请号为00135290.3、发明名称为“载带自动键合式半导体装置”的发明专利申请的分案申请。
技术领域
本发明涉及半导体装置，特别是涉及TAB(载带自动键合)方式的球栅阵列型半导体装置。
背景技术
图1A是现有TAB带的平面图，图1B是沿图1A中的1B-1B线的剖面图，图1C是沿图1A中的1C-1C线的剖面图。
如图1A～图1C所示，在聚酰亚胺带(绝缘性基材)1的表面上边，形成由铜(Cu)构成的Cu图形2。Cu图形2，例如可以采用用粘接剂把例如Cu箔粘接到聚酰亚胺带1上，以具有例如与Cu图形对应的图形的抗蚀剂层为掩模，刻蚀Cu箔的办法形成。在聚酰亚胺带1的表面上边，形成阻焊剂层3，该阻焊剂层3，至少除去金属丝键合部分2WB和球形焊盘2BP之外，把Cu图形2被覆起来。
在聚酰亚胺带1的背面上边形成粘接剂层4。把保护带5粘贴到粘接剂层4上边。
半导体芯片6装载到上述TAB带上边的同时，中间存在着粘接剂层4粘接到TAB带上。
如图2A所示，该粘接，首先从装载装置的晶片·芯片托盘中拾取半导体芯片6，然后，把芯片6装载到压粘装置的下侧的模具22上边。
其次，如图2B所示，在进行了已剥掉了保护带5的TAB带与芯片6之间的位置修正之后，使上侧模具23下降，把TAB带热压粘接到芯片6上。借助于此，芯片6被粘接到TAB带上。
但是，在现有的TAB带中，如图1B、图1C或图2B所示，在已形成了Cu图形2的面上，由于Cu图形的有无而形成有凹凸。凹部20是没有Cu图形2的部分，凸部21是有Cu图形2的部分。
为此，在把芯片6热压粘接到TAB带上时，如图2C所示，压力将集中于凸部21上，对于凹部20则难于加上压力。该压力的分布差，将产生TAB带与芯片6之间贴紧力之差，会变成为日后剥落的原因。
此外，在现有的TAB带中，如图3A、图3B所示，阻焊剂层3与金属丝键合部分2WB之间的交叉角度θ将形成不足90度的部分。
为此，在向TAB带上边印刷阻焊剂时，特别是在金属丝键合部分2WB附近的Cu图形2中，在膏状的阻焊剂的阻焊剂流内将产生不均匀，气泡24易于卷入到阻焊剂层3内来。
当在阻焊剂层3内或在阻焊剂层3与聚酰亚胺带1之间发生了气泡时，水分将从外部侵入气泡内，随着时间的流逝，Cu图形会不断地被腐蚀。
发明内容
本发明就是有鉴于上述的问题而发明的，其第1个目的在于，提供减小带与芯片之间的贴紧力之差，且具有稳定的贴紧性的半导体装置。
此外，第2个目的在于，提供抑制气泡的发生，对于导电性图形的腐蚀具有高可靠性的半导体装置。
为了实现上述第1个目的，在本发明的第1方案中，
提供了一种半导体装置，具备：
具有焊盘的半导体芯片；
已粘接到上述半导体芯片上边的绝缘性基材；
在上述绝缘性基材上边形成，分别含有连接到上述半导体芯片的焊盘上的键合部分、连接到外部电极上的焊盘部分和把上述键合部分与上述焊盘部分连接起来的布线部分的导电性图形；和
在上述绝缘性基材上的上述导电性图形之间以及形成有上述焊盘的焊盘区域外侧的周边区域中的至少一方上形成的电悬浮的岛状部分。
倘采用具有上述构成的半导体装置，则可以采用在导电性图形上设置电悬浮的岛状部分的办法，来缓和因导电性图形的有无而产生的凹凸。为此，与现有技术比，可以缓和压力分布之差，减小带与芯片之间的贴紧力之差。因而，可以得到具有稳定的贴紧性的半导体装置。
此外，为了实现上述第1个目的，在本发明的第2方案中，
提供了一种半导体装置，具备：
具有焊盘的半导体芯片；
已粘接到上述半导体芯片上边的绝缘性基材；和
分别具有在上述绝缘性基材上边形成的，连接到上述半导体芯片的焊盘上的键合部分、连接到外部电极上的焊盘部分和把上述键合部分与上述焊盘部分连接起来的同时具有宽度不同的扩张部分的布线部分的导电性图形。
倘采用具有上述构成的半导体装置，则可以采用在导电性图形的布线部分上设置宽度彼此不同的部分的办法。来缓和因导电性图形2的有无而产生的凹凸。为此，与实施方案1一样，与现有技术比可以缓和压力分布之差，减小带与芯片之间的贴紧力之差。因而，可以得到具有稳定的贴紧性的半导体装置。
为了实现上述第2个目的，在本发明的第3方案中，
提供了一种半导体装置，具备：
具有焊盘的半导体芯片；
已粘接到上述半导体芯片上边的绝缘性基材；
分别具有在上述绝缘性基材上边形成的，连接到上述半导体芯片的焊盘上的键合部分、连接到外部电极上的焊盘部分和把上述键合部分与上述焊盘部分连接起来的布线部分的导电性图形；和
至少除去上述键合部分和上述焊盘部分之外，把在上述绝缘性基材上边形成的上述导电性图形被覆起来的被覆层，
其中，上述被覆层的边沿与上述键合部分之间的交角大于90度。
倘采用具有上述构成的半导体装置，采用使被覆层与端子部分之间的交叉角度变成为90度以上的办法，在形成被覆层之际，特别是在端子部分附近的导电性图形上边，被覆层就难于卷进气泡。为此可以得到气泡的发生受到抑制，对于导电性图形的腐蚀具有高可靠性的半导体装置。
附图说明
图1A是现有的TAB带的平面图。
图1B是沿图1A中的1B-1B线的剖面图。
图1C是沿图1A中的1C-1C线的剖面图。
图2A、图2B和图2C的剖面图分别示出了热压粘接工序。
图3A是现有的TAB带的平面图。
图3B是沿图3A中的3B-3B线的剖面图。
图4A是本发明的实施例1的半导体装置的平面图。
图4B是沿图4A中的4B-4B线的剖面图。
图4C的剖面图示出了装置完成后的情况。
图5A、图5B、图5C和图5D的剖面图分别示出了本发明的半导体装置的制造方法。
图6A的平面图示出了本发明的半导体装置所具备的TAB带的第1基本图形。
图6B是沿图6A中的6B-6B线的剖面图。
图6C是沿图6A中的6C-6C线的剖面图。
图7A、图7B和图7C的剖面图分别示出了热压粘接工序。
图8A、图8B、图8C和图8D的平面图分别示出了岛状部分的基本的图形。
图9A的平面图示出了本发明的半导体装置所具备的TAB带的第2基本图形。
图9B是沿图9A中的9B-9B线的剖面图。
图9C是沿图9A中的9C-9C线的剖面图。
图10A、图10B和图10C的剖面图分别示出了热压粘接工序。
图11A、图11B、图11C和图11D的平面图分别示出了扩张部分的基本的图形。
图12A的平面图示出了本发明的半导体装置所具备的TAB带的第3基本图形。
图12B是沿图12A中的12B-12B线的剖面图。
图13A和图13B的平面图分别示出了印刷工序。
图14A和图14B的平面图分别示出了键合部分的基本图形。
图15是本发明的参考例的半导体装置的平面图。
图16是本发明的实施例2的半导体装置的平面图。
图17是本发明的实施例3的半导体装置的平面图。
图18是本发明的实施例4的半导体装置的平面图。
图19是本发明的实施例5的半导体装置的平面图。
图20是本发明的半导体装置的平面图。
图21是本发明的实施例6的半导体装置的平面图。
具体实施方式
以下，参看附图，说明本发明的一个实施例。在进行该说明之际，在所有的附图中，对于相同的部分赋予相同的参照标号。
(实施例1)
图4A是本发明的实施例1的半导体装置的平面图，图4B是沿图4A中的4B-4B线的剖面图。
如图4A、图4B所示，在聚酰亚胺带(绝缘性基材)1的表面上边，形成由铜(Cu)构成的Cu图形2。Cu图形2，具有金属丝键合部分2WB、球形焊盘部分2BP和布线部分2WR。球形焊盘2BP，矩阵状地配置在在聚酰亚胺带1的大体上中央设置的焊盘区域12上。布线部分2WR把金属丝键合部分2WB和球形焊盘部分2BP连接起来。
在聚酰亚胺带1的主要面上边，形成阻焊剂层3。阻焊剂层3，至少除去金属丝键合部分2WB和球形焊盘2BP之外，把Cu图形2被覆起来。聚酰亚胺带1具有使半导体芯片6的焊盘7露出来的开孔部分8。金属丝键合部分2WB通过例如由金(Au)构成的键合金丝9与在开孔部分8内露出来的焊盘7连接。
在聚酰亚胺带1的背面上边，形成粘接剂层4。中间存在着该粘接剂层4把聚酰亚胺带粘接到半导体芯片6上。粘接剂的一个例子是丙烯环氧树脂粘接剂。除此之外，也可以使用硅酮(silicone)系粘接剂等。
图4C的剖面图示出了半导体装置完成后的情况。
在开孔部分8内，形成用来使键合金丝9或焊盘7与外界隔绝进行密封的密封树脂10。此外，在球形焊盘部分2BP上边，形成例如由焊料构成的焊料凸点(也叫焊料球)11。焊料凸点11将成为半导体芯片6的外部电极。在该状态下的聚酰亚胺带的厚度的一个例子是0.075mm±0.008mm，粘接剂层4的厚度一个例子是0.05mm±0.01mm，芯片6的厚度的一个例子是0.38mm±0.02mm。
此外，在焊盘区域12的外侧的周边区域13上形成的焊料凸点11’被称之为备用球，起着提高TAB方式的球栅阵列式半导体装置的机械强度的作用。
焊料凸点(备用球)11’在备用焊盘部分2BP’上边形成，备用焊盘部分2BP’则配置在周边区域13内。
图5A、图5B、图5C和图5D的剖面图分别示出了本发明的半导体装置的制造方法。
首先，如图5A所示，准备已形成了Cu图形2的聚酰亚胺带。
其次，如图5B所示，使具有与阻焊剂层形成图形对应的窗口50的丝网51靠近到Cu图形2上边。其次，使滑动辊52向图中箭头所示的方向移动，通过丝网51把膏状的阻焊剂53印刷到带1上边，形成阻焊剂层3。借助于此，完成TAB带。
其次，如图5C所示，把半导体芯片6载置到下侧模具22上边。其次，在进行了已剥掉了保护带5的TAB带与芯片6之间的位置修正之后，使上侧模具23下降，把TAB带热压粘接到芯片6上。借助于此，芯片6被粘接到TAB带上。
其次，如图5D所示，用键合金丝9把Cu图形2的金属丝键合部分2WB连接到芯片6的焊盘7上。其次，采用用树脂10密封键合金丝9和焊盘7在球形焊盘部分2BP上边形成焊料凸点11的办法，就可以制造本发明的半导体装置。
上述实施例1的半导体装置粗分起来具有3个要素。
以下，按顺序进行说明。
(第1要素)
图6A的平面图示出了本发明的半导体装置所具备的TAB带的第1基本图形，图6B是沿图6A中的6B-6B线的剖面图，图6C是沿图6A中的6C-6C线的剖面图。
实施例1的Cu图形2，如图6A～6C所示，除去金属丝键合部分2WB、球形焊盘部分2BP和布线部分2WR等之外，还具有电悬浮的岛状部分2IL。岛状部分2IL，例如配置在布线部分2WR之间或球形焊盘部分2BP之间。
采用使Cu图形2具有电悬浮的岛状部分2IL的办法，就可以增加凸部21的面积，可以缓和因Cu图形2的有无而产生的凹凸。其结果是，在图7A～7C所示的热压粘接工序时，例如与图2C所示的现有技术比，可以缓和加在芯片6上的压力分布之差。其结果是，可以减小TAB带与芯片6之间的贴紧力之差，可以得到具有稳定的贴紧性的半导体装置。
作为配置岛状部分2IL的区域，理想的是至少沿着焊盘区域12的外侧的周边区域13，即沿着芯片6的周边部分进行配置。
采用象这样把岛状部分2IL配置在周边区域13上的办法，在芯片6的周边部分中，就可以提高TAB带的贴紧性，就可以得到对于剥离更为牢固的耐性。
图8A、图8B、图8C和图8D的平面图分别示出了岛状部分的基本的图形。
然而，如果Cu图形2具有岛状部分2IL，则会有下述悬念：布线部分2WR的寄生电容增加，会对布线部分2WR的电学特性特别是RCL特性有影响。
该影响，可以采用不把岛状部分2IL的设计作成为图8A所示的平面状图形，而代之以变更为图8B所示的条状图形、图8C所示的交错状图形、图8D所示的网格图形的办法，将之抑制到最小限度。例如，图8B～8D所示的图形具有间隙。例如，布线部分2WR的寄生电容，就可以减少该间隙的量那么大的量，就可以把对布线部分2WR的电学特性，特别是RCL特性的影响抑制到最小限度。此外，采用改变岛状部分2IL的设计的办法，也可以调节布线部分2WR的电学特性。
(第2要素)
图9A的平面图示出了本发明的半导体装置所具备的TAB带的第2基本图形，图9B是沿图9A中的9B-9B线的剖面图，图9C是沿图9A中的9C-9C线的剖面图。
实施例1的Cu图形2，如图9A～图9C所示，至少在其布线部分2WR的一部分内，具有宽度被展宽的扩张部分2WRW。扩张部分2WRW将减小布线部分2WR之间或球形焊盘2BP之间的间隙D。
采用使Cu图形2具有扩张部分2WRW的办法，与具有岛状部分2IL的情况下一样，可以增加凸部21的面积，可以缓和因Cu图形2的有无而产生的凹凸。其结果是，在图10A～10C所示的热压粘接工序时，例如与图2C所示的现有技术比，可以缓和加在芯片6上的压力分布之差。其结果是，可以减小TAB带与芯片6之间的贴紧力之差，可以得到具有稳定的贴紧性的半导体装置。
作为设置扩张部分2WRW的部分，与岛状部分同样，理想的是至少沿着焊盘区域12的外侧的周边区域13，即沿着芯片6的周边部分进行配置。
此外，由于扩张部分2WRW可以采用例如扩张布线部分2WR的宽度的办法得到，故具有在难于设置岛状部分2IL的部分，例如在布线密度密的部分处也可以容易地设置的优点。
但是，对于岛状部分2IL来说，具有易于在设置难于设置扩张部分2WRW的部分，例如布线密度稀疏的部分内设置的优点。这是因为在布线密度稀疏的部分内设置扩张部分2WRW的情况下，需要大的扩张部分2WRW，因而将增大布线部分2WR的电容的缘故。
这些岛状部分2IL、扩张部分2WRW分别可以在考虑半导体装置的电学特性的同时进行适宜的配置。适宜配置的一个例子，如图4A所示，是在布线密度比较稀疏的周边区域内设置岛状部分2IL，在布线密度比较密的焊盘区域12内设置扩张部分2WRW的例子。
图11A、图11B、图11C和图11D的平面图分别示出了扩张部分的基本的图形。
扩张部分2WRW的基本图形的形状，如图11A所示，是向布线部分2WR的单侧或两侧突出出来的或鼓出来的凸片状。凸片状的扩张部分2WRW，如图11A所示，被设置为使得在布线部分2WR的途中，减小与之相邻的布线部分2WR之间的间隙D。或者如图11B所示，被设置为使得在别的Cu图形2之间延伸，减小这些别的Cu图形2的球形焊盘部分2BP间的间隙，或者如图11C所示，被设置为使得减小别的Cu图形2的布线部分2WR间的间隙。此外，如图11D所示，凸片状的扩张部分2WRW，也可以设置在布线部分2WR的末端。
作为含有这些扩张部分2WRW或岛状部分2IL的Cu图形2的硬度，理想的是用威氏(Vickers)硬度来说为170HV以上。这是从抑制Cu图形2的倒坍的观点来考虑的。
此外具有含有本发明的扩张部分2WRW或岛状部分2IL的Cu图形2的情况下的布线密度的一个例子，是Cu图形面积/带面积＝68.5％。现有的布线密度是Cu图形面积/带面积＝45.7％。从该观点来看，若布线密度(Cu图形面积/带面积)超过了45.7％，则与现有的装置比，会提高贴紧性。
(第3要素)
图12A的平面图示出了本发明的半导体装置所具备的TAB带的第3基本图形，图12B是沿图12A中的12B-12B线的剖面图。
实施例1的Cu图形2，如图12A、图12B所示，金属丝键合部分2WB与阻焊剂层3的边缘之间的交角θ具有90度以上的角度。采用使交角θ具有90度以上的角度的办法，与图3A所示的出现交角不足90度的部分的现有技术比，在金属丝键合部分2WB附近的Cu图形2中，在印刷时，气泡就难于卷进来。气泡难于卷进的结果，在阻焊剂层3内或阻焊剂层3与聚酰亚胺带之间就难于产生气泡，就可以抑制随着时间的流逝Cu图形2被腐蚀的事情。因此，可以得到对于导电性图形的腐蚀具有高的可靠性的半导体装置。
图13A和图13B的平面图分别示出了向具有上述Cu图形2的带1上印刷阻焊剂的印刷工序的例子。
如图13A所示，使具有与阻焊剂层形成图形对应的窗口50的丝网51靠近到Cu图形2上边。
其次，如图13B所示，使滑动辊52向图中箭头所示的方向移动，具体地说，使金属丝键合部分2WB沿着向带1的开孔部分8突出出来的方向移动，通过丝网51把膏状的阻焊剂53印刷到带1上边，借助于此，形成难于发生气泡的阻焊剂层3。
图14A和图14B的平面图分别示出了键合部分的基本图形。
图14A所示的Cu图形2，是在交角θ保持为90度的情况，图14B所示的Cu图形2，是交角θ保持为超过90度的情况。在交角θ保持为超过90度的情况下，可以把金属丝键合部分2WB的形状作成为向着顶端逐渐变细的锥状。
其次，说明本发明的另外的若干实施例。
实施例2
图15是本发明的参考例的半导体装置的平面图，图16是本发明的实施例2的半导体装置的平面图。
如图16所示，实施例2的半导体装置，是相对于图15所示的参考例的Cu图形2来说，还设置有岛状部分2IL的例子。本例的岛状部分2IL在焊盘区域12的外侧即在周边区域13上设置。
另外，实施例2示出的是不具有实施例1所示的备用焊盘部分2BP’的例子。
实施例3
图17是本发明的实施例3的半导体装置的平面图。
如图17所示，实施例3的半导体装置，是相对于图15所示的参考例的Cu图形2来说，还设置有扩张部分2WRW的例子。本例的扩张部分2WRW在焊盘区域12的外侧即在周边区域13上设置。
实施例4
图18是本发明的实施例4的半导体装置的平面图。
如图18所示，实施例4的半导体装置，是相对于图15所示的参考例的Cu图形2来说，还分别设置有岛状部分2IL、扩张部分2WRW的例子。本例的岛状部分2IL、扩张部分2WRW分别在焊盘区域12的外侧即在周边区域13上设置。
实施例5
图19是本发明的实施例5的半导体装置的平面图。
如图19所示，实施例5的半导体装置，是相对于图15所示的参考例的Cu图形2来说，还设置有扩张部分2WRW的例子，并且将扩张部分2WRW分别在焊盘区域12和周边区域13上设置。特别是，本例相对于焊盘区域12和周边区域13的大致全部设置扩张部分2WRW
实施例6
图20是本发明的半导体装置的平面图，图21是本发明的实施例6的半导体装置的平面图。另外，图20、图21分别是从芯片6一侧看时的平面图而不是从带1一侧看的平面图。
如图20所示，如果从芯片6一侧来看实施例1到实施例5的半导体装置，则密封树脂10仅仅存在于带1的开孔部分8的周围。
在实施例6中，如图21所示，作成为使得在整个芯片6的周围都存在密封树脂。采用使得在整个芯片6的周围都存在密封树脂的办法，就可以使芯片6与带1之间贴紧性更为稳定。
以上，用实施例1到实施例6说明了本发明，但本发明并不受限于这些实施例，在不脱离本发明的的要旨的范围内，可以有各种各样的变形。
例如，作为导电性图形2的例子，虽然示出的是铜(Cu)的例子，但也可以变更为铜合金或其它的导电物质。此外，在变更为铜合金或其它的导电物质的情况下，希望其硬度至少在170HV以上。
此外，作为半导体芯片的焊盘配置，虽然例示的是把焊盘配置在芯片的周边和芯片的中心，但焊盘配置例如也可以变更为仅仅配置在芯片的周边或仅仅配置在芯片的中心。
此外，作为在半导体芯片内形成的半导体产品，特别理想的是SRAM(静态随机存取存储器)、FLASH-EEPROM(闪存-电可编程可擦除只读存储器)、DRAM(动态随机存取存储器)、混载DRAM、CPU(中央处理单元)等等要求小型封装的那些产品。
此外，在上述实施例1～6中，虽然分别可以单独实施，但也可以把这些实施例各种各样地组合起来实施。
如上所述，倘采用本发明，则可以提供减小带与芯片之间的贴紧力之差且具有稳定的贴紧性的半导体装置。
此外，还可以提供抑制气泡的发生、对于导电性图形的腐蚀具有高的可靠性的半导体装置。

Claims (4)

1.一种半导体装置，具备：
具有焊盘的半导体芯片；
已粘接到上述半导体芯片上边的绝缘性基材；
分别具有在上述绝缘性基材上边形成的，连接到上述半导体芯片的焊盘上的键合部分、连接到外部电极上的焊盘部分和把上述键合部分与上述焊盘部分连接起来的布线部分的导电性图形；和
至少除去上述键合部分和上述焊盘部分之外，把在上述绝缘性基材上边形成的上述导电性图形被覆起来的被覆层，
其中，上述被覆层的边沿与上述键合部分之间的交角大于90度。
2.权利要求1所述的半导体装置，其特征是：上述键合部分的形状，是向着顶端逐渐变细的锥状。
3.权利要求1所述的半导体装置，其特征是：上述被覆层是阻焊剂层。
4.权利要求1所述的半导体装置，其特征是：上述被覆层用印刷法形成。
CNA2004100879833A 1999-12-10 2000-12-08 载带自动键合式半导体装置 Pending CN1601740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35190299 1999-12-10
JP351902/1999 1999-12-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB001352903A Division CN1210794C (zh) 1999-12-10 2000-12-08 载带自动键合式半导体装置

Publications (1)

Publication Number Publication Date
CN1601740A true CN1601740A (zh) 2005-03-30

Family

ID=18420405

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2004100879833A Pending CN1601740A (zh) 1999-12-10 2000-12-08 载带自动键合式半导体装置
CNB001352903A Expired - Fee Related CN1210794C (zh) 1999-12-10 2000-12-08 载带自动键合式半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB001352903A Expired - Fee Related CN1210794C (zh) 1999-12-10 2000-12-08 载带自动键合式半导体装置

Country Status (3)

Country Link
US (2) US20010011763A1 (zh)
CN (2) CN1601740A (zh)
TW (1) TW469552B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110235B2 (en) * 1997-04-08 2006-09-19 Xzy Altenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
JP2002336246A (ja) * 2001-05-14 2002-11-26 Fuji Photo Film Co Ltd 超音波撮像方法及び超音波撮像装置
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP4056360B2 (ja) * 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
JP2004165279A (ja) * 2002-11-11 2004-06-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
CN1890854A (zh) 2003-12-22 2007-01-03 X2Y艾泰钮埃特有限责任公司 内屏蔽式能量调节装置
US20050253993A1 (en) * 2004-05-11 2005-11-17 Yi-Ru Chen Flat panel display and assembly process of the flat panel display
JP3915927B2 (ja) * 2004-11-18 2007-05-16 セイコーエプソン株式会社 電子部品及びその製造方法
JP3915928B2 (ja) * 2004-11-24 2007-05-16 セイコーエプソン株式会社 電子部品及びその製造方法
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
WO2006093831A2 (en) * 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
WO2007103965A1 (en) 2006-03-07 2007-09-13 X2Y Attenuators, Llc Energy conditioner structures
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
KR100951940B1 (ko) * 2009-08-14 2010-04-09 (주)인터플렉스 연성인쇄회로기판의 제조방법
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US10861773B2 (en) * 2017-08-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105937A (ja) 1989-09-19 1991-05-02 Nec Corp 半導体装置
JPH03227541A (ja) 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置
US5574415A (en) 1992-06-11 1996-11-12 Peterson; Robert K. Method of fabricating microwave interconnects and packaging and the interconnects and packaging
US5278105A (en) 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers
US5981384A (en) 1995-08-14 1999-11-09 Micron Technology, Inc. Method of intermetal dielectric planarization by metal features layout modification
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JPH09213832A (ja) 1996-01-30 1997-08-15 Sumitomo Kinzoku Electro Device:Kk セラミック基板及びその製造方法
JP2843315B1 (ja) 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
JP3346985B2 (ja) * 1996-06-20 2002-11-18 東芝マイクロエレクトロニクス株式会社 半導体装置
JP3638778B2 (ja) 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JPH1140698A (ja) 1997-07-22 1999-02-12 Shinko Electric Ind Co Ltd 配線基板
JP3310617B2 (ja) 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6428641B1 (en) * 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
US6351011B1 (en) * 1998-12-08 2002-02-26 Littlefuse, Inc. Protection of an integrated circuit with voltage variable materials
US6204559B1 (en) 1999-11-22 2001-03-20 Advanced Semiconductor Engineering, Inc. Ball grid assembly type semiconductor package having improved chip edge support to prevent chip cracking
US6242815B1 (en) 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package

Also Published As

Publication number Publication date
US20030042588A1 (en) 2003-03-06
US20010011763A1 (en) 2001-08-09
CN1210794C (zh) 2005-07-13
CN1300101A (zh) 2001-06-20
TW469552B (en) 2001-12-21
US6909184B2 (en) 2005-06-21

Similar Documents

Publication Publication Date Title
CN1210794C (zh) 载带自动键合式半导体装置
CN1198487C (zh) 模块衬底及其制造方法
US7948068B2 (en) Semiconductor device having a chip mounting portion and a plurality of suspending leads supporting the chip mounting portion and each suspension lead having a bent portion
CN1122304C (zh) 树脂封装型半导体装置的制造方法
CN1219322C (zh) 树脂密封型半导体装置及其制造方法
CN1161834C (zh) 半导体器件及其制造方法
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN1226786C (zh) 引线架
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
US8736030B2 (en) Quad flat non-leaded package structure with electromagnetic interference shielding function and method for fabricating the same
CN1207585A (zh) 半导体装置及半导体装置的引线框架
US20060273433A1 (en) Semiconductor device
CN1790651A (zh) 芯片集成基板的制造方法
CN1779951A (zh) 半导体器件及其制造方法
CN1512574A (zh) 半导体器件及其制造方法
CN1360344A (zh) 一种半导体器件的制造方法和一种半导体器件
CN1832152A (zh) 半导体封装及制造方法
CN1767186A (zh) 引线框架及其半导体封装
CN1233205C (zh) 电路装置的制造方法
CN1476066A (zh) 制造半导体器件的方法、用于该方法的粘附薄片和半导体器件
CN1440064A (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1835222A (zh) 半导体器件及其制造方法
CN1790687A (zh) 树脂密封半导体器件、具有管芯垫的引线框及其制造方法
CN1638122A (zh) 制造半导体器件的方法
CN1162905C (zh) 塑料模制型半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication