TWI720772B - 基板和顯示裝置 - Google Patents

基板和顯示裝置 Download PDF

Info

Publication number
TWI720772B
TWI720772B TW109100551A TW109100551A TWI720772B TW I720772 B TWI720772 B TW I720772B TW 109100551 A TW109100551 A TW 109100551A TW 109100551 A TW109100551 A TW 109100551A TW I720772 B TWI720772 B TW I720772B
Authority
TW
Taiwan
Prior art keywords
conductive bump
volume
substrate
thickness
micro
Prior art date
Application number
TW109100551A
Other languages
English (en)
Other versions
TW202127685A (zh
Inventor
陳培欣
史詒君
陳奕靜
Original Assignee
錼創顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 錼創顯示科技股份有限公司 filed Critical 錼創顯示科技股份有限公司
Priority to TW109100551A priority Critical patent/TWI720772B/zh
Priority to US17/016,423 priority patent/US11476149B2/en
Application granted granted Critical
Publication of TWI720772B publication Critical patent/TWI720772B/zh
Publication of TW202127685A publication Critical patent/TW202127685A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種基板和顯示裝置。所述基板用以接收載板中的多個微型元件，且所述基板包含板體、第一導電凸塊與第二導電凸塊。板體具有第一表面，第一表面定義有轉移區域，且轉移區域定義有中心位置與邊緣位置。第一導電凸塊設置於中心位置，且具有第一體積。第二導電凸塊設置於邊緣位置，且具有第二體積。其中第一體積相異於第二體積。

Description

基板和顯示裝置
本發明係關於一種基板和顯示裝置，特別是關於一種用於接收多個微型元件的基板和包括多個微型元件的顯示裝置。
於製造微型發光二極體(micro LED)顯示器時，需要先在一個基板(例如臨時基板)上形成多個的微型發光二極體，再將微型發光二極體大範圍地巨量轉移到另一個基板(例如臨時基板或永久基板)上的對應位置。然而，設置微型發光二極體的基板在加熱與散熱時，因為各種材料之間的熱膨脹係數不同，有可能因為受到熱應力而使基板發生翹曲(bowing or warpage)的情況。實務上，當基板發生翹曲時，會一併帶動基板上的微型發光二極體產生位移，使得微型發光二極體不容易對準另一個基板上的元件，進而影響轉移良率。
本發明提供了一種基板，能夠更有效率地接收發生翹曲的載板上的微型元件。
本發明提供一種基板，用以接收載板中的多個微型元件。所述基板包含板體、第一導電凸塊與第二導電凸塊。板體具有第一表面，第一表面定義有至少一個轉移區域，且轉移區域定義有中心位置與邊緣位置。第一導電凸塊設置於中心位置，且具有第一體積。第二導電凸塊設置於邊緣位置，且具有第二體積。其中第一體積相異於第二體積。
於一些實施例中，第一導電凸塊可以具有第一厚度，第二導電凸塊可以具有第二厚度，當第一體積小於第二體積時，第一厚度小於第二厚度。在此，第一導電凸塊於第一表面可以具有第一接觸面積，第二導電凸塊於第一表面可以具有第二接觸面積，第一接觸面積與第二接觸面積大致相同。
於一些實施例中，第一導電凸塊於第一表面可以具有第一接觸面積，第二導電凸塊於第一表面可以具有第二接觸面積，當第一體積小於第二體積時，第一接觸面積小於第二接觸面積。在此，第一導電凸塊可以具有第一厚度，第二導電凸塊可以具有第二厚度，第一厚度與第二厚度大致相同。此外，基板更可以包含另一個第一導電凸塊，相鄰兩個的第一導電凸塊間隔第一距離，相鄰的第一導電凸塊與第二導電凸塊間隔第二距離，當第一體積小於第二體積時，第一距離大於第二距離。
於一些實施例中，第一導電凸塊可以具有第一厚度，第二導電凸塊可以具有第二厚度，當第一體積大於第二體積時，第一厚度大於第二厚度。在此，第一導電凸塊於第一表面可以具有第一接觸面積，第二導電凸塊於第一表面可以具有第二接觸面積，第一接觸面積與第二接觸面積大致相同。
於一些實施例中，第一導電凸塊於第一表面可以具有第一接觸面積，第二導電凸塊於第一表面可以具有第二接觸面積，當第一體積大於第二體積時，第一接觸面積大於第二接觸面積。在此，第一導電凸塊可以具有第一厚度，第二導電凸塊可以具有第二厚度，第一厚度與第二厚度大致相同。此外，基板更可以包含另一個第一導電凸塊，相鄰兩個的第一導電凸塊間隔第一距離，相鄰的第一導電凸塊與第二導電凸塊間隔第二距離，當第一體積大於第二體積時，第一距離小於第二距離。
本發明還提供一種基板，用以接收載板中的多個微型元件，所述基板包含板體、第一導電凸塊以及第二導電凸塊。板體具有第一表面，第一表面定義有至少一個轉移區域，且轉移區域定義有中心點。第一導電凸塊設置於轉移區域中，具有第一剖面形狀。第二導電凸塊設置於轉移區域中，具有第二剖面形狀，第一剖面形狀相異於第二剖面形狀，且第一導電凸塊與中心點的距離小於第二導電凸塊與中心點的距離。
於一些實施例中，第一導電凸塊具有第一體積且第二導電凸塊具有第二體積，第一體積可以大致相同於第二體積。在此，第一導電凸塊可以具有第一厚度，第二導電凸塊可以具有第二厚度，第一厚度小於第二厚度，且第一導電凸塊於第一表面可以具有第一接觸面積，第二導電凸塊於第一表面可以具有第二接觸面積，第一接觸面積大於第二接觸面積。另外，第一導電凸塊可以具有第一厚度，第二導電凸塊可以具有第二厚度，第一厚度也可以大於第二厚度，且第一導電凸塊於第一表面可以具有第一接觸面積，第二導電凸塊於第一表面可以具有第二接觸面積，第一接觸面積小於第二接觸面積。另一方面，第一導電凸塊可以具有第一楊氏模量，第二導電凸塊可以具有第二楊氏模量，其中第一楊氏模量大於第二楊氏模量。
本發明還提供了一種顯示裝置，顯示裝置中有基板，所述基板能夠更有效率地接收發生翹曲的載板上的微型元件。
本發明提供一種顯示裝置，顯示裝置包含了基板與多個微型元件。所述基板包含板體、第一導電凸塊與第二導電凸塊。板體具有第一表面，第一表面定義有至少一個轉移區域，且轉移區域定義有中心點。第一導電凸塊設置於轉移區域中，具有第一體積和第一剖面形狀。第二導電凸塊設置於轉移區域中，具有第二體積和第二剖面形狀，其中第一體積相異於第二體積或是第一剖面形狀相異於第二剖面形狀。其中第一導電凸塊與中心點的距離小於第二導電凸塊與中心點的距離。所述多個微型元件對應配置於第一導電凸塊和第二導電凸塊上。
於一些實施例中，所述多個微型元件分別對應的第一導電凸塊和第二導電凸塊的接合面積可以大致相同。此外，對應配置於基板上的第一導電凸塊和微型元件具有第一高度，對應配置於基板上的第二導電凸塊和微型元件具有第二高度，第一高度可以相異於第二高度。
綜上所述，本發明提供了一種基板和顯示裝置，基板上不同位置的導電凸塊不相同，從而可以對應不同翹曲形狀的載板。例如當載板發生上凹式(笑臉)翹曲時，基板上邊緣位置的導電凸塊可以有更大的體積或更大的剖面面積。反之，當載板發生下凹式(哭臉)翹曲時，基板上邊緣位置的導電凸塊則可以對應較小的體積或較小的剖面面積。藉此，本發明的基板能夠更有效率地接收發生翹曲的載板上的微型微型元件。
下文將進一步揭露本發明之特徵、目的及功能。然而，以下所述者，僅為本發明之實施例，當不能以之限制本發明之範圍，即但凡依本發明申請專利範圍所作之均等變化及修飾，仍將不失為本發明之要意所在，亦不脫離本發明之精神和範圍，故應將視為本發明的進一步實施態樣。
請一併參閱圖1，圖1係繪示依據本發明一實施例之對應上凹載板的基板的結構示意圖。如圖1所示，本實施例揭露的基板1可以用來接收載板90上的多個微型元件92。在此，微型元件92可以例如是一種垂直式或覆晶式的微型發光二極體，某些實施例亦可應用到其他微型元件，包括微型積體電路、微型雷射二極體、微型感測元件。載板90可以例如是微型元件92的成長基板或者臨時基板，而此時的本實施例的基板1可以是微型元件92的永久基板(顯示面板)或者是另一個臨時基板。由圖1可知，載板90可以包含多個微型元件92，微型元件92設置於載板90面向基板1的一側。於一個例子中，載板90可以是玻璃載板、藍寶石載板(Sapphire)、矽載板(Si)或氧化鋁載板(Al 2O 3)等無工作電路的臨時載板，本實施例不加以限制。
基板1包含板體10、多個第一導電凸塊12與多個第二導電凸塊14，其中板體10可以是一互補式金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor，CMOS）基板、一低溫多晶矽基板(Low Temperature Poly-silicon，LTPS)、一薄膜電晶體（Thin Film Transistor，TFT）基板或其他具有工作電路的基板，本實施例不加以限制。在此，板體10可以具有第一表面10a，第一表面10a朝向載板90，且第一導電凸塊12與第二導電凸塊14設置於第一表面10a上。實務上，第一導電凸塊12與第二導電凸塊14係分別用來對應連接金屬連接墊(pad)94，且第一導電凸塊12與第二導電凸塊14可以設置於第一表面10a的一個特定範圍內，所述特定範圍例如是第一表面10a中的一個轉移區域。實務上，當本實施例示範的基板1接收了多個微型元件92之後，可以成為一種顯示面板或者成為部分的顯示裝置。換句話說，顯示裝置可以包含多個微型元件92，並且多個微型元件92會分別配置在對應的第一導電凸塊12與第二導電凸塊14上。
舉例來說，請一併參考圖2A與圖2B，圖2A係繪示依據本發明另一實施例之基板的俯視圖，圖2B係繪示依據圖2A沿AA線的剖面示意圖。如圖所示，第一表面10a上可以設有多個第一導電凸塊12與多個第二導電凸塊14，而這些第一導電凸塊12與第二導電凸塊14可以分成多個群組，每一個群組可以是一個轉移區域。換句話說，第一表面10a中可以包含多個轉移區域，例如圖2A所標示的轉移區域S1，從而在轉移微型元件92時，第一表面10a可以分次於不同的轉移區域接收微型元件92。當然，第一表面10a也有可能只對應到一個轉移區域，即轉移區域可以是部分或全部的第一表面10a，本實施例不加以限制。
於一個例子中，轉移區域可以定義有中心位置與邊緣位置，第一導電凸塊12可以設置於中心位置，而第二導電凸塊14可以設置於邊緣位置。舉例來說，假設轉移區域是矩形，則邊緣位置可以相對較靠近矩形周緣，而中心位置可以是相對較靠近矩形中心點的位置。換句話說，本實施例定義的第一導電凸塊12較靠近轉移區域的中心點，而第二導電凸塊14較遠離轉移區域的中心點。本實施例在此不限制轉移區域的形狀或面積，轉移區域可以是矩形、圓形、三角形或是其他適合的幾何形狀。實務上，由於載板90上的微型元件92係有規律地排列，為了要接收微型元件92，一般來說第一導電凸塊12與第二導電凸塊14也會對應微型元件92的排列方式。
然而傳統上，在轉移設置於載板90上的微型元件92時，會遇到一些實務上的問題而影響轉移良率。其中一個問題是載板90有可能因為在加熱與散熱的過程中產生些微的翹曲，導致微型元件92於載板90上的位置改變或排列間隔產生差異。常見的載板90翹曲例如是上凹式的翹曲以及下凹式的翹曲，上凹式的翹曲意味著載板90的中心部分較接近板體10，而邊緣部分較遠離板體10。下凹式的翹曲則是相反，意味著載板90的中心部分較遠離板體10，而邊緣部分較接近板體10。傳統上，由於載板90上的微型元件92可能因為載板90翹曲的問題，已經不在同一個水平面，例如上凹式的翹曲的載板90中，靠近載板90中心的微型元件92會較低。由於傳統的基板的導電凸塊都是相同的，當載板90壓向傳統的基板時，載板90上不同位置的微型元件92，其金屬連接墊94與導電凸塊的連接緊密度會產生差異。例如靠近載板90中心的微型元件92，其金屬連接墊94與導電凸塊的連接緊密度較高。相對地，靠近載板90邊緣的微型元件92，其金屬連接墊94與導電凸塊的連接緊密度較低。如此一來，傳統的基板可能產生每個微型元件92導電性不均勻的問題，甚至影響轉移良率。
有別於傳統的基板，本實施例提出了一種新的基板1。以圖1來看，載板90是上凹式的翹曲，此時為了使基板1可以更有效地接收載板90上的多個微型元件92，本實施例的第一導電凸塊12與第二導電凸塊14會因為所在位置的不同而設計有不同的體積。於所屬技術領域具有通常知識者應可以明白，體積關聯於面積與高度，本實施例示範了一種固定面積調整高度的例子。於圖1的例子中，假設第一導電凸塊12預定與微型元件92接觸的一第一表面12a的面積(第一接觸面積)和第二導電凸塊142預定與微型元件92接觸的接觸一第二表面14a的面積(第二接觸面積)相同，例如都是面積a1。此時，第一導電凸塊12與第二導電凸塊14的厚度會有所不同，例如第一導電凸塊12的厚度(第一厚度)是h1，則第二導電凸塊14的厚度(第二厚度)是h2，而厚度h1會小於厚度h2。也就是說，當載板90是上凹式的翹曲時，圖1示範了第一導電凸塊12的體積(第一體積)會略小於第二導電凸塊14的體積(第二體積)的例子。
承接上述，由於圖1的載板90是上凹式的翹曲，使得接近載板90中心的微型元件92會比較靠近板體10，而接近載板90邊緣的微型元件92與板體10之間的距離較大。當外部給載板90施加壓力壓向基板1時，載板90會越來越靠近板體10。此時，由於本實施例的第二導電凸塊14相較於第一導電凸塊12更凸出，因此可以使得不同位置的第一導電凸塊12和第二導電凸塊14可以大約同時接觸到各別的金屬連接墊94。於所屬技術領域具有通常知識者可知，第一導電凸塊12和第二導電凸塊14的體積可以依據載板90的翹曲程度而定，例如使用者可以先行量測載板90的翹曲程度，再來判斷第一導電凸塊12與第二導電凸塊14各自應該要有多少厚度。於一例子中，中間的導電凸塊(第一導電凸塊12)與邊緣的導電凸塊(如第二導電凸塊14)厚度相異不超過50%，避免製程上因高低差太大降低良率。可見於本實施例基板1中，第一導電凸塊12與第二導電凸塊14可以與對應位置的金屬連接墊94具有大致相同的連接緊密度，使得每個微型元件92都可以有均勻的導電性，從而提高轉移良率。 於未繪示出的實施例中，也可以包括另一導電凸塊，其中該些導電凸塊因應上凹式的翹曲而由內往外厚度、體積漸增。
另一方面，當載板90壓向傳統的基板時，也有可能使傳統的基板承受不平均的應力，而容易造成微型元件92或基板的損壞，並導致轉移良率不佳。舉前述使傳統基板的例子來說，因為載板90邊緣位置的微型元件92，其金屬連接墊94較不容易連接到下方的導電凸塊。當外部給載板90施加壓力壓向傳統的基板時，為了確保載板90邊緣位置的微型元件92也能被轉移，有可能施加過大的壓力而導致載板90中央位置的微型元件92過度推向基板。例如，載板90中央位置的微型元件92，其金屬連接墊94可能已經過度擠壓下方的導電凸塊，造成微型元件92或基板的損壞。
圖3的實施例提出了另一種新的基板2。請一併參閱圖1與圖3，圖3係繪示依據本發明另一實施例之對應上凹載板的基板的結構示意圖。與圖1的實施例相同的是，圖3示範的載板90同樣是上凹式的翹曲，且基板2同樣包含板體20、多個第一導電凸塊22與多個第二導電凸塊24。為了使基板2可以更有效地接收載板90上的多個微型元件92，本實施例的第一導電凸塊22與第二導電凸塊24同樣會因為所在位置的不同而設計有不同的體積，且同樣是第一導電凸塊12的體積(第一體積)會略小於第二導電凸塊14的體積(第二體積)的例子。與圖1的實施例不同的是，圖3假設第一導電凸塊22的厚度(第一厚度)與第二導電凸塊24的厚度(第二厚度)相同，例如都是厚度h1。此時，第一導電凸塊22與預定與微型元件92接觸的一第一表面22a的面積(第一接觸面積)可以是a1，第二導電凸塊24預定與微型元件92接觸的一第二表面24a的面積(第二接觸面積)可以是a2，而接觸面積a1會小於接觸面積a2。
承接上述，由於圖1的載板90是上凹式的翹曲，使得接近載板90中心的微型元件92會比較靠近板體10，而接近載板90邊緣的微型元件92與板體10之間的距離較大。當外部給載板90施加壓力壓向基板1時，載板90會越來越靠近板體10。此時，於所屬技術領域具有通常知識者應可以理解當各個金屬連接墊94接觸到第一導電凸塊22和第二導電凸塊24時，第一導電凸塊22承受的應力應該會略大於第二導電凸塊24承受的應力。然而，由於本實施例第一導電凸塊22的體積更小，縱使外部給載板90施加壓力大到足以確保載板90邊緣位置的微型元件92能被轉移，第一導電凸塊22更容易用形變(例如溢流於金屬連接墊94和板體10之間)來因應外部壓力的擠壓，可以避免應力造成微型元件92或基板2的損壞，從而提高轉移良率。
此外，舉前述使傳統基板的例子來說，不論上凹式的翹曲或下凹式的翹曲都會使載板90上的微型元件92偏離原本應該在的位置，使得傳統的基板上的導電凸塊有可能無法準確對準微型元件92，使後續轉移與對位的步驟產生誤差。有別於傳統的基板，圖3也示範了第一導電凸塊22和第二導電凸塊24可以用非等間隔的方式排列。於所屬技術領域具有通常知識者應可以明白，由於圖3繪示的載板90是上凹式的，載板90中央位置的微型元件92向兩側移位的程度較多，而載板90邊緣位置的微型元件92移位程度較少。為了使第一導電凸塊22和第二導電凸塊24能夠準確地對準移位後微型元件92上的金屬連接墊94，第一導電凸塊22和第二導電凸塊24也應該各自設置在板體20(或轉移區域)相應的位置上。舉例來說，相鄰的兩個第一導電凸塊22之間可以間隔有第一距離d1，而相鄰的第一導電凸塊22和第二導電凸塊24之間可以間隔有第二距離d2。於本實施例中，第一距離d1會略大於第二距離d2。換句話說，越靠近板體20中心點的導電凸塊(例如第一導電凸塊22)排列會拉開一些，而遠離板體20中心點的導電凸塊(例如第二導電凸塊24) 排列會稍緊密一點。
為了方便說明，圖1繪示了每個微型元件92上有一個金屬連接墊(pad)94，但本實施例並不限制金屬連接墊94的數量，例如每個覆晶式的微型元件上也可以有兩個以上的金屬連接墊。請參閱圖4，圖4係繪示依據本發明再一實施例之對應上凹載板的基板的結構示意圖。如圖4所示，假設載板90上有多個覆晶式的微型元件92a與微型元件92b，微型元件92a在載板90中央位置且具有兩個對應的金屬連接墊94a，微型元件92b在載板90邊緣位置且具有兩個對應的金屬連接墊94b。實務上，為了連接微型元件92a的兩個金屬連接墊94a，板體20相應的位置上也會設有兩個第一導電凸塊22。同樣地，為了連接微型元件92b的兩個金屬連接墊94b，板體20相應的位置上也會設有兩個第二導電凸塊24。
如同前一實施例的理由，由於載板90是上凹式的，載板90中央位置的微型元件92a向兩側移位的程度較多，而載板90邊緣位置的微型元件92b移位程度較少。因此，微型元件92a中的兩個金屬連接墊94a之間的距離會較分開一些，微型元件92b中的兩個金屬連接墊94b之間的距離會較緊密。為了對準兩個金屬連接墊94a，兩個第一導電凸塊22之間的距離d3會略大於兩個第二導電凸塊24之間的距離d4。換句話說，前一實施例示範的是，每一個導電凸塊對應不同位置的微型元件，且越靠近板體20中心點的導電凸塊的間隔距離越大，越遠離板體20中心點的導電凸塊之間的間隔距離越小。本實施例示範的是，如果微型元件有多個金屬連接墊，則會有多個導電凸塊對應同一個微型元件，此時越靠近板體20中心點的那一組導電凸塊之間的間隔距離越大，而越遠離板體20中心點的那一組導電凸塊之間的間隔距離越小。
另一方面，導電凸塊也有可能具有相同的體積，但會因為所在位置的不同而有不同的形狀。請一併參閱圖1與圖5，圖5係繪示依據本發明再一實施例之對應上凹載板的基板的結構示意圖。與圖1的實施例相同的是，圖5示範的載板90同樣是上凹式的翹曲，且基板3同樣包含板體30、多個第一導電凸塊32與多個第二導電凸塊34。此外，第一導電凸塊32預定與微型元件92接觸的一第一表面32a的面積(第一接觸面積)同樣可以是a1，且第一導電凸塊32的厚度(第一厚度)同樣可以是h1。與圖1的實施例不同的是，第一導電凸塊32和第二導電凸塊34的體積可以是相同的，但具有不同的剖面形狀。舉例來說，圖5的第二導電凸塊34預定與微型元件92接觸的一第二表面34a的面積(第二接觸面積)是面積a3，且第二導電凸塊34的厚度(第二厚度)是h3。此時，面積a3會小於面積a1，且厚度h3會大於厚度h1。本實施例在此不限制第二導電凸塊34的形狀，但由圖5可知，第二導電凸塊34會高於第一導電凸塊32，且第二導電凸塊34會窄於第一導電凸塊32。
上述圖1到圖5的實施例中，第一導電凸塊和第二導電凸塊的楊氏模量(Young's modulus)可以被設計為不相同的數值，而第一導電凸塊和第二導電凸塊的楊氏模量可以對應載板90不同的翹曲類型。例如載板90是上凹式的翹曲時，則可以設計越靠近板體中心點的導電凸塊(例如第一導電凸塊)的楊氏模量越小。反之，遠離板體中心點的導電凸塊(例如第二導電凸塊)的楊氏模量可以設計成較大的數值。於所屬技術領域具有通常知識者可以理解，楊氏模量是一種彈性材料的參數，關聯於第一導電凸塊和第二導電凸塊承受正向應力時會產生的形變量，本實施例在此不予贅述。於一個例子中，由於第一導電凸塊的楊氏模量比第二導電凸塊的楊氏模量小，意味著第二導電凸塊較不容易形變，當外部給載板施加壓力時，不容易形變的第二導電凸塊可以用來分散集中於板體中心點的應力，使得第一導電凸塊和第二導電凸塊承受的應力大致相同，從而提高轉移良率。
前述圖1到圖5的例子係對應到載板90是上凹式的翹曲時的實施方式，但本發明不以此為限。請一併參閱圖1與圖6，圖6係繪示依據本發明一實施例之對應下凹載板的基板的結構示意圖。與圖1的實施例相同的是，圖6示範的基板4同樣包含板體40、多個第一導電凸塊42與多個第二導電凸塊44，載板90同樣包含多個微型元件92，且每個微型元件92都具有金屬連接墊94。與圖1的實施例不同的是，圖6示範的載板90是下凹式的翹曲，也就是載板90的中心部分較遠離板體40，而邊緣部分較接近板體40。以圖6來看，載板90是下凹式的翹曲，此時為了使基板4可以更有效地接收載板90上的多個微型元件92，本實施例的第一導電凸塊42與第二導電凸塊44與圖1相反，即第一導電凸塊42的體積(第一體積)會略大於第二導電凸塊44的體積(第二體積)。
本實施例同樣示範了一種固定面積調整高度的例子。於圖6的例子中，第一導電凸塊42預定與微型元件92接觸的一第一表面42a的面積(第一接觸面積)和第二導電凸塊44預定與微型元件92接觸的接觸一第二表面44a的面積(第二接觸面積)相同，例如都是面積a1。此時，第一導電凸塊42與第二導電凸塊44的厚度會有所不同，例如第一導電凸塊42的厚度(第一厚度)是h2，則第二導電凸塊44的厚度(第二厚度)是h1，而厚度h2會大於厚度h1。由於本實施例的第一導電凸塊42相較於第二導電凸塊44更凸出，當外部給載板90施加壓力壓向基板4時，不同位置的第一導電凸塊42和第二導電凸塊44可以大約同時接觸到各別的金屬連接墊94。於一個例子中，第一導電凸塊42與第二導電凸塊44同樣可以與對應位置的金屬連接墊94具有大致相同的連接緊密度，使得每個微型元件92都可以有均勻的導電性，從而提高轉移良率。於所屬技術領域具有通常知識者可知，第一導電凸塊42和第二導電凸塊44的體積同樣可以依據載板90的翹曲程度而定，本實施例在此不加以限制。於未繪示出的實施例中，也可以包括另一導電凸塊，其中該些導電凸塊因應上凹式的翹曲而由外往內厚度、體積漸增。
此外，請一併參閱圖3與圖7，圖7係繪示依據本發明另一實施例之對應下凹載板的基板的結構示意圖。與圖3的實施例相同的是，圖7示範的基板5同樣包含板體50、多個第一導電凸塊52與多個第二導電凸塊54，載板90同樣包含多個微型元件92，且每個微型元件92都具有金屬連接墊94。與圖3的實施例不同的是，圖7示範的載板90是下凹式的翹曲，也就是載板90的中心部分較遠離板體50，而邊緣部分較接近板體50。以圖7來看，為了使基板5可以更有效地接收載板90上的多個微型元件92，本實施例的第一導電凸塊52與第二導電凸塊54同樣會因為所在位置的不同而設計有不同的體積，且第一導電凸塊52的體積(第一體積)會略大於第二導電凸塊54的體積(第二體積)。與圖6的實施例不同的是，圖7假設第一導電凸塊52的厚度(第一厚度)與第二導電凸塊54的厚度(第二厚度)相同，例如都是厚度h1。此時，第一導電凸塊52預定與微型元件92接觸的一第一表面52a的面積(第一接觸面積)可以是a2，第二導電凸塊54預定與微型元件92接觸的接觸一第二表面54a的面積(第二接觸面積)可以是a1，而接觸面積a2會大於接觸面積a1。
承接上述，由於圖7的載板90是下凹式的翹曲，使得接近載板90邊緣的微型元件92會比較靠近板體50，而接近載板90中心的微型元件92與板體50之間的距離較大。當外部給載板90施加壓力壓向基板5時，載板90會越來越靠近板體50。此時，由於本實施例第二導電凸塊54的體積更小，縱使外部給載板90施加壓力大到足以確保載板90中心位置的微型元件92能被轉移，第二導電凸塊54更容易用形變(例如溢流於金屬連接墊94和板體50之間)來因應外部壓力的擠壓，可以避免應力造成微型元件92或基板5的損壞，從而提高轉移良率。
此外，圖7也示範了第一導電凸塊52和第二導電凸塊54可以用非等間隔的方式排列。於所屬技術領域具有通常知識者應可以明白，由於圖7繪示的載板90是下凹式的，載板90邊緣位置的微型元件92移位的程度較多，而載板90中心位置的微型元件92移位程度較少。為了使第一導電凸塊52和第二導電凸塊54能夠準確地對準移位後微型元件92上的金屬連接墊94，第一導電凸塊52和第二導電凸塊54也應該各自設置在板體50(或轉移區域)相應的位置上。舉例來說，相鄰的兩個第一導電凸塊52之間可以間隔有第一距離d1，而相鄰的第一導電凸塊52和第二導電凸塊54之間可以間隔有第二距離d2。於本實施例中，第一距離d1會略小於第二距離d2。換句話說，越遠離板體50中心點的導電凸塊(例如第二導電凸塊54)排列會拉開一些，而遠離板體50中心點的導電凸塊(例如第一導電凸塊52)排列會稍緊密一點。
另一方面，導電凸塊也有可能具有相同的體積，但會因為所在位置的不同而有不同的剖面形狀。請一併參閱圖5與圖8，圖8係繪示依據本發明再一實施例之對應下凹載板的基板的結構示意圖。與圖5的實施例相同的是，圖8示範的載板90同樣是下凹式的翹曲，且基板6同樣包含板體60、多個第一導電凸塊62與多個第二導電凸塊64。此外，第二導電凸塊64與第一表面60a的接觸面積(第二接觸面積)同樣可以是a1，且第二導電凸塊64的厚度(第二厚度)同樣可以是h1。與圖5的實施例不同的是，第一導電凸塊62和第二導電凸塊64的體積可以是相同的。舉例來說，圖8的第一導電凸塊62與第一表面60a的接觸面積(第一接觸面積)是面積a3，且第一導電凸塊62的厚度(第一厚度)是h3。此時，面積a3會小於面積a1，且厚度h3會大於厚度h1。本實施例在此不限制第一導電凸塊62的形狀，但由圖8可知，第一導電凸塊62會高於第二導電凸塊64，且第一導電凸塊62會窄於第二導電凸塊64。
上述圖6到圖8的實施例中，第一導電凸塊和第二導電凸塊的楊氏模量(Young's modulus)可以被設計為不相同的數值，而第一導電凸塊和第二導電凸塊的楊氏模量可以對應載板90不同的翹曲類型。例如載板90是下凹式的翹曲時，則可以設計越遠離板體中心點的導電凸塊(例如第二導電凸塊)的楊氏模量越小。反之，靠近板體中心點的導電凸塊(例如第一導電凸塊)的楊氏模量可以設計成較大的數值。於一個例子中，由於第二導電凸塊的楊氏模量比第一導電凸塊的楊氏模量小，意味著第一導電凸塊較不容易形變，當外部給載板施加壓力時，不容易形變的第一導電凸塊可以用來分散集中於板體邊緣的應力，使得第一導電凸塊和第二導電凸塊承受的應力大致相同。
綜上所述，本發明提供的基板可以用於顯示裝置中，且基板於不同位置的導電凸塊可以有不同的設計，以對應不同翹曲形狀的載板。當載板是上凹式的翹曲時，基板上邊緣位置的導電凸塊可以有更大的體積或更大的楊氏模量。反之，當載板是下凹式的翹曲時，基板上邊緣位置的導電凸塊則可以對應較小的體積或較小的楊氏模量。藉此，基板上承受的應力可以較為均勻，且每個微型元件上的金屬連接墊與對應導電凸塊的接觸面積可以大致相同，從而可以更有效率地接收發生翹曲的載板上的微型元件，並提高轉移良率。
1、2、3、4、5、6:基板
10、20、30、40、50、60:板體
10a、20a、30a、40a、50a、60a:第一表面
12、22、32、42、52、62:第一導電凸塊
12a、22a、32a、42a、52a、62a:第一導電凸塊的表面
14、24、34、44、54、64:第二導電凸塊
14a、24a、34a、44a、54a、64a:第二導電凸塊的表面
al、a2、a3:面積
hl、h2、h3:厚度
dl、d2:距離
90:載板
92、92a、92b:微型元件
94、94a、94b:金屬連接墊
S1:轉移區域
圖1係繪示依據本發明一實施例之對應上凹載板的基板的結構示意圖。
圖2A係繪示依據本發明另一實施例之基板的俯視圖。
圖2B係繪示依據圖2A沿AA線的剖面示意圖。
圖3係繪示依據本發明另一實施例之對應上凹載板的基板的結構示意圖。
圖4係繪示依據本發明再一實施例之對應上凹載板的基板的結構示意圖。
圖5係繪示依據本發明又一實施例之對應上凹載板的基板的結構示意圖。
圖6係繪示依據本發明一實施例之對應下凹載板的基板的結構示意圖。
圖7係繪示依據本發明另一實施例之對應下凹載板的基板的結構示意圖。
圖8係繪示依據本發明再一實施例之對應下凹載板的基板的結構示意圖。
1:基板
10:板體
10a:第一表面
12:第一導電凸塊
14:第二導電凸塊
a1:面積
h1、h2:厚度
90:載板
92:微型元件
94:金屬連接墊

Claims (8)

  1. 一種基板，用以接收一載板中的多個微型元件，所述基板包含：一板體，具有一第一表面，該第一表面定義有至少一轉移區域，且該轉移區域定義有一中心點；一第一導電凸塊，設置於該轉移區域中，具有一第一剖面形狀；以及一第二導電凸塊，設置於該轉移區域中，具有一第二剖面形狀，其中該第一剖面形狀相異於該第二剖面形狀，且該第一導電凸塊與該中心點的距離小於該第二導電凸塊與該中心點的距離；其中該第一導電凸塊具有一第一體積且該第二導電凸塊具有一第二體積，該第一體積大致相同於該第二體積；其中該第一導電凸塊具有一第一厚度，該第二導電凸塊具有一第二厚度，該第一厚度小於該第二厚度，且該第一導電凸塊於該第一表面具有一第一接觸面積，該第二導電凸塊於該第一表面具有一第二接觸面積，該第一接觸面積大於該第二接觸面積。
  2. 如請求項1所述之基板，其中該第一導電凸塊具有一第一楊氏模量，該第二導電凸塊具有一第二楊氏模量，其中該第一楊氏模量小於該第二楊氏模量。
  3. 一種基板，用以接收一載板中的多個微型元件，所述基板包含：一板體，具有一第一表面，該第一表面定義有至少一轉移區域，且該轉移區域定義有一中心點；一第一導電凸塊，設置於該轉移區域中，具有一第一剖面形狀；以及 一第二導電凸塊，設置於該轉移區域中，具有一第二剖面形狀，其中該第一剖面形狀相異於該第二剖面形狀，且該第一導電凸塊與該中心點的距離小於該第二導電凸塊與該中心點的距離；其中該第一導電凸塊具有一第一體積且該第二導電凸塊具有一第二體積，該第一體積大致相同於該第二體積；其中該第一導電凸塊具有一第一厚度，該第二導電凸塊具有一第二厚度，該第一厚度大於該第二厚度，且該第一導電凸塊於該第一表面具有一第一接觸面積，該第二導電凸塊於該第一表面具有一第二接觸面積，該第一接觸面積小於該第二接觸面積。
  4. 如請求項3所述之基板，其中該第一導電凸塊具有一第一楊氏模量，該第二導電凸塊具有一第二楊氏模量，其中該第一楊氏模量大於該第二楊氏模量。
  5. 一種顯示裝置，包含：一基板，包含：一板體，具有一第一表面，該第一表面定義有至少一轉移區域，且該轉移區域定義有一中心點；一第一導電凸塊，設置於該轉移區域中，具有一第一體積和一第一剖面形狀；以及一第二導電凸塊，設置於該轉移區域中，具有一第二體積和一第二剖面形狀，其中該第一體積相異於該第二體積或是該第一剖面形狀相異於該第二剖面形狀； 其中該第一導電凸塊與該中心點的距離小於該第二導電凸塊與該中心點的距離；以及多個微型元件，對應配置於該第一導電凸塊和該第二導電凸塊上；其中該第一導電凸塊具有一第一體積且該第二導電凸塊具有一第二體積，該第一體積大致相同於該第二體積；其中該第一導電凸塊具有一第一厚度，該第二導電凸塊具有一第二厚度，該第一厚度小於該第二厚度，且該第一導電凸塊於該第一表面具有一第一接觸面積，該第二導電凸塊於該第一表面具有一第二接觸面積，該第一接觸面積大於該第二接觸面積。
  6. 如請求項5所述之顯示裝置，其中對應配置於該基板上的該第一導電凸塊和該微型元件具有一第一高度，對應配置於該基板上的該第二導電凸塊和該微型元件具有一第二高度，該第一高度相異於該第二高度。
  7. 一種顯示裝置，包含：一基板，包含：一板體，具有一第一表面，該第一表面定義有至少一轉移區域，且該轉移區域定義有一中心點；一第一導電凸塊，設置於該轉移區域中，具有一第一體積和一第一剖面形狀；以及一第二導電凸塊，設置於該轉移區域中，具有一第二體積和一第二剖面形狀，其中該第一體積相異於該第二體積或是該第一剖面形狀相異於該第二剖面形狀； 其中該第一導電凸塊與該中心點的距離小於該第二導電凸塊與該中心點的距離；以及多個微型元件，對應配置於該第一導電凸塊和該第二導電凸塊上；其中該第一導電凸塊具有一第一體積且該第二導電凸塊具有一第二體積，該第一體積大致相同於該第二體積；其中該第一導電凸塊具有一第一厚度，該第二導電凸塊具有一第二厚度，該第一厚度大於該第二厚度，且該第一導電凸塊於該第一表面具有一第一接觸面積，該第二導電凸塊於該第一表面具有一第二接觸面積，該第一接觸面積小於該第二接觸面積。
  8. 如請求項7所述之顯示裝置，其中對應配置於該基板上的該第一導電凸塊和該微型元件具有一第一高度，對應配置於該基板上的該第二導電凸塊和該微型元件具有一第二高度，該第一高度相異於該第二高度。
TW109100551A 2020-01-08 2020-01-08 基板和顯示裝置 TWI720772B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109100551A TWI720772B (zh) 2020-01-08 2020-01-08 基板和顯示裝置
US17/016,423 US11476149B2 (en) 2020-01-08 2020-09-10 Substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109100551A TWI720772B (zh) 2020-01-08 2020-01-08 基板和顯示裝置

Publications (2)

Publication Number Publication Date
TWI720772B true TWI720772B (zh) 2021-03-01
TW202127685A TW202127685A (zh) 2021-07-16

Family

ID=76035816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100551A TWI720772B (zh) 2020-01-08 2020-01-08 基板和顯示裝置

Country Status (2)

Country Link
US (1) US11476149B2 (zh)
TW (1) TWI720772B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437195A (zh) * 2021-06-04 2021-09-24 季华实验室 一种微型器件转移装置及转移方法
TWI784681B (zh) * 2021-08-20 2022-11-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023027638A (ja) * 2021-08-17 2023-03-02 キオクシア株式会社 半導体装置およびその製造方法
CN114156222B (zh) * 2021-11-29 2024-09-24 京东方科技集团股份有限公司 转移基板、发光基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW461056B (en) * 2000-03-21 2001-10-21 Jian Huei Jiuan Design method of the shape and arrangement of the flip-chip bump
TW201347121A (zh) * 2012-02-09 2013-11-16 Luxvue Technology Corp 用於傳輸與接合微小元件之陣列的方法
TW201448287A (zh) * 2013-06-03 2014-12-16 Ind Tech Res Inst 電子元件的轉移方法及電子元件陣列
TW201616679A (zh) * 2014-10-20 2016-05-01 Playnitride Inc 發光元件的轉移方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US7564130B1 (en) * 2007-07-06 2009-07-21 National Semiconductor Corporation Power micro surface-mount device package
FR2954581B1 (fr) * 2009-12-22 2012-02-03 Commissariat Energie Atomique Procede de realisation d'un element non plan
JP2011171427A (ja) * 2010-02-17 2011-09-01 Canon Inc 積層型半導体装置
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
US8920934B2 (en) * 2013-03-29 2014-12-30 Intel Corporation Hybrid solder and filled paste in microelectronic packaging
US8952532B2 (en) * 2013-05-13 2015-02-10 Intel Corporation Integrated circuit package with spatially varied solder resist opening dimension
CN106206633A (zh) * 2015-05-28 2016-12-07 精材科技股份有限公司 影像感测装置
US11464139B2 (en) * 2018-11-05 2022-10-04 Intel Corporation Conformable heat sink interface with a high thermal conductivity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW461056B (en) * 2000-03-21 2001-10-21 Jian Huei Jiuan Design method of the shape and arrangement of the flip-chip bump
TW201347121A (zh) * 2012-02-09 2013-11-16 Luxvue Technology Corp 用於傳輸與接合微小元件之陣列的方法
TW201448287A (zh) * 2013-06-03 2014-12-16 Ind Tech Res Inst 電子元件的轉移方法及電子元件陣列
TW201616679A (zh) * 2014-10-20 2016-05-01 Playnitride Inc 發光元件的轉移方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437195A (zh) * 2021-06-04 2021-09-24 季华实验室 一种微型器件转移装置及转移方法
TWI784681B (zh) * 2021-08-20 2022-11-21 錼創顯示科技股份有限公司 微型發光二極體顯示裝置

Also Published As

Publication number Publication date
TW202127685A (zh) 2021-07-16
US11476149B2 (en) 2022-10-18
US20210210371A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
TWI720772B (zh) 基板和顯示裝置
TWI685946B (zh) 載板結構及微型元件結構
TWI659486B (zh) 轉移載板與晶粒載板
US11177154B2 (en) Carrier structure and micro device structure
CN110391165B (zh) 转移载板与晶粒载板
US11302547B2 (en) Carrier structure and micro device structure
JP5705701B2 (ja) 液晶表示装置
TWI686648B (zh) 顯示面板
CN111192869B (zh) 基板和显示设备
TWI307550B (en) Polygonal, rounded, and circular flip chip ball grid array board
TWI389604B (zh) 電路板結構與其製造方法及液晶顯示器
TW200810050A (en) Package structure and heat sink module thereof
CN115440856A (zh) 转移头及其制作方法
TW202119646A (zh) 電極結構、微型發光元件以及顯示面板
TWI777435B (zh) 微型發光二極體載板
TWI724378B (zh) 微型發光二極體載板
TWI826302B (zh) 可拉伸顯示裝置
CN219759528U (zh) 用于改善翘曲的压头
TWI831441B (zh) 電子裝置
TWI842387B (zh) 次毫米發光二極體背光板的製法及其製品
US20240105549A1 (en) Heatsink for ring type integrated circuits
TWI243456B (en) Image sensor chip package with level control and method for packaging the same
TW202117884A (zh) 轉印模具
TW594324B (en) Liquid crystal display panel and substrate thereof
TWI324328B (en) Liquid crystal display module