JP3230487B2 - 三次元パッケージおよびその製造方法 - Google Patents

三次元パッケージおよびその製造方法

Info

Publication number
JP3230487B2
JP3230487B2 JP10974998A JP10974998A JP3230487B2 JP 3230487 B2 JP3230487 B2 JP 3230487B2 JP 10974998 A JP10974998 A JP 10974998A JP 10974998 A JP10974998 A JP 10974998A JP 3230487 B2 JP3230487 B2 JP 3230487B2
Authority
JP
Japan
Prior art keywords
package
solder paste
manufacturing
dimensional
dimensional package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10974998A
Other languages
English (en)
Other versions
JPH11307717A (ja
Inventor
繁美 青木
要一 守屋
善章 山出
敏彦 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP10974998A priority Critical patent/JP3230487B2/ja
Publication of JPH11307717A publication Critical patent/JPH11307717A/ja
Application granted granted Critical
Publication of JP3230487B2 publication Critical patent/JP3230487B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品を搭載す
るパッケージを複数重ね、積層体構造とする三次元パッ
ケージとその製造方法に関する。
【０００２】
【従来の技術】従来にあっても、電子部品を搭載するパ
ッケージを複数重ね、積層体構造とする三次元パッケー
ジは公知であり、その製造方法についても多くの提案が
すでにされている。
【０００３】例えば、三次元パッケージにおける製造方
法の一態様は、特開平４−280695号公報に開示されてい
る。同公報の発明の詳細な説明によると、パッケージの
スルーホール配線の位置にはんだを供給する。このと
き、同公報の図12からスルーホールの配線上にのみはん
だが供給されているのがわかる。はんだ供給方法の詳細
は不明であるが、その一態様としてはんだをメッキで形
成する記載がある。次にこのはんだ上にCuボールが配置
され、同様にはんだ供給および銅ボール配置がされたパ
ッケージを重ね合わせる。最後に、パッケージ積層体を
加熱し、はんだを溶融して、基板同士を接続している。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな製造方法では接続信頼性の問題が生じていた。すな
わち、スルーホールの配線上のみはんだが供給されるた
め、ボールをその上に配置してリフローしても、スルー
ホール中にはんだが入り込まず、パッケージ表面上には
んだが逃げてしまい、スルーホール中に大きな空洞がで
きるため、スルーホール内部で接続信頼性に欠けてい
た。スルーホール中の空洞の存在は特開平４−280695号
公報の図14、15からも確認できる。また、同図の最上部
パッケージにおけるスルーホールが、はんだで埋まって
いないことからもスルーホール内部での接続信頼性が欠
けていることは明らかである。
【０００５】一方、パッケージを三次元化するにあた
り、その他さまざまな問題も生じていた。すなわち、三
次元パッケージは複雑な構造をとるためにコストがかか
る。製造方法において、なるべく工程を減らした方が、
コスト削減には有利である。また、同じ工程でもなるべ
く簡便な方法で同じ工程を行える方がコスト削減ができ
る。
【０００６】さらに、三次元パッケージは何層もパッケ
ージを積み重ねるために自重による変形の問題も出てく
る。大量の金属ボールを使用するので、全体に占める金
属ボールの重さの割合が大きくなるため、特に金属ボー
ルの軽量化が必要である。
【０００７】ここに、本発明の目的は、三次元パッケー
ジのスルーホール内部での接続信頼性を確保すると共
に、製造工程、コストを削減することが可能な製造方法
を提供することであって、さらに、パッケージ自体の自
重による変形がなく軽量化されたパッケージを提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明は、上述の課題を
達成すべく、パッケージ表裏面の導通をとるため、中空
ビアを設け、そのようなパッケージの三次元接続構造を
構成するときに、同時に中空ビアのはんだによる充填を
行い、接続部の信頼性の向上を図るための製造方法を提
供するものである。
【０００９】また、別の面からは製造工程において、複
雑な工程をさけ簡便な方法で三次元パッケージの製造が
行えるようにすると共に、少なくとも一直線上にない３
点において高融点ボールを使用し、それ以外は低融点の
はんだボールを使用することで、熱処理時に三次元パッ
ケージの接続構造が崩壊しないようにするものである。
特に、三次元パッケージでは最下層を形成するパッケー
ジにかかる重量は単層パッケージに比べてかなり大きい
ものであって、そのような問題は、パッケージの積層数
が多くなればなる程、深刻となり、したがって、それを
解決できる本発明の実用上の効果は大きい。
【００１０】ここに、本発明は、次の通りである。 (1) 電子部品を搭載し、表層パッドが中空ビアを通して
導通されているパッケージを積層した三次元パッケージ
の製造方法において、パッケージの電子部品の搭載され
た面または搭載されていない面のどちらか一方の面上に
ある表層パッドにはんだペーストを供給する工程、上記
パッケージの表層パッド上または表層パッド上に供給さ
れたはんだペースト上に金属ボールを設置する工程、こ
のようにして用意されたパッケージを重ねる工程、そし
て熱処理し、パッケージ同士を接続する工程を含む三次
元パッケージの製造方法。
【００１１】(2) 上記(1) に記載の三次元パッケージの
製造方法において、前記表層パッド上へのはんだペース
トの供給容量Ｖ、はんだペーストのはんだ成分の容積率
ａ％、中空ビアの中空容量Ｖt の間に、 Ｖ≧ (Ｖt/a)×100 を満たすことを特徴とする三次元パッケージの製造方
法。
【００１２】(3) 電子部品を搭載し、表層パッドが中空
ビアを通して導通されているパッケージを積層した三次
元パッケージの製造方法において、パッケージの両面上
にある表層パッドにはんだペーストを供給する工程、パ
ッケージの電子部品の搭載された面または搭載されてい
ない面のどちらか一方に金属ボールを設置する工程、こ
のようにしてはんだペーストを供給され、金属ボールの
設置されたパッケージを重ねる工程、そして熱処理し、
パッケージ同士を接続する工程を含む三次元パッケージ
の製造方法。
【００１３】(4) 上記(3) に記載の三次元パッケージの
製造方法において、前記パッケージ両面の一対の表層パ
ッド上へのはんだペーストの合計供給容量Ｖ' 、はんだ
ペーストのはんだ成分の容積率ａ％、中空ビアの中空容
量Ｖt の間に、 Ｖ' ≧ (Ｖt/a)×100 を満たすことを特徴とする三次元パッケージの製造方
法。
【００１４】(5) 上記(1) ないし(4) のいずれかの三次
元パッケージの製造方法において、設置した金属ボール
のうち、一直線上にない少なくとも３ヶ所の金属ボール
の融点がＴb であり、はんだペーストの融点Ｔp と熱処
理温度Ｔの間に Ｔp ＜Ｔ＜Ｔb の関係を有する三次元パッケージの製造方法。
【００１５】
【００１６】
【発明の実施の形態】次に、本発明による三次元パッケ
ージについて説明する。図１(a) 、(b) は、本発明にか
かる三次元パッケージの、それぞれ模式的説明図および
一部拡大説明図である。図１(a) に示すように、プリン
ト基板10上に積層された各パッケージ12 (図示例では４
段) にはそれぞれ半導体チップ14のような電子部品が搭
載されており、金属ボール16によって互いに離間設置さ
れて三次元パッケージを構成している。各パッケージの
接続構造は、図１(b) に示すように、パッケージ12の上
面に設けられた電極パッド18にははんだ層20を介して金
属ボール16が接続されている。パッケージ12には中空ビ
ア22が設けられており、図示形態では、はんだ層20によ
って充填されている。
【００１７】このような構造を有する三次元パッケージ
の作製方法は図２(a) ないし(d) に示す各工程の部分的
模式説明図によって説明される。なお図２において、図
１と同一部位、部材は同一符号でもって示す。
【００１８】第一工程:図２(a) に示すように、三次元
パッケージを構成する各パッケージ12の表層パッド、つ
まり電極パッド18にはんだペースト24を供給する。この
とき、はんだペースト24の供給はパッケージ12の半導体
チップが実装されている面 (チップ実装面) 、実装され
ていない面 (チップ非実装面) いずれでも構わない (図
２(a) ではチップ非実装面にはんだペーストを供給) 。
変更例にあってはチップ実装面およびチップ非実装面の
両面の表層パッド上に供給しても構わない。しかし、チ
ップ非実装面にはんだペーストを供給する場合、半導体
チップに邪魔されず、簡便な操作ではんだペーストを供
給できる。はんだペーストはメタルマスクを用いたスク
リーン印刷法を用いて供給することができるので、はん
だペーストはチップ非実装面に供給することが好まし
い。はんだペーストはその後に行う熱処理によって溶融
する融点を有するものであればその種類を問わない。通
常はPb−Sn系はんだペーストを用いる。
【００１９】第二工程:次いで、図２(b) に示すよう
に、電子部品を実装した面の表層パッド18上に、金属ボ
ール16を配置する。金属ボールの種類は特に問わない。
後に行う熱処理工程でパッケージ自体が自重でつぶれな
いようにするために、熱処理温度より高い融点を有する
金属ボールが好ましい。例えば、Cuボールが好ましい。
しかし、Cuは貴金属であり、高価なため、はんだペース
トにPb−Sn系はんだを用いる場合は、それよりもPb含有
率が高い (高い融点を有する) Pb−Sn系の金属ボールを
用いれば十分である。金属ボール16ははんだペーストの
材料の融点と熱処理温度の関係から、適当に選択すれば
よい。すなわち、金属ボールの融点をTb、はんだペース
トの融点をTp、熱処理温度をＴとした場合、Tp≦Ｔ＜Tb
の関係を有するように金属ボールの材料を選択すればよ
い。
【００２０】また、金属ボール16はパッケージ下側に配
置してもよい。さらに、金属ボール16をパッケージ両面
に設けることも可能である。
【００２１】第三工程:このようにして各パッケージ12
を用意してから、図２(c) に示すように、それらのパッ
ケージ12を位置合わせしてプリントボード10上に順次積
層する。図示例の場合、金属ボール16を設置した側の表
層パッド18にははんだペーストは供給されていないが、
上側の表層パッド18には十分な量のはんだペースト24が
供給されているため、積層の際にもその位置決めは容易
で、仮留めの効果も発揮する。
【００２２】このように積層するパッケージの数につい
て特に制限はないが、金属ボールがその上に積層された
パッケージを支持することから、金属ボールが耐え得る
までの重量を呈する数である。
【００２３】第四工程:積層したパッケージ組立体は、
はんだ付けによって一体化した積層体を構成しなければ
ならず、そのためにリフロー処理を行う。第二工程で示
したような関係式を満たす温度で熱処理をすると、はん
だペースト24のみが溶解する。このとき、一種の毛細管
現象で、はんだボール16の周囲にははんだ20は中空ビア
22内に吸引され、その内部を充填する。
【００２４】このとき、はんだペーストの量が次のよう
な関係を有するとき、十分な量のはんだが中空ビア22内
に供給される。すなわち、表層パッド18上へのはんだペ
ースト24の供給容量Ｖ、はんだペースト24のはんだ成分
の容積率ａ％、中空ビア22の中空容量Ｖt の間に、 Ｖ≧ (Ｖt/a)×100 を満たすようにする。このようにすることによって、中
空ビア22の中空部が完全に埋まり、接続信頼性の高い三
次元パッケージが得られる。
【００２５】図３(a) 、(b) は、本発明の別の態様を示
すものである。これまで説明してきた方法では金属ボー
ルを全て同じ材料のもので行ってきたが、特にそのよう
な限定をするものではなくてもよい。実際には、パッケ
ージ自身の自重により三次元パッケージが押しつぶされ
ないことが重要となるため、図３(a) 、(b) に示すよう
に各パッケージ12を離間させて保持する、熱処理温度よ
りも高い融点を有する金属ボール16 (高融点ボール) は
各パッケージ12の間に少なくとも３個設け、それ以外の
一つのパッケージ12の表層パッド18とそれに対向するパ
ッケージ12の表層パッド18との間には熱処理によって融
解する、つまり熱処理温度より低い融点を有する金属ボ
ール (低融点金属ボール) を配置し、三次元パッケージ
を作製すれば十分である。
【００２６】このような高融点ボールは少なくとも３
個、同一直線上に並ばないように配置させる。一般的に
は、かかる高融点金属ボールをパッケージの四隅部に一
つつづ設けることで安定して各パッケージの離間設置を
実現する。特に、高融点金属ボールは一般に比重が大き
く、高価な材料 (例えば、Cu、Pb含有量の高いPb−Snな
ど) である場合が多いので、低融点金属ボールと併用す
ることはパッケージ自体の軽量化、低コスト化の観点か
らも有利である。さらには、パッケージ自体の軽量化が
図れれば、より多くの数のパッケージの積層も可能にな
る。
【００２７】図４(a) 〜(d) は、図３のパッケージ積層
体の製造工程の略式説明図である。この態様にあって
は、図４(a) に示すように、パッケージ12の表面に設け
た表層パッド18上にはんだペースト24を例えば印刷法に
よって供給する。ここで、表層パッド18上へのはんだペ
ースト24の供給は電子部品が搭載されている面または搭
載されていない面のどちらか一方、あるいは両面のいず
れでもよい。ただし、図４(a) 、(b) では片面の表層パ
ッド24のみを示し、図４(c) 、(d) では両面の表層パッ
ド18にはんだペースト24を供給した例を示す。
【００２８】はんだペースト24が設けられた各表層パッ
ド18上には金属ボール16が配置される。図４(b) 参照。
その金属ボールのうち、一直線上にない少なくとも３個
の金属ボール16はその他の金属ボール30の融点よりも高
い融点の金属から構成される。金属ボール30ははんだペ
ーストと同組成であることが好ましい。また、融点の高
い金属ボール30は、各パッケージの四隅にそれぞれ配置
することが好ましい。
【００２９】このように金属ボール16、30が配置された
後、図４(c) に示すように、位置決めをしながら多段に
パッケージ12が積層される。ただし図４(c) では２段の
積層部分だけを示す。このとき、各金属ボール16、30は
はんだペースト24によって仮止めができているので、積
層体としての形状を保持できるが、必要により適宜治具
を用いてもよい。
【００３０】次に、図４(c) に示す、積層組立体32は、
リフロー炉 (熱処理炉; 図示せず)に装入され、金属ボ
ール16の融点より低い温度であって、はんだペーストお
よび金属ボール30の融点より高い温度で、熱処理がされ
る。これによって得られた３次元パッケージ34は、図４
(d) に示すように、高融点の金属ボール16以外の接合構
造が、溶融したはんだ20によるブリッジから構成され
る。金属ボール16は溶融しないため、所定の間隔が各パ
ッケージ12の間に確保されるのである。なお、この場合
であると、特に中空ビアを有しないパッケージについて
も適応可能である。次に、本発明を実施例によってさら
に具体的にその作用効果を説明する。
【００３１】
【実施例】[実施例１]本例では、図２に示す方法にした
がって、前述の第一工程ないし第四工程に相当する下記
工程ないしによって三次元パッケージを製作した。
【００３２】工程：中空ビアを有し、ビア直上に外部
接続用表層パッドのあるパッケージの電子部品が存在し
ない面の表層パッドに、メタルマスクを用いたスクリー
ン印刷法によりPb−63mass％Snはんだペースト (融点：
183 ℃) を供給した。
【００３３】工程：電子部品を実装した面の表層パッ
ドのうち、４つのコーナの表層パッド上にPb−10mass％
Sn (液相線：268 ℃) からなる金属ボールを設置し、他
の表層パッド上にはPb−63mass％Sn (融点:183℃) から
なる金属ボールを設置した。
【００３４】工程：パッケージを位置合わせして４段
に重ねた。 工程：最高温度230 ℃でリフローし、はんだペースト
およびPb−63mass％Snからなる金属ボールのみを溶融し
た。
【００３５】このようにして製作した三次元パッケージ
では、各段のパッケージ間の距離は一定で、中空ビアに
もはんだが十分に充填されており、安定した接合が実現
された。
【００３６】[実施例２]本例では実施例１における工程
で、４つのコーナの表層パッド上に設置する金属ボー
ルをCuボールとした以外は、いずれも実施例１と同じで
あった。実施例１とほぼ同様の結果が得られた。
【００３７】[実施例３]本例では、図４に示す方法にし
たがって、前述の第一工程ないし第四工程に相当する下
記工程〜によって三次元パッケージを製作した。
【００３８】工程：電子部品を実装したパッケージ両
面の表層パッドに、ディスペンサーでPb−63mass％Snは
んだペースト (融点：183 ℃) を供給した。
【００３９】工程：電子部品を実装した面のはんだペ
ーストを供給した表層パッドのうち、４つのコーナの表
層パッド上にPb−10mass％Sn (液相線：268 ℃) からな
る金属ボールを設置し、他の表層パッド上にはPb−63ma
ss％Sn (融点：183 ℃) からなる金属ボールを設置し
た。
【００４０】工程：パッケージを位置合わせして４段
に重ねた。 工程：最高温度230 ℃でリフローし、はんだペースト
およびPb−63mass％Snからなる金属ボールのみを溶融し
た。
【００４１】このようにして製作した三次元パッケージ
では、堅固な接合構造が得られ、寸法変化は見られなか
った。
【００４２】[実施例４]本例では、実施例３の工程
で、４つのコーナの表層パッド上に設置する金属ボール
をCuボールとした以外はいずれも実施例３と同じであっ
た。本例でも実施例３の場合と同様の結果が得られた。
【００４３】
【発明の効果】以上説明してきたように、本発明によれ
ば、主として次のような優れた効果が得られ、その実用
上の意義は大きい。
【００４４】三次元パッケージを製造する際、中空ビ
アを有するパッケージを用い、熱処理を行うため、はん
だペーストにより中空ビアが埋まるために、接続部の信
頼性の向上が図れる。
【００４５】一直線上にない少なくとも３個の金属ボ
ールをその他の金属ボールの融点よりも高い融点の金属
(高融点ボール) から構成すれば、パッケージ自身の自
重により三次元パッケージが押しつぶされることがな
い。
【００４６】高融点ボールが配置された以外の部分に
は比重が小さく、安価な材料が使用できるので、パッケ
ージ自体の軽量化、低コスト化が図れる。
【図面の簡単な説明】
【図１】図１(a) は、本発明の第１の態様における三次
元パッケージの模式的説明図、図１(b) は、その一部の
拡大説明図である。
【図２】図２(a) ないし(d) は、本発明にかかる第１の
態様の三次元パッケージの製造工程の模式的説明図であ
る。
【図３】図３(a) は、本発明の第２の態様における三次
元パッケージの模式的説明図、図３(b) は、その一部の
拡大説明図である。
【図４】図４(a) ないし(d) は、本発明にかかる第２の
態様の三次元パッケージの製造工程の模式的説明図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 敏彦 大阪市中央区北浜４丁目５番33号 住友 金属工業株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/52 H01L 25/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子部品を搭載し、表層パッドが中空ビ
    アを通して導通されているパッケージを積層した三次元
    パッケージの製造方法において、 パッケージの電子部品の搭載された面または搭載されて
    いない面のどちらか一方の面上にある表層パッドにはん
    だペーストを供給する工程、 上記パッケージの表層パッド上または表層パッド上に供
    給されたはんだペースト上に金属ボールを設置する工
    程、 このようにして用意されたパッケージを重ねる工程、そ
    して熱処理し、パッケージ同士を接続する工程を含む三
    次元パッケージの製造方法。
  2. 【請求項２】 請求項１に記載の三次元パッケージの製
    造方法において、 前記表層パッド上へのはんだペーストの供給容量Ｖ、は
    んだペーストのはんだ成分の容積率ａ％、中空ビアの中
    空容量Ｖt の間に、 Ｖ≧ (Ｖt/a)×100 を満たすことを特徴とする三次元パッケージの製造方
    法。
  3. 【請求項３】 電子部品を搭載し、表層パッドが中空ビ
    アを通して導通されているパッケージを積層した三次元
    パッケージの製造方法において、 パッケージの両面上にある表層パッドにはんだペースト
    を供給する工程、 パッケージの電子部品の搭載された面または搭載されて
    いない面のどちらか一方に金属ボールを設置する工程、 このようにしてはんだペーストを供給され、金属ボール
    の設置されたパッケージを重ねる工程、そして熱処理
    し、パッケージ同士を接続する工程を含む三次元パッケ
    ージの製造方法。
  4. 【請求項４】 請求項３に記載の三次元パッケージの製
    造方法において、 前記パッケージ両面の一対の表層パッド上へのはんだペ
    ーストの合計供給容量Ｖ' 、はんだペーストのはんだ成
    分の容積率ａ％、中空ビアの中空容量Ｖt の間に、 Ｖ' ≧ (Ｖt/a)×100 を満たすことを特徴とする三次元パッケージの製造方
    法。
  5. 【請求項５】 請求項１ないし４のいずれかの三次元パ
    ッケージの製造方法において、 設置した金属ボールのうち、一直線上にない少なくとも
    ３ヶ所の金属ボールの融点がＴb であり、はんだペース
    トの融点Ｔp と熱処理温度Ｔの間に Ｔp ＜Ｔ＜Ｔb の関係を有する三次元パッケージの製造方法。
JP10974998A 1998-04-20 1998-04-20 三次元パッケージおよびその製造方法 Expired - Fee Related JP3230487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10974998A JP3230487B2 (ja) 1998-04-20 1998-04-20 三次元パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10974998A JP3230487B2 (ja) 1998-04-20 1998-04-20 三次元パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH11307717A JPH11307717A (ja) 1999-11-05
JP3230487B2 true JP3230487B2 (ja) 2001-11-19

Family

ID=14518289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10974998A Expired - Fee Related JP3230487B2 (ja) 1998-04-20 1998-04-20 三次元パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3230487B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110992B2 (ja) 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
KR100669830B1 (ko) 2004-11-16 2007-04-16 삼성전자주식회사 이방성 도전막을 이용한 적층 패키지
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
KR101255925B1 (ko) * 2011-09-05 2013-04-17 삼성전기주식회사 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JPH11307717A (ja) 1999-11-05

Similar Documents

Publication Publication Date Title
JP3352970B2 (ja) 複数の相互接続基板の組立方法
JP3127151B2 (ja) 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
US6333563B1 (en) Electrical interconnection package and method thereof
US7488896B2 (en) Wiring board with semiconductor component
JPH098447A (ja) チップ実装回路カード構造
JP2756184B2 (ja) 電子部品の表面実装構造
JPH06296080A (ja) 電子部品実装基板及び電子部品実装方法
CN110677991B (zh) 封装结构、成品线路板、电子器件、电子设备及焊接方法
JP3230487B2 (ja) 三次元パッケージおよびその製造方法
JP3145331B2 (ja) 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
JP2581456B2 (ja) 部品の接続構造及びその製造方法
JP3315871B2 (ja) 半田バンプを有する配線基板及びその製造方法
JP4629912B2 (ja) はんだバンプの形成方法
US7789285B2 (en) Solder printing process to reduce void formation in a microvia
JP3813767B2 (ja) 樹脂製配線基板及びその製造方法
JP2004281634A (ja) 積層実装型半導体装置の製造方法
US6098283A (en) Method for filling vias in organic, multi-layer packages
JP2000223831A (ja) Ｂｇａによる表面実装用ペーストはんだと表面実装方法
JPH104127A (ja) 半田バンプを有する基板の製造方法
JP3742732B2 (ja) 実装基板及び実装構造体
JPH1187907A (ja) 実装部品の半田付け実装方法
JPH08316619A (ja) プリント配線板及びその製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2008071792A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010814

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees