CN110677991B - 封装结构、成品线路板、电子器件、电子设备及焊接方法 - Google Patents

封装结构、成品线路板、电子器件、电子设备及焊接方法 Download PDF

Info

Publication number
CN110677991B
CN110677991B CN201910887635.0A CN201910887635A CN110677991B CN 110677991 B CN110677991 B CN 110677991B CN 201910887635 A CN201910887635 A CN 201910887635A CN 110677991 B CN110677991 B CN 110677991B
Authority
CN
China
Prior art keywords
solder paste
layer
solder
electronic device
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910887635.0A
Other languages
English (en)
Other versions
CN110677991A (zh
Inventor
胡天麒
佘勇
史洪宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201910887635.0A priority Critical patent/CN110677991B/zh
Publication of CN110677991A publication Critical patent/CN110677991A/zh
Application granted granted Critical
Publication of CN110677991B publication Critical patent/CN110677991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请实施例提供一种封装结构、成品线路板、电子器件、电子设备及焊接方法。封装结构包括电子器件和基板，将电子器件和基板通过至少两层锡膏形成的焊点进行电连接，其中，不同层锡膏的材质不同。本申请实施例提供一种封装结构，能增加基板的上表面与电子器件的底部之间的间隙，有效提升底部填隙胶水或塑封料填充量，且减小焊点之间连锡风险。

Description

封装结构、成品线路板、电子器件、电子设备及焊接方法
技术领域
本申请实施例涉及电子器件领域，尤其涉及一种封装结构、成品线路板、电子器件、电子设备及焊接方法。
背景技术
随着便携式电子产品如手机、可穿戴等越来越轻薄化以及更多的功能集成，电子产品的能耗也越来越大，因此需要大容量的电池来提高续航能力。在电子产品内部，为了能节约空间以便放置大容量的电池，要求PCB主板上的器件小型化。SiP(SysteminPackage)封装是目前封装器件小型化的常用的方法。SiP封装需要二次塑封来改善机械系能和环境可靠性。但是在一些RF/WiFi SiP封装中，有一些尺寸在7mm×6mm以上的电子器件，采用QFN(Quad Flat No-leadPackage)焊盘封装形式，将其焊接在基板上时形成焊点较低，由于锡基钎料回流时呈液态，导致基板的上表面与电子器件的底部之间的间隙减小，塑封填充时这些电子器件的下方很容易形成空洞，导致潮敏可靠性测试失效如分层或锡桥短路。
现有技术中，为了避免封装时电子器件的下方形成空洞，在锡膏印刷时增加钢网的厚度，更厚的钢网可以使更厚的锡膏印刷在基板上，通过增加焊点锡量提高高度，从而形成更高的焊点，增加基板的上表面与电子器件的底部之间的间隙。
但是，通过增厚钢网增加基板的上表面与电子器件的底部之间的间隙，焊点锡量增多，更容易发生连锡的风险。
发明内容
本申请实施例提供一种封装结构、成品线路板、电子器件、电子设备及焊接方法，本申请提供的封装结构，能增加基板的上表面与电子器件的底部之间的间隙，且减小焊点之间连锡的风险。
第一方面，本申请实施例提供一种封装结构，该封装结构包括电子器件和基板，该电子器件和该基板之间通过焊点进行电连接，其中，该焊点包括至少两层锡膏，不同层该锡膏的具有不同的材质。这样，通过设置至少两层锡膏以形成的焊点，增加了焊点的高度，同时，不同层锡膏的材质不同，也就是说，每层锡膏的材质不同，不同的锡膏回流时的状态不同，能减小焊点之间连锡的问题。
在第一方面的一种可能的实施方式中，该焊点由两层该锡膏形成。这样，在增加焊点的高度的同时，节约成本。
在第一方面的一种可能的实施方式中，该至少两层该锡膏包括第一层锡膏和第二层锡膏，该第一层锡膏的熔点高于该第二层锡膏的熔点。在锡膏的选择中，每层锡膏的熔点不同，这样焊点的塌陷程度不同，且能减小焊点之间连锡的问题。
在第一方面的一种可能的实施方式中，该第一层锡膏位于该焊点的靠近该电子器件的一侧，该第二层锡膏位于该焊点的靠近该基板的一侧；或者，该第一层锡膏位于该焊点的靠近该基板的一侧，该第二层锡膏位于该焊点的靠近该电子器件的一侧。
在第一方面的一种可能的实施方式中，该第一层锡膏位于该电子器件的非功能焊盘上，该电子器件的功能焊盘具有该第二层锡膏，该基板上也具有该第二层锡膏；或者，该第一层锡膏位于该基板的非功能焊盘上，该基板的功能焊盘具有该第二层锡膏，该电子器件上也具有该第二层锡膏。
在第一方面的一种可能的实施方式中，该第一层锡膏的材质为高熔点钎料。
在第一方面的一种可能的实施方式中，该第一层锡膏的材质为锡铜钎料、锡镍瞬时液相扩散焊钎料，金锡钎料、金硅钎料、金锗钎料高铅钎料或复合钎料。
在第一方面的一种可能的实施方式中，该第二层锡膏的材质为锡基钎料。
在第一方面的一种可能的实施方式中，该第一层锡膏的熔点大于或等于260℃且小于或等于450℃。
在第一方面的一种可能的实施方式中，该第一层锡膏内具有熔点大于260℃的金属。
第二方面，本申请实施例提供一种成品线路板，包括成品线路板本体和位于该成品线路板本体上的焊盘，该焊盘上具有焊点，该焊点包括至少两层锡膏，不同层该锡膏的材质不同。成品线路板上自带的焊点能增加成品线路板的上表面与电子器件的底部之间的间隙，有效提升底部填隙胶水或塑封料填充量，且减小焊点之间连锡风险。
第三方面，本申请实施例提供一种电子器件，包括电子器件本体和位于该电子器件上的焊盘，该焊盘上具有焊点，该焊点包括至少两层锡膏，不同层该锡膏的材质不同。电子器件上自带的焊点能增加基板的上表面与电子器件的底部之间的间隙，有效提升底部填隙胶水或塑封料填充量，且减小焊点之间连锡风险。
第四方面，本申请实施例提供一种电子设备，包括电子设备本体和上述的封装结构，该封装结构位于该电子设备本体内。
第五方面，本申请实施例提供一种封装结构的焊接方法，包括：
在第一待焊接元件和第二待焊接元件的至少一者上设置锡膏；
通过该锡膏在该第一待焊接元件和该第二待焊接元件之间形成焊点，该焊点由至少两层锡膏形成，不同层的该锡膏的材质不同。通过设置至少两层锡膏以形成的焊点，增加了焊点的高度，同时，不同层锡膏的材质不同，也就是说，每层锡膏的材质不同，不同的锡膏回流时的状态不同，能减小焊点之间连锡。
在第五方面的一种可能的实施方式中，该在该第一待焊接元件和该第二待焊接元件的至少一者上设置锡膏，包括：
在该第一待焊接元件上设置第一锡膏。
在第五方面的一种可能的实施方式中，该通过该锡膏在该第一待焊接元件和该第二待焊接元件之间形成焊点，包括：
在该第一待焊接元件的表面形成第一层锡膏；
再在该第一层锡膏的表面形成第二层锡膏，该第二层锡膏和该第一层锡膏共同构成该焊点。
在第五方面的一种可能的实施方式中，该在该第一待焊接元件表面形成第一层锡膏，包括：
在该第一待焊接元件的表面印刷第一锡膏，进行回流焊接，以在该第一待焊接元件上形成该第一层锡膏。
在第五方面的一种可能的实施方式中，该在第一层锡膏表面形成第二层锡膏，包括：
在该第一层锡膏表面印刷第二锡膏；
将该第二待焊接元件贴在该第二锡膏的表面，进行回流焊接，以形成与该第一层锡膏相对连接的该第二层锡膏。
在第五方面的一种可能的实施方式中，该在第一待焊接元件和第二待焊接元件的至少一者上设置锡膏，包括：
在该第一待焊接元件上设置第一锡膏，在该第二待焊接元件上设置第二锡膏。
在第五方面的一种可能的实施方式中，该在第一待焊接元件和该第二待焊接元件的至少一者上设置锡膏，包括：
在该第一待焊接元件表面设置第一锡膏，并在该第二待焊接元件表面设置第二锡膏；
贴合该第一锡膏和该第二锡膏，并回流焊，以形成该第一层锡膏和该第二层锡膏。
在第五方面的一种可能的实施方式中，该第一锡膏包括材质不同的第一种锡膏和第二种锡膏。
在第五方面的一种可能的实施方式中，在该第一待焊接元件的表面印刷第一锡膏，包括：
在该第一待焊接元件的非功能焊盘上印刷第一种锡膏，在该第一待焊接元件的功能焊盘上印刷第二种锡膏。
在第五方面的一种可能的实施方式中，该第一层锡膏的熔点高于该第二层锡膏的熔点。
在第五方面的一种可能的实施方式中，该第一待焊接元件为基板，该第二待焊接元件为电子器件。
在第五方面的一种可能的实施方式中，该第一待焊接元件为电子器件，该第二待焊接元件为基板。
本申请实施例提供的一种封装结构、成品线路板、电子器件、电子设备及焊接方法，封装结构通过焊点将电子器件和基板之间进行电连接，其中，焊点包括至少两层锡膏，不同层锡膏的材质不同。通过设置至少两层锡膏以形成的焊点，增加了焊点的高度，同时，不同层锡膏的材质不同，也就是说，每层锡膏的材质不同，不同的锡膏回流时的状态不同，能减小焊点之间连锡的风险。
附图说明
图1为本申请一实施例提供的一种封装结构的结构示意图；
图2为本申请一实施例提供的一种封装结构中第一种锡膏的位置示意图；
图3为本申请一实施例提供的一种封装结构中第二种锡膏的位置示意图；
图4为本申请一实施例提供的一种封装结构中第三种锡膏的位置示意图；
图5为本申请一实施例提供的一种封装结构中第四种锡膏的位置示意图；
图6为本申请一实施例提供的一种成品线路板的结构示意图；
图7为本申请一实施例提供的一种电子器件的结构示意图；
图8为本申请一实施例提供的一种电子设备的结构示意图；
图9为本申请一实施例提供的一种封装结构的焊接方法的流程图；
图10为本申请一实施例提供的一种封装结构的焊接方法的流程图；
图11为本申请一实施例提供的一种封装结构的焊接方法的流程图；
图12为本申请一实施例提供的一种封装结构的焊接方法的流程图；
图13为本申请一实施例提供的一种封装结构的焊接方法的流程图；
图14为本申请一实施例提供的一种封装结构的焊接方法的流程图。
附图标记说明
10-电子器件；11-电子器件的非功能焊盘；12-电子器件的功能焊盘；
20-基板；21-基板的非功能焊盘；22-基板的功能焊盘；
30-焊点；31-锡膏；311-第一层锡膏；312-第二层锡膏；
40-电子设备。
具体实施方式
为使本申请实施例的技术方案和更加清楚，先对本申请实施例中涉及的术语进行解释。
PCB(Printed Circuit Board)，中文名称为印制电路板，又称印刷线路板，是重要的电子部件，是电子器件的支撑体，是电子器件电气连接的载体。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。
PCBA(Printed Circuit Board+Assembly)，中文名称为成品线路板，将各种电子器件通过表面封装工艺组装在线路板上形成成品线路板。
SiP(System in Package)封装是目前封装器件小型化的常用的方法。SiP封装为将多个具有不同功能的有源电子元件与可选无源器件，以及诸如微机电系统(MEMS，Micro-Electro-Mechanical System)或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装件，形成一个系统或者子系统。
钢网(stencils)，也就是SMT模板(SMT Stencil)，是一种SMT专用模具。其主要功能是帮助锡膏的沉积；目的是将准确数量的锡膏转移到空PCB主板上的准确位置。
瞬时液相扩散焊(Transient liquid phase，TLP)。
SMT(Surface Mounted Technology)，中文名称为表面组装技术，表面组装技术将无引脚或短引线表面组装元器件(简称SMC/SMD，中文称片状元器件)安装在印制电路板的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电路装连技术。
回流焊接是指利用焊膏(由焊料和助焊剂混合而成的混合物)将一或多个电子元件连接到接触垫上之后，透过控制加温来熔化焊料以达到永久接合，可以用回焊炉、红外加热灯或热风枪等不同加温方式来进行焊接。
“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。
“多个”是指两个或两个以上。
另外，本申请中，术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。
在一些RF/WiFi SiP封装中，有一些尺寸在7mm×6mm以上的电子器件，将其焊接在基板上进行封装时，由于焊接的锡基钎料回流时呈液态，即焊点容易塌陷，导致基板的上表面和电子器件的底部之间的间隙减小，二次塑封时，液态的塑封料很难填充进入基板的上表面和电子器件的底部之间的间隙，使电子器件的下方很容易形成空洞，导致潮敏可靠性测试失效如分层或锡桥短路。为了避免封装时电子器件的下方形成空洞，在锡膏印刷时增加钢网的厚度，更厚的钢网可以使更厚的锡膏印刷在基板上，通过增加焊点锡量提高高度，从而形成更高的焊点，增加基板与电子器件的底部之间的间隙。但是，通过增厚钢网增加基板的上表面与电子器件的底部之间的间隙，容易导致焊点之间连锡的问题。
为了解决上述问题，本申请提供一种封装结构、成品线路板、电子器件、电子设备及焊接方法，本申请提供的封装结构，通过焊点将电子器件和基板之间进行电连接，其中，焊点包括至少两层锡膏，不同层锡膏的材质不同。通过设置至少两层锡膏以形成的焊点，增加了焊点的高度，同时，不同层锡膏的材质不同，也就是说，每层锡膏的材质不同，不同的锡膏回流时的状态不同，能减小焊点之间连锡的问题。
下面，结合实施例对本申请提供的封装结构的进行详细说明。
图1为本申请一实施例提供的一种封装结构的结构示意图。需要说明的是，图1仅为实例性示意，本申请的封装结构不限于此种方式。参见图1所示，本申请实施例提供的封装结构，包括电子器件10和基板20。
在本申请中，电子器件10和基板20之间通过焊点进行电连接，其中，焊点30包括至少两层锡膏31，不同层锡膏31的材质不同。
本申请实施例提供的封装结构，通过设置至少两层锡膏31以形成的焊点30，增加了焊点30的高度，同时，不同层锡膏31的材质不同，也就是说，每层锡膏31的材质不同，不同的锡膏31回流时的状态不同，能减小焊点30之间连锡的问题。
可选的，本申请实施例提供的封装结构，可以为应用到芯片、SiP模组等塑封类元器件内的焊接封装，还可以为应用到PCB板级上各种元器件的焊接封装。为了便于描述，在本申请中，以电子器件10为芯片，基板20为PCB板进行说明。
示例性的，电子器件10可以为芯片，基板20可以为PCB板，在芯片上设置第一种锡膏，在PCB板上设置第二种锡膏，其中，第一种锡膏和第二种锡膏的材质不同，将芯片贴装在PCB板上，将芯片焊接在PCB板上，以使芯片和PCB板之间的焊点30通过两层锡膏31形成。
或者，先在PCB板上设置第一种锡膏，经过回流焊接，在PCB板上形成预焊接点，在PCB板上再设置第二种锡膏，其中，第一种锡膏和第二种锡膏的材质不同，将芯片贴装在PCB板上，再进行回流焊接，以通过两层锡膏31形成芯片和PCB板之间的焊点。或者是通过本领域技术人员熟知的其它形式进行芯片与PCB板的焊接封装，只要能通过两层锡膏31形成芯片和PCB板之间的焊点即可，此处不再赘述。
在本申请中，焊点30可以通过两层锡膏31形成，也可以通过两层以上锡膏31形成，例如，焊点30通过三层材质各不相同的锡膏31形成，焊点30通过四层材质各不相同的锡膏31形成。但是，结合成本，以及封装结构的整理尺寸，并非锡膏31的层数越多越好。在具体实现时，焊点30通过两层锡膏31形成，这样，在增加焊点30的高度的同时，节约成本。
在电子器件10和基板20的焊接采用回流焊接工艺，回流焊接需要加热锡膏31。而锡膏31在加热后呈液态，液态状的锡膏31易流动，使焊点容易塌陷。因此，在锡膏31的选择中，每层锡膏31的熔点不同，这样焊点30的塌陷程度不同，且能减小焊点30之间连锡的问题。
图2为本申请一实施例提供的一种封装结构中第一种锡膏的位置示意图。参见图2所示，因此，在本申请中，至少两层锡膏31包括第一层锡膏311和第二层锡膏312，第一层锡膏311的熔点高于第二层锡膏312的熔点。在具体实现时，先设置第一层锡膏311，在回流焊接时，由于第一层锡膏311的熔点高于第二层锡膏312的熔点，第一层锡膏311形成的焊点塌陷量较低，再设置熔点低于第一层锡膏311熔点的第二层锡膏312，在回流焊接时，第一层锡膏311不会明显坍塌，仅第二层锡膏312回流坍塌形成总焊点，有利于增加焊点30的总高度。或者第一层锡膏311与第二层锡膏312分别设置在芯片或PCB板上，将芯片贴装在PCB板上，进行回流焊接时，通过熔点高于第二层锡膏312熔点的第一层锡膏311的支撑作用，以增加焊点30的高度。
其中，封装结构包括电子器件10和基板20，而至少两层锡膏31包括第一层锡膏311和第二层锡膏312，第一层锡膏311和第二层锡膏312与电子器件10之间的相对位置，以及第一层锡膏311和第二层锡膏312与基板20之间的相对位置可以具有多种形式，下面对第一层锡膏311和第二层锡膏312与电子器件10之间的各种相对位置，以及第一层锡膏311和第二层锡膏312与基板20之间的相对位置进行详细说明。
参见图2所示，在第一种可能的实施方式中，第一层锡膏311位于焊点30的靠近电子器件10的一侧，第二层锡膏312位于焊点30的靠近基板20的一侧。此时，在电子器件10上设置第一层锡膏311，再在基板20上设置第二层锡膏312，将电子器件10贴装在基板20上设，通过回流焊接，通过第一层锡膏311和第二层锡膏312形成的焊点30连接电子器件10和基板20。
图3为本申请一实施例提供的一种封装结构中第二种锡膏的位置示意图。参见图3所示，在第二种可能的实施方式中，第一层锡膏311位于焊点30的靠近基板20的一侧，第二层锡膏312位于焊点30的靠近电子器件10的一侧。先在基板20上设置第一层锡膏311，经过回流焊接，在基板20上形成预焊接点，再在基板20上在设置第二层锡膏312，将电子器件10贴装在基板20上，在进行回流焊接，通过第一层锡膏311和第二层锡膏312形成的焊点30连接电子器件10和基板20。
图4为本申请一实施例提供的一种封装结构中第三种锡膏的位置示意图。参见图4所示，在第四种可能的实施方式中，第一层锡膏311位于电子器件的非功能焊盘11上，电子器件的功能焊盘12上具有第二层锡膏312，基板20上也具有第二层锡膏312。
图5为本申请一实施例提供的一种封装结构中第三种锡膏的位置示意图。参见图5所示，在第五种可能的实施方式中，第一层锡膏311焊点30位于基板的非功能焊盘21上，基板的功能焊盘22上具有第二层锡膏312，基板的功能焊盘22上具有第二层锡膏312，电子器件10上也具有第二层锡膏312。
在本申请中，第一层锡膏311的熔点大于或等于260℃且小于或等于450℃，或者第一层锡膏311内具有熔点大于260℃的金属。
在本申请实施例中，第二层锡膏312为锡基钎料，第一层锡膏311为高熔点钎料，这种高熔点钎料可分两类，第一类高熔点钎料为固定高熔点的合金，比如金锡钎料、金硅钎料、金锗钎料、锌锡钎料或锌铝钎料等高温合金，高温合金的熔点大于260℃且小于或等于450℃，高温合金的第一层锡膏311与第二层锡膏312结合形成焊点30时，由于锡基钎料的回流温度低，无法使高熔点钎料再次重熔，因此形成的高度较高的焊点30。第二类高熔点钎料为熔点可变的瞬时液相连接钎料(TLP钎料)，比如Cu-Sn系、Ni-Sn系等TLP(Transientliquid phase bonding)钎料，这种钎料第一次回流焊接时钎料中的低熔点的Sn/Sn基合金熔化并与相邻高熔点的Cu/Ni等金属发生冶金结合生成化合物，在这个过程中会消耗低熔点的Sn或者Sn基合金并生成熔点大于450℃的Cn-Sn化合物(比如Cu6Sn5、Cu3Sn等)或Ni-Sn化合物(比如Ni3Sn等)。由于低温Sn或Sn基合金在第一次回流焊接过程中生成化合物已完全消耗，第二次以后的回流焊接过程中，240～260℃的回流温度无法使Cu-Sn、N-Sn系金属间化合物再次熔化，因此第二次回流焊接，第一层锡膏311部分不再熔化，第二层锡膏312部分熔化并与第一层锡膏311形成最终的完整焊点30。通过以上两类高熔点钎料形成的焊点30，均可以形成在第二次以后的回流焊接过程中，第一层锡膏311部分高温焊点不再熔化和塌陷，增加基板20的上表面与电子器件10的底部之间的间隙，且减小焊点30之间连锡的风险。
在瞬时液态连接方案(transient liquid phase bonding，TLPB)的实现方式中，第一层锡膏311的材质可以为锡铜钎料、锡镍瞬时液相扩散焊钎料或由锡基金属颗粒与高温金属颗粒比如铜、镍金属颗粒形成的复合钎料等含有高熔点金属(例如镍或铜等)与低熔点金属(例如锡)的颗粒混合物。其中，高熔点金属的熔点大于260℃，对高熔点金属的熔点的上限不做限定。低熔点金属的熔点小于或等于240℃，这样，在240～260℃的回流焊接的温度下，回流焊接温度升温至大于低熔点金属的熔点时，低熔点金属熔化与高熔点金属形成冶金结合，生成化合物(例如，Cu和Sn形成Cu6Sn5；Ni和Si形成Ni3Sn)。这种形成的化合物熔点大于600℃。示例性的，第一层锡膏311采用锡铜钎料进行回流焊接时，铜颗粒之间的化合物可以把相邻的铜连接起来，形成铜颗粒支撑的固态支架，液态锡贯穿其中，以减小高温锡铜合金焊点的塌陷。由于高温锡铜合金焊点的熔点大于回流焊接在温度，这样，使高温锡铜合金焊点的流动性更低，可解决焊接时连锡和塑封料时微孔导致的串锡问题。
图6为本申请一实施例提供的一种成品线路板的结构示意图。参见图6所示，本申请实施例还提供一种成品线路板，成品线路板包括成品线路板和位于成品线路板上的焊盘，焊盘上具有焊点30，焊点30包括至少两层锡膏31，不同层锡膏31的材质不同。
其中，在成品线路板上设置焊点30，可以在焊点30上设置保护层。将电子器件10安装在成品线路板上时，去掉保护层，铺设锡基钎料进行回流焊接，以连接电子器件10和成品线路板。成品线路板上自带的焊点30能增加成品线路板的上表面与电子器件10的底部之间的间隙，有效提升底部填隙胶水或塑封料填充量，且减小焊点之间连锡风险。
其中，焊点30的材质和形成方式在上述实施例中进行了详细说明，此处不再赘述。
图7为本申请一实施例提供的一种电子器件的结构示意图。参见图7所示，本申请实施例提供还一种电子器件10，电子器件10包括电子器件本体和位于电子器件本体上的焊盘，焊盘上具有焊点30，焊点30包括至少两层锡膏31，不同层锡膏31的材质不同。
其中，电子器件10上的焊盘上自带焊点30，可以在焊点30上设置保护层。将电子器件10连接在基板上时，去掉保护层，铺设锡基钎料进行回流焊接，以连接电子器件10和基板。电子器件10上自带的焊点30能增加基板的上表面与电子器件10的底部之间的间隙，有效提升底部填隙胶水或塑封料填充量，且减小焊点之间连锡风险。
其中，焊点30的材质和形成方式在上述实施例中进行了详细说明，此处不再赘述。
图8为本申请一实施例提供的一种电子设备的结构示意图。参见图8所示，本申请实施例还提供一种电子设备40，包括上述电子设备本体和上述任一实施例提供的封装结构，其中，封装结构位于电子设备本体内。
其中，封装结构的具体结构和可能的实现形式已在前述实施例中进行了详细说明，此处不再赘述。
其中，电子设备40但不限于手机、平板电脑、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，UMPC)、手持计算机、对讲机、上网本、POS机、个人数字助理(personal digital assistant，PDA)、可穿戴设备、虚拟现实(Virtual Reality，VR)设备、增强现实(Augmented Reality，AR)设备、混合现实(Mixed Reality，MR)等。
图9为本申请一实施例提供的一种封装结构的焊接方法的流程图。参见图9所示，本申请实施例提供一种封装结构的焊接方法，包括：
S101、在第一待焊接元件和第二待焊接元件的至少一者上设置锡膏31。
可选的，封装结构包括第一待焊接元件和第二待焊接元件，在进行第一待焊接元件和第二待焊接元件之间焊接连接时，锡膏31可以印刷在第一待焊接元件的表面，锡膏31还可以印刷在在第二待焊接元件表面印刷一层，锡膏31还可以印刷在第一待焊接元件的表面和第二待焊接元件的表面，本申请在此不做限定。
S102、通过锡膏31在第一待焊接元件和第二待焊接元件之间形成焊点30，焊点30由至少两层锡膏31形成，不同层的锡膏的材质不同。
其中，在一种可能的实现方式中，第一待焊接元件为基板20，相应的，第二待焊接元件为电子器件10。在另一种可能的实现方式中，第一待焊接元件为电子器件10，第二待焊接元件为基板20。电子器件10可以为塑封类元器件(例如塑封微电路模块或芯片模块)或者PCB板级上元器件(例如芯片、二极管或三极管)。基板20可以为PCB板或者基板。
在第一待焊接元件和/或第二待焊接元件的表面印刷一层锡膏31后，采用回流焊接，使锡膏31形成连接第一待焊接元件和第二待焊接元件的焊点30。通过设置至少两层锡膏31以形成的焊点30，增加了焊点30的高度，同时，不同层锡膏31的材质不同，也就是说，每层锡膏31的材质不同，不同的锡膏31回流时的状态不同，能减小焊点30之间连锡。
第一待焊接元件和第二待焊接元件上锡膏31的材质不同，第一待焊接元件和第二待焊接元件上锡膏31的位置也可以不同，只要在第一待焊接元件和第二待焊接元件之间形成具有至少两层锡膏31的焊点30即可。下面以第一待焊接元件为电子器件10，第二待焊接元件为基板20，结合可选的实施例对第一待焊接元件和第二待焊接元件的焊接方法进行详细说明。
图10为本申请一实施例提供的一种封装结构的焊接方法的流程图。参见图10所示，本申请实施例提供的封装结构的焊接方法，包括：
S201、在基板20的表面印刷第一层锡膏311，回流焊接，在基板20上形成预设焊点。
示例性的，在基板20的表面印刷锡铜熔点可变的瞬时液相连接钎料后进行回流焊接，铜颗粒之间的化合物可以把相邻的铜连接起来，形成铜颗粒支撑的固态支架，液态锡贯穿其中，以减小高温锡铜合金焊点的塌陷。由于高温锡铜合金焊点的熔点大于回流焊接在温度，这样，使高温锡铜合金焊点的流动性更低，可解决焊接时连锡和塑封料时微孔导致的串锡问题。
S202、在基板20的表面印刷第二层锡膏312，将电子器件10贴装在印刷有第二层锡膏312的基板20的表面，回流焊接，在电子器件10和基板20之间形成连接电子器件10和基板20的焊点30，其中，焊点30包括第一层锡膏311和第二层锡膏312。
可选的，在基板20的表面印刷第二层锡膏312的材质为锡基钎料，例如无铅锡膏。锡基钎料的熔点小于锡铜钎料的熔点。在基板20上形成高温锡铜合金焊点时，消耗部分液态锡，导致高温锡铜合金焊点内微观组织疏松，高温锡铜合金焊点内存在大量空隙。而在基板20的表面印刷第二层锡膏312进行回流焊接时，熔化的锡基钎料能填充高温锡铜合金焊点内的空隙，使锡基钎料和锡铜钎料形成的焊点30更为牢固，在回流焊接时，锡基钎料和锡铜钎料不会二次熔融，有利于进一步增加焊点30的高度。
本申请实施例提供一种封装结构的焊接方法，通过在基板20的表面印刷高熔点钎料进行回流焊接，这种高熔点钎料可分两类，第一类高熔点钎料为固定高熔点的合金，比如金锡钎料、金硅钎料、金锗钎料、锌锡钎料或锌铝钎料等高温合金，高温合金的熔点大于260℃且小于或等于450℃，高温合金的第一层锡膏311与第二层锡膏312结合形成焊点30时，由于锡基钎料的回流温度低，无法使高熔点钎料再次重熔，因此形成的高度较高的焊点30。第二类高熔点钎料为熔点可变的瞬时液相连接钎料(TLP钎料)，比如Cu-Sn系、Ni-Sn系等TLP(Transient liquid phase bonding)钎料，这种钎料第一次回流焊接时钎料中的低熔点的Sn/Sn基合金熔化并与相邻高熔点的Cu/Ni等金属发生冶金结合生成化合物，在这个过程中会消耗低熔点的Sn/Sn基合金并生成熔点大于450℃的Cn-Sn化合物(比如Cu6Sn5、Cu3Sn等)或Ni/Sn化合物(比如Ni3Sn等)。由于低温Sn/Sn基合金在第一次回流焊接过程中生成化合物已完全消耗，第二次以后的回流焊接过程中，240～260℃的回流温度无法使Cu-Sn、N-Sn系金属间化合物再次熔化，因此第二次回流焊接，第一层锡膏311部分不再熔化，第二层锡膏312部分熔化并与第一层锡膏311形成最终的完整焊点30。通过以上两类高熔点钎料形成的焊点30，均可以形成在第二次以后的回流焊接过程中，第一层锡膏311部分高温焊点不再熔化和塌陷，增加基板20的上表面与电子器件10的底部之间的间隙，且减小焊点30之间连锡的风险。焊点30的高度越高，有利于电子器件10底部的助焊剂清洗，塑封料(molding料)填充或底部填隙胶水(underfill胶水)的填充量，并且更高焊点30可以有效的释放焊点应力集中。焊点坍塌量更高，能够适配更大程度的芯片热变形，即芯片变形过程中，物理形态的变形量最终会提现到芯片与基板焊接的焊点高度上，变形量越大则芯片受拉/压更严重，也就是说，焊点具有更大的变形量的能力时可以适配芯片更大的变形量。
图11为本申请一实施例提供的一种封装结构的焊接方法的流程图。参见图11所示，本申请实施例提供的封装结构的焊接方法，包括：
S301、在基板20的表面印刷第一层锡膏311。
S302、再在电子器件10的表面印刷第二层锡膏312。
S303、将表面印刷有第二层锡膏312的电子器件10贴装在表面印刷有第一层锡膏311的基板20上，进行回流焊接，在电子器件10和基板20之间形成连接电子器件10和基板20的焊点30，其中，焊点30包括第一层锡膏311和第二层锡膏312。
其中，第一层锡膏311的材质和第二层锡膏312的材质，以及第一层锡膏311和第二层锡膏312形成的焊点30的效果在上述图10中的实施例中进行了详细说明，本实施例在此不一一赘述。
本申请实施例提供的封装结构的焊接方法，通过一次回流焊接，即可在电子器件10和基板20之间形成连接电子器件10和基板20的焊点30，减小了回流焊接的次数，且提高了焊点30可靠性。
图12为本申请一实施例提供的一种封装结构的焊接方法的流程图。参见图12所示，本申请实施例提供的封装结构的焊接方法，包括：
S401、在电子器件10的表面印刷第一层锡膏311。
S402、再在基板20的表面印刷第二层锡膏312。
S403、将表面印刷有第一层锡膏311的电子器件10贴装在表面印刷有第二层锡膏312的基板20上，进行回流焊接，在电子器件10和基板20之间形成连接电子器件10和基板20的焊点30，其中，焊点30包括第一层锡膏311和第二层锡膏312。
其中，第一层锡膏311的材质和第二层锡膏312的材质，以及第一层锡膏311和第二层锡膏312形成的焊点30的效果在上述图10中的实施例中进行了详细说明，本实施例在此不一一赘述。
本申请实施例提供的封装结构的焊接方法，通过一次回流焊接，即可在电子器件10和基板20之间形成连接电子器件10和基板20的焊点30，减小了回流焊接的次数，且提高了焊点30可靠性。
图13为本申请一实施例提供的一种封装结构的焊接方法的流程图。参见图13所示，本申请实施例提供的封装结构的焊接方法，包括：
S501、在电子器件的非功能焊盘11上形成具有第一层锡膏311的第一预设焊点，在电子器件的功能焊盘12上具有第二层锡膏312的第二预设焊点。
可选的，在电子器件的非功能焊盘11上印刷第一层锡膏311，以形成具有第一层锡膏311的第一预设焊点；在电子器件的功能焊盘12上印刷第二层锡膏312，以形成具有第二层锡膏312的第二预设焊点。
其中，第一层锡膏311的材质和第二层锡膏312的材质，以及第一层锡膏311和第二层锡膏312形成的焊点30的效果在上述图10中的实施例中进行了详细说明，本实施例在此不一一赘述。
S502、再在基板20的表面印刷第二层锡膏312。
S503、将具有第一预设焊点和第二预设焊点的电子器件10贴装在表面印刷有第二层锡膏312的基板20上，进行回流焊接，在电子器件10和基板20之间形成连接电子器件10和基板20的焊点30，其中，焊点30有两种结构，第一种焊点30包括第一层锡膏311和第二层锡膏312，第二种焊点30包括两层第二层锡膏312。
本申请实施例提供的封装结构的焊接方法，通过在电子器件的非功能焊盘11上形成具有第一层锡膏311的第一预设焊点，在电子器件的功能焊盘12上具有第二层锡膏312的第二预设焊点，并在基板20的表面印刷第二层锡膏312，以使电子器件10和基板20之间的焊点30包括两种结构，第一种焊点30包括第一层锡膏311和第二层锡膏312，第二种焊点30包括两层第二层锡膏312。其中焊点30中的第一层锡膏311的含量相对于第二层锡膏312的含量较低，在增加焊点30的高度的同时，焊点30中含量较低的第一层锡膏311，可以避免了第一层锡膏311的高电阻率对电子器件10的电气性能，尤其是射频性能产生影响，焊点30中含量较高的第二层锡膏312对电子器件10的电气性能影响较小，保证了电子器件10的导电和导热性。
图14为本申请一实施例提供的一种封装结构的焊接方法的流程图。参见图14所示，本申请实施例提供的封装结构的焊接方法，包括：
S601、在基板的非功能焊盘21上形成具有第一层锡膏311的第一预设焊点，在基板的功能焊盘22上形成具有第二层锡膏312的第二预设焊点。
其中，第一层锡膏311的材质和第二层锡膏312的材质，以及第一层锡膏311和第二层锡膏312形成的焊点30的效果在上述图10中的实施例中进行了详细说明，本实施例在此不一一赘述。
可选的，在基板的非功能焊盘21上形成具有第一层锡膏311的第一预设焊点，在基板的功能焊盘22上具有第二层锡膏312的第二预设焊点可以通过以下三种方式实现。
在第一种可能的实现方式中，先在基板的非功能焊盘21上印刷第一层锡膏311，然后在基板的功能焊盘22上印刷第二层锡膏312，最后将基板20回流焊接，在基板的非功能焊盘21上形成具有第一层锡膏311的第一预设焊点，在基板的功能焊盘22上具有第二层锡膏312的第二预设焊点。
在第二种可能的实现方式中，设置具有阶梯状的避让槽的钢网，将该钢网放置在基板20上，钢网上的避让槽仅露出基板20表面的非功能焊盘，此时在基板20表面的非功能焊盘上印刷第一层锡膏311，移动钢网的位置，使钢网上的避让槽仅露出基板20表面的功能焊盘，此时在基板20表面的功能焊盘上印刷第二层锡膏312，然后将基板20进行回流焊接，在基板的非功能焊盘21上形成具有第一层锡膏311的第一预设焊点，在基板的功能焊盘22上具有第二层锡膏312的第二预设焊点。
在第三种可能的实现方式中，先在基板的非功能焊盘21上印刷第一层锡膏311，然后回流焊接，在基板的非功能焊盘21上形成具有第一层锡膏311的第一预设焊点，然后在基板的功能焊盘22上印刷第二层锡膏312，在次回流焊接，在基板的功能焊盘22上具有第二层锡膏312的第二预设焊点。
S602、再在基板20的表面在次印刷第二层锡膏312。
S603、将电子器件10贴装在表面印刷有第二层锡膏312的基板20上，进行回流焊接，在电子器件10和基板20之间形成连接电子器件10和基板20的焊点30，其中，焊点30有两种结构，第一种焊点30包括第一层锡膏311和第二层锡膏312，第二种焊点30包括两层第二层锡膏312。
本申请实施例提供的封装结构的焊接方法，通过在基板的非功能焊盘21上形成具有第一层锡膏311的第一预设焊点，在基板的功能焊盘22上具有第二层锡膏312的第二预设焊点，并在基板20的表面印刷第二层锡膏312，以使电子器件10和基板20之间的焊点30包括两种结构，第一种焊点30包括第一层锡膏311和第二层锡膏312，第二种焊点30包括两层第二层锡膏312。其中焊点30中的第一层锡膏311的含量相对于第二层锡膏312的含量较低，在增加焊点30的高度的同时，焊点30中含量较低的第一层锡膏311，可以避免了第一层锡膏311的高电阻率对电子器件10的电气性能，尤其是射频性能产生影响，焊点30中含量较高的第二层锡膏312对电子器件10的电气性能影响较小，保证了电子器件10的导电和导热性。

Claims (23)

1.一种封装结构，其特征在于，包括电子器件和基板，所述电子器件和所述基板之间通过焊点进行电连接，所述焊点包括至少两层锡膏，不同层所述锡膏的材质不同；
所述至少两层锡膏包括第一层锡膏和第二层锡膏；
所述第一层锡膏的材质为高熔点钎料，所述高熔点钎料为熔点可变的瞬时液相连接钎料；
所述第一层锡膏第一次回流焊接的温度在240～260℃之间，第二次重熔的熔点大于或等于260℃且小于或等于450℃。
2.根据权利要求1所述的封装结构，其特征在于，所述焊点由两层所述锡膏形成。
3.根据权利要求1所述的封装结构，其特征在于，所述第一层锡膏的熔点高于所述第二层锡膏的熔点。
4.根据权利要求3所述的封装结构，其特征在于，所述第一层锡膏位于所述焊点的靠近所述电子器件的一侧，所述第二层锡膏位于所述焊点的靠近所述基板的一侧；或者，所述第一层锡膏位于所述焊点的靠近所述基板的一侧，所述第二层锡膏位于所述焊点的靠近所述电子器件的一侧。
5.根据权利要求3或4所述的封装结构，其特征在于，所述第一层锡膏位于所述电子器件的非功能焊盘上，所述电子器件的功能焊盘具有所述第二层锡膏，所述基板上也具有所述第二层锡膏；或者，所述第一层锡膏位于所述基板的非功能焊盘上，所述基板的功能焊盘具有所述第二层锡膏，所述电子器件上也具有所述第二层锡膏。
6.根据权利要求3或4所述的封装结构，其特征在于，所述第一层锡膏的材质为锡铜钎料、锡镍瞬时液相扩散焊钎料，或复合钎料，所述复合钎料是含有高熔点金属与低熔点金属的颗粒混合物，所述高熔点金属的熔点大于260℃，所述低熔点金属的熔点小于或等于240℃。
7.根据权利要求3或4所述的封装结构，其特征在于，所述第二层锡膏的材质为锡基钎料。
8.根据权利要求3或4所述的封装结构，其特征在于，所述第一层锡膏内具有熔点大于260℃的金属。
9.一种成品线路板，其特征在于，包括成品线路板本体和位于所述成品线路板本体上的焊盘，所述焊盘上具有焊点，所述焊点包括至少两层锡膏，不同层所述锡膏的材质不同；
所述至少两层锡膏包括第一层锡膏和第二层锡膏；
所述第一层锡膏的材质为高熔点钎料，所述高熔点钎料为熔点可变的瞬时液相连接钎料；
所述第一层锡膏第一次回流焊接的温度在240～260℃之间，第二次重熔的熔点大于或等于260℃且小于或等于450℃。
10.一种电子器件，其特征在于，包括电子器件本体和位于所述电子器件上的焊盘，所述焊盘上具有焊点，所述焊点包括至少两层锡膏，不同层所述锡膏的材质不同；
所述至少两层锡膏包括第一层锡膏和第二层锡膏；
所述第一层锡膏的材质为高熔点钎料，所述高熔点钎料为熔点可变的瞬时液相连接钎料；
所述第一层锡膏第一次回流焊接的温度在240～260℃之间，第二次重熔的熔点大于或等于260℃且小于或等于450℃。
11.一种电子设备，其特征在于，包括电子设备本体和权利要求1至8任一项所述的封装结构，所述封装结构位于所述电子设备本体内。
12.一种封装结构的焊接方法，其特征在于，包括：
在第一待焊接元件和第二待焊接元件的至少一者上设置锡膏；
通过所述锡膏在所述第一待焊接元件和所述第二待焊接元件之间形成焊点，所述焊点由至少两层锡膏形成，不同层的所述锡膏的材质不同；
所述至少两层锡膏包括第一层锡膏和第二层锡膏；
所述第一层锡膏的材质为高熔点钎料，所述高熔点钎料为熔点可变的瞬时液相连接钎料；
所述第一层锡膏第一次回流焊接的温度在240～260℃之间，第二次重熔的熔点大于或等于260℃且小于或等于450℃。
13.根据权利要求12所述的封装结构的焊接方法，其特征在于，所述在所述第一待焊接元件和所述第二待焊接元件的至少一者上设置锡膏，包括：
在所述第一待焊接元件上设置第一锡膏。
14.根据权利要求13所述的封装结构的焊接方法，其特征在于，所述通过所述锡膏在所述第一待焊接元件和所述第二待焊接元件之间形成焊点，包括：
在所述第一待焊接元件的表面形成第一层锡膏；
再在所述第一层锡膏的表面形成第二层锡膏，所述第二层锡膏和所述第一层锡膏共同构成所述焊点。
15.根据权利要求14所述的封装结构的焊接方法，其特征在于，所述在所述第一待焊接元件表面形成第一层锡膏，包括：
在所述第一待焊接元件的表面印刷第一锡膏，进行回流焊接，以在所述第一待焊接元件上形成所述第一层锡膏。
16.根据权利要求15所述的封装结构的焊接方法，其特征在于，所述在第一层锡膏表面形成第二层锡膏，包括：
在所述第一层锡膏表面印刷第二锡膏；
将所述第二待焊接元件贴在所述第二锡膏的表面，进行回流焊接，以形成与所述第一层锡膏相对连接的所述第二层锡膏。
17.根据权利要求12所述的封装结构的焊接方法，其特征在于，所述在第一待焊接元件和第二待焊接元件的至少一者上设置锡膏，包括：
在所述第一待焊接元件上设置第一锡膏，在所述第二待焊接元件上设置第二锡膏。
18.根据权利要求13所述的封装结构的焊接方法，其特征在于，所述在第一待焊接元件和所述第二待焊接元件的至少一者上设置锡膏，包括：
在所述第一待焊接元件表面设置第一锡膏，并在所述第二待焊接元件表面设置第二锡膏；
贴合所述第一锡膏和所述第二锡膏，并回流焊，以形成第一层锡膏和第二层锡膏。
19.根据权利要求18所述的封装结构的焊接方法，其特征在于，所述第一锡膏包括材质不同的第一种锡膏和第二种锡膏。
20.根据权利要求19所述的封装结构的焊接方法，其特征在于，在所述第一待焊接元件的表面印刷第一锡膏，包括：
在所述第一待焊接元件的非功能焊盘上印刷第一种锡膏，在所述第一待焊接元件的功能焊盘上印刷第二种锡膏。
21.根据权利要求18所述的封装结构的焊接方法，其特征在于，所述第一层锡膏的熔点高于所述第二层锡膏的熔点。
22.根据权利要求12至21任一项所述的封装结构的焊接方法，其特征在于，所述第一待焊接元件为基板，所述第二待焊接元件为电子器件。
23.根据权利要求12至21任一项所述的封装结构的焊接方法，其特征在于，所述第一待焊接元件为电子器件，所述第二待焊接元件为基板。
CN201910887635.0A 2019-09-19 2019-09-19 封装结构、成品线路板、电子器件、电子设备及焊接方法 Active CN110677991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910887635.0A CN110677991B (zh) 2019-09-19 2019-09-19 封装结构、成品线路板、电子器件、电子设备及焊接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910887635.0A CN110677991B (zh) 2019-09-19 2019-09-19 封装结构、成品线路板、电子器件、电子设备及焊接方法

Publications (2)

Publication Number Publication Date
CN110677991A CN110677991A (zh) 2020-01-10
CN110677991B true CN110677991B (zh) 2021-08-20

Family

ID=69076907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910887635.0A Active CN110677991B (zh) 2019-09-19 2019-09-19 封装结构、成品线路板、电子器件、电子设备及焊接方法

Country Status (1)

Country Link
CN (1) CN110677991B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3898070A1 (en) * 2018-12-17 2021-10-27 Heraeus Precious Metals North America Conshohocken LLC Process for forming an electric heater
CN113438825A (zh) * 2021-06-30 2021-09-24 江西省兆驰光电有限公司 一种smt贴片方法及led封装器件
CN114192915A (zh) * 2021-12-27 2022-03-18 烟台台芯电子科技有限公司 一种igbt焊接工艺方法
CN114302572A (zh) * 2021-12-31 2022-04-08 浙江时空道宇科技有限公司 芯片安装方法
CN117677074A (zh) * 2023-12-29 2024-03-08 立臻电子科技(昆山)有限公司 多层电路板焊接方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761381A (zh) * 2004-10-12 2006-04-19 摩托罗拉公司 安装集成电路封装的方法，集成电路封装及形成的组件
CN103731983A (zh) * 2012-10-15 2014-04-16 三星电机株式会社 印刷电路板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0365807B1 (en) * 1988-10-12 1993-12-22 International Business Machines Corporation Bonding of metallic surfaces
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US20020092895A1 (en) * 2001-01-12 2002-07-18 Edmund Blackshear Formation of a solder joint having a transient liquid phase by annealing and quenching
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7830021B1 (en) * 2005-09-06 2010-11-09 Rockwell Collins, Inc. Tamper resistant packaging with transient liquid phase bonding
JP2018181939A (ja) * 2017-04-05 2018-11-15 パナソニックＩｐマネジメント株式会社 半導体部品の実装構造体
CN107591475B (zh) * 2017-09-29 2018-11-30 旭宇光电（深圳）股份有限公司 大功率led器件及led芯片固晶方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761381A (zh) * 2004-10-12 2006-04-19 摩托罗拉公司 安装集成电路封装的方法，集成电路封装及形成的组件
CN103731983A (zh) * 2012-10-15 2014-04-16 三星电机株式会社 印刷电路板及其制造方法

Also Published As

Publication number Publication date
CN110677991A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN110677991B (zh) 封装结构、成品线路板、电子器件、电子设备及焊接方法
CN100399558C (zh) 半导体器件及其制造方法
KR101140518B1 (ko) 배선 기판 및 반도체 장치
JP5352437B2 (ja) 半導体装置の製造方法
TWI284973B (en) Flip-chip joint structure, and fabricating process thereof
US9603295B2 (en) Mounted structure and manufacturing method of mounted structure
KR100629826B1 (ko) 접합재 및 이를 이용한 회로 장치
JP4356581B2 (ja) 電子部品実装方法
CN101030546B (zh) 电容安装方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
CN109935567A (zh) 用于超高密度第一级互连的双焊接方法
US20110308847A1 (en) Method for high-temperature circuit board assembly
US9572294B2 (en) Circuit device and method for manufacturing same
JP4051570B2 (ja) 半導体装置の製造方法
JP2008085108A (ja) 接合構造体および電子装置
CN210328151U (zh) 电路板组件和电子设备
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20060088028A (ko) 회로 장치의 제조 방법
JPWO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP2018181939A (ja) 半導体部品の実装構造体
US5537739A (en) Method for electoconductively connecting contacts
JP2019140359A (ja) 実装構造体とその製造方法
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
WO2023095447A1 (ja) 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant