JPH098447A - チップ実装回路カード構造 - Google Patents
チップ実装回路カード構造Info
- Publication number
- JPH098447A JPH098447A JP8144705A JP14470596A JPH098447A JP H098447 A JPH098447 A JP H098447A JP 8144705 A JP8144705 A JP 8144705A JP 14470596 A JP14470596 A JP 14470596A JP H098447 A JPH098447 A JP H098447A
- Authority
- JP
- Japan
- Prior art keywords
- card structure
- card
- percent
- melting point
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
装モジュール(DCAM)を作製するための積層回路キ
ャリヤ・カードを作製する構造。 【解決手段】 キャリヤは、直接チップ実装に使用でき
る少なくとも1つの面を有する有機積層キャリヤまたは
無機積層キャリヤを使用して作製される。チップは、低
融点金属のキャップを有する少なくとも1つのはんだボ
ールを有する。キャリヤの表面には、チップのはんだボ
ール上の低融点金属に直接結合して共融合金を形成する
電気フィーチャがあり、これによりチップがキャリヤに
直接実装される。
Description
た直接チップ実装回路カードに関する。さらに詳細に
は、少なくとも1つの集積回路チップを有機積層回路カ
ードに直接実装することができる構造に関する。この直
接実装は、はんだボール技術を使用し、チップ上のすで
にリフローはんだボールを、スズなど、少なくとも1つ
の低融点材料のキャッピング層でキャッピングすること
によって行うことができる。そのような回路カードへの
直接チップ実装の方法も開示する。
ともに小型化、高密度化しつつある。しかしながら、回
路密度が高くなると、それに応じて、競争力を維持する
ためにチップおよびチップ接続を改善するという課題が
生じる。したがって、チップ・メーカーは、製品を検査
し改善することによって製品の質を改善することを絶え
ず迫られている。一方、プロセスのばらつきを小さくす
ることによって、大幅なプロセスの改善が行われてい
る。プロセスの改善だけでは、これらの製品の歩留りと
信頼性の両方を高めるには不十分である。
れる。これらの部品のパッケージングは、階層に従って
行い半導体マイクロデバイスから構成される集積回路
(IC)チップを、金属相互接続線の1つまたは複数の
層を含むセラミックまたは有機ラミネートできたキャリ
ヤに接続する(第1レベルのアセンブリ)。これらのキ
ャリヤは、コンデンサ、抵抗などの離散デバイスをも含
む。ある種の密封冷却方法とともに、このようにしてア
センブルしたICチップを有するキャリヤは、モジュー
ルと呼ばれる。これらのモジュールを、通常カードの両
面にプリント基板を有する有機ラミネートできたカード
に接続する(第2レベルのアセンブリ)。次いで、これ
らのカードをボードに接続する(第3レベルのアセンブ
リ)。アセンブリのレベルの数は、主として所要の機能
の複雑さによって決まる。
続技術には次の3つの主要なものがある。すなわち、例
えばC4(Controlled Collapse Chip Connection)法
など、ワイヤ・ボンディング(WB)法、テープ自動式
ボンディング(TAB)法およびソルダ・ボンディング
(SB)法である。
に、チップをカードまたはボード上に直接ボンディング
するので第1レベルのパッケージが不要である。これに
より、パッケージの小型化、簡単化および低コスト化が
可能となる。低コスト製品の場合、チップをカード上に
直接接続する最も一般的な方法は、ワイヤ・ボンディン
グ(WB)法であった。テープ自動ボンディング(TA
B)法は、TAB自体が第1のレベルのアセンブリであ
ると考えられるので、今や、チップをカード(またはボ
ード)上に直接実装するのに広く一般に使用されるよう
になった。第2に、その機械的フレキシビリティのため
に、フレキシブル回路キャリヤ上にチップを実装するの
に適している。
よび超々大規模集積回路チップの出現とともに、チップ
上の入出力(I/O)端子の数が非常に増大し、I/O
パッドの間隔を密にする必要があるだけでなく、I/O
パッドのアレイ・パターンも必要となった。
ボンディング法およびTAB法が適用できなくなる。
因は、これらの搭載したチップのテストまたはバーンイ
ンが困難なことである。このため、カードの歩留りが制
限され、したがって製品が高価になる。
であることである。
ド上に直接接合するC4法などの技法を使用する必要が
ある。
Connection法は、チップのセラミック・キャリヤ上へ
の第1のレベルのアセンブリに使用されて成功を収めて
きた。C4技術は、多くの著者によって詳細に記載され
ている。例えば、その開示を参照により本明細書の一部
とする、ラーオ・R.トゥンマラ(Rao R. Tummala)お
よびユージン・J.リマシェフスキ(Eugene J. Rymasz
ewski)編、Microelectronics Packaging Handbook、36
6-391頁(1989)を参照のこと。
LM)と呼ばれるはんだリフロー可能パッドと、はんだ
のボールの2つの主要な要素から構成される。BLM
は、CrやTiWなどの接着層と、銅やニッケルなどの
はんだリフロー可能層とから構成される。BLM材料お
よびそれらの厚さは、構造を相互接続する際に良好かつ
確実な電気的、機械的および熱的な安定性が得られるよ
うに慎重に選択される。C4に使用されるはんだ材料
は、低い比率(約2パーセントないし約10パーセン
ト)のスズを鉛と合金化したものが好ましい。この組合
せは、最初、相互接続の次のレベルの際に、リフローは
んだボールまたはC4が溶解するのを防止するのに使用
していたが、現在は、主として(i)過剰な銅とスズの
金属間化合物に起因する大きい応力が下地の不動態化皮
膜に大きい応力を集中させるとき、BLMの銅とスズの
間の反応を小さくするため、および(ii)スズの比率
が小さいことによって生じる熱疲労特性を改善するため
に使用される。
のアセンブリに関して、すなわちカード上への直接チッ
プ実装(DCA)に関して、現行のC4技術の使用を制
限している2つの問題がある。第1に、第2のレベルの
相互接続がピン・スルーホール(PTH)技術に限ら
れ、また、SMTはんだの融点よりも高い接合温度が必
要であるので、費用効果が高く場所をとらない面実装技
術(SMT)が使用できない。第2に、比較的高い接合
温度(340℃〜380℃)によりカードの有機物が炭
化する。
法がある。1つの方法は、共融(または低融点)はんだ
をカード・メタライゼーション上に設けることである。
この方法に関係する方法は、現在本特許願の譲渡人に譲
渡された、レッグ(Legg)およびシュロトケ(Schrottk
e)の米国特許第4967950号に記載されている。
上記特許は、C−4を使用して回路チップをフレキシブ
ル基板(ラミネート)に実装する一般的な方法を記載し
ている。基板は、チップのベース上のはんだボールを有
する接触領域内で共融成分の合金で「スズめっき」され
る。
リヤを事前被覆する方法は、その開示を参照により本明
細書の一部とする、1995年2月13日出願のファロ
ン(Fallon)他の米国特許出願第08/387686
号、「Process for SelectiveApplication of Solder t
o Circuit Packages」に教示されている。この方法で
は、共融はんだをプリントカードの銅導体上の、チップ
C4バンプがそこに接触する正確な個所に電気メッキす
る。
げる他の方法は、低融点はんだをキャリヤ導体上にでは
なくチップC4上に設けることである。本願の譲渡人に
譲渡された、ケアリー(Carey)他の米国特許第507
5965号、およびアガルワラ(Agarwala)他の米国特
許第5251806号および第5130779号、およ
びエイジ(Eiji)他の特公昭62−117346号は、
低融点はんだをチップ上に設ける様々な方法を記載して
いる。
異方性カラムが、共融合金を形成するのに十分な厚さの
鉛リッチな底面とスズ・リッチな上面とから構成される
方法を開示している。その場合、得られた付着したまま
でリフローしていないカラムをカードの導体上に接合す
る。
避するために、米国特許第5251806号および第5
130779号は、バリヤ金属層を挿入することによっ
て低融点成分を高融点成分から分離した構造を開示して
いる。この構造は、はんだ材料の階層を示すが、この構
造では、高融点はんだのカラムがリフローしない。スタ
ック化したはんだはリフローしないので、はんだスタッ
クとボール制限メタラジ(BLM)の接着パッドとの間
にメタラジ反応が起こらない。その結果、C4接合の機
械的完全性が劣化することが分かっている。
んだおよび高融点はんだの異方性カラム構造を記載して
いる。この発明の基本的な目的は、本質上、低融点はん
だ接合プロセスの代わりに、はんだ接合の高さを増すこ
とである。上記特許では、高融点金属層をチップに固定
し、次いで基板と低融点金属層を形成する。次いで、2
つの低融点金属層を接合し、それによりチップを基板に
接合する。
-Lead-Indium Chip Joining」、IBMテクニカル・デ
ィスクロージャ・ブルテン、Vol.11、No.1
1、1528頁(1969年4月)は、拡散ボンディング用のイ
ンジウムまたはスズによる鉛の標準的キャッピングを開
示している。基板の表面上にチップが圧潰する問題を緩
和するために、中間温度を使用する。
れるバンプは、高含有率のスズが接着層(ボール制限メ
タラジ、BLM)のすべての銅と反応して厚い金属間層
を与えるので、回避すべきフィーチャである。反応した
BLMの大きい応力が原因で、はんだパッドが剥がれた
り、絶縁亀裂が生じることが分かっている。共融はんだ
バンプはまた、電気移動度が不十分であり、熱疲労寿命
が短い。また、低融点共融はんだには、熱移動によって
ボイドが形成し回路故障を引き起こす問題があることが
周知である。
この構造が、電気プローブが低融点キャップに貫入しチ
ップを破壊するので、チップをキャリヤに接合する前に
回路を電気テストするのに不向きなことである。さら
に、また、チップ・バーンインに関して、一般にバーン
インに使用される温度は120℃〜150℃であり、し
たがって接合操作を開始する前でも、低融点成分および
高融点成分の内部拡散が起こることになるので、周知の
どの多層はんだボールも使用することができない。
関し、さらに詳細には、スズ・キャップ付きはんだC4
ボールを有するICチップを本発明に従って設けた有機
積層回路キャリヤに接合することによって直接実装モジ
ュールを作製する新しいはんだ相互接続技術に関する。
たは面実装技術またははんだボール技術によって、パッ
ケージングの次のレベルに対して温度適合性を有するI
Cチップ接合用のインタポーザを作製する方法が提供さ
れる。
有機マイクロエレクトロニクス回路カード上にICチッ
プを有機カードの低温加工要件に適合するように、また
一般に高位レベルの相互接続に使用される面実装技術ま
たははんだボール技術に適合するように低い温度で接合
するための信頼できるメタラジ・システムを提供するこ
とに関する。
規のはんだ相互接続方法を使用して直接チップ実装用の
有機積層回路カードを作製する方法を提供することであ
る。
ベルに関して面実装技術と適合する、C4技術によって
上記で加工した有機積層回路カード上に実装されたスズ
・キャップ付きC4相互接続ICチップから構成される
直接チップ実装モジュールを製造することである。
ブルな有機回路キャリヤ上にICチップを直接実装する
個別チップ接合方法を提供することである。
交換するフレキシビリティを有する、マザーボードにI
Cチップを直接実装する個別チップ接合方法を提供する
ことである。
容易な半導体モジュールを提供することである。
ラジをICチップ上に設けることである。
に耐えられる半導体モジュールを得ることである。
および高い信頼性を有する接合を得ることである。
気テストおよびバーンインに適合するモジュールを得る
ことである。
相互接続方法を使用して回路カードへの直接チップ実装
を行う新規の方法および構造である。
合金を形成する少なくとも1つの低融点材料のキャップ
を有する少なくとも1つのはんだボールによってそれに
電気的に接続されたデバイスとを含むカード構造を与え
るものである。
低融点金属キャップをリフローはんだボールを有するデ
バイスに直接実装するためのデバイス・キャリヤを作製
する方法を含み、この方法は、(a)基板に少なくとも
1つの開口を作るステップと、(b)前記基板の少なく
とも一部の表面上に少なくとも1つの導電性金属を付着
し、かつ前記開口の少なくとも一部を前記少なくとも1
つの導電性金属でライニングするステップと、(c)前
記基板の少なくとも一部の表面上にリソグラフィによっ
て回路パターンを画定するステップと、(d)前記基板
の少なくとも一部の表面上に前記リソグラフィによって
画定された回路パターンを形成するステップと、(e)
前記基板の少なくとも一部を少なくとも1つの絶縁材料
で被覆し、かつ前記開口を前記絶縁材料で充填するステ
ップと、(f)前記絶縁材料の一部を除去し、前記回路
パターンの一部を露出させるステップと、(g)前記露
出した回路パターンに、少なくとも1つの低融点金属キ
ャップを有する前記リフローはんだボールを有するデバ
イスを接合して、前記キャップの少なくとも一部を前記
露出した回路パターンの一部に接合させるステップとを
含む。
リヤと、共融合金を形成する少なくとも1つの低融点材
料のキャップを有する少なくとも1つのはんだボールに
よってそれに電気的に接続されたデバイスとを含む電子
カード構造を含む。
よび本発明に特徴的な要素は、添付の特許請求の範囲に
詳細に記載されている。図面は、例示のためのものにす
ぎず、一律の縮尺では描かれていない。さらに、同じ番
号は図面の同じ特徴を表す。しかしながら、本発明自体
は、その編成と操作方法の両方に関して、添付の図面に
関して行う以下の詳細な説明を参照すれば、最もよく理
解できよう。
属導線を有する積層有機絶縁物から構成される回路キャ
リヤに関する。キャップを有するリフローはんだボール
を有するデバイスに電気的に接続されるサイトに開口を
つくる。また、接着およびデバイスの封止材の流れを改
善するために、デバイス・キャリヤの表面のアッシング
を行うことができる。また、はんだペーストを積層パネ
ルの背面に塗布し、例えば、面実装技術(SMT)を使
用する接続の次のレベルのために赤外加熱を使用してリ
フローする。
M)の形成も開示する。これは、チップ上に低融点金属
の被覆を有するはんだボールを、有機ラミネート回路キ
ャリヤ・カード上の対応するフットプリントに位置合せ
することによって行う。次いで、アセンブリを約150
℃のバイアス温度に保ち、次いでチップを窒素ガス環境
内で、好ましくは赤外加熱によって200℃〜220℃
の温度にまで加熱する。次いで、アセンブリを冷却し、
チップを、好ましくはその開示を参照により本明細書の
一部とする米国特許第4999699号(Christ
ie等)に開示されているような封止材で封止する。
グのすべてのレベル、すなわちマザーボードへのチップ
接合をも含む最高レベルのパッケージングに適用できる
ことである。加工は、このステップ、すなわち第1レベ
ルのパッケージングまたは第2レベルのパッケージング
で完了する。モジュールは、現在SMTによる接合の次
のレベルを実施する準備ができており、あるいは当技術
分野で周知の他の方法も使用できる。
形成するのに十分なはんだマスだけを有するリフローは
んだマス合金の上に低融点金属が付着されるという予期
しない結果として生まれた。また、共融融解サイクルを
複数回繰り返した後でも、比較的小さいまたはそれ以下
の内部拡散が起こることが分かった。したがって、バリ
ヤを必要とせずに、固体はんだマスの上に所望の量の共
融液体が形成される。回路キャリヤの銅相互接合上に接
合した後でも、接合温度を共融温度にまで上げると、一
定量の共融液体が残る。すなわち、接合界面における液
体形成は、ボード上の他の部品に機械的または熱的に影
響を及ぼすことなくチップを交換する目的で接合したチ
ップを容易に除去できる理想的な状態を提示する。
かに直接低温でチップを実装するための、低融点金属合
金のキャップを有するはんだボールを使用したはんだ相
互接合を開示する。標準的な方法を使用してはんだボー
ルを形成した後、はんだボールの合金成分を均一にし、
また表面をなめらかにするためにそれをリフローする。
スズ、好ましくは純スズの層をはんだボールの上部に付
着する。この構造では、低温リフロー・サイクルを複数
回繰り返した後でも、次の低温接合サイクル時に形成さ
れる共融合金が高融点はんだボールの上部に制限され
る。この方法は、チップをそれに接合するキャリヤまた
は基板をスズめっきする必要がなく、したがって経済的
である。また、構造では、温度を共融温度よりもわずか
に上げると常に銅線との接合のまわりに液体フィレット
が形成されることが分かった。この液体フィレット形成
の結果、界面での応力が低下するので、熱疲労寿命が大
幅に改善される。第2に、チップ交換および現場修理の
ためのチップを除去する簡単な手段が得られる。
してDCAMを形成した後、DCAMは、面実装技術
(SMT)など、アセンブリの次のレベルに接合でき
る。
は、任意の複雑さのデバイスを任意の基板に、またパッ
ケージング階層の任意のレベルに直接実装することがで
きる。したがって、製品がよりコンパクトになるだけで
なくより経済的になる。
たは類似の部品を表わす)を参照すると、図1に、ラミ
ネート10に内部回路形成操作および積層操作を施した
後の、カード25の断面図が示されている。カード25
には、穴または開口12が掘削または穿孔または形成さ
れる。カード25は、回路カードまたは有機ラミネート
または無機ラミネートまたはフレキシブル・ケーブルか
ら選択できる。回路カード25は、例えばチップを実装
するための第1の面すなわち上面14と、例えばSMT
(面実装技術)を実装するための第2の面すなわち底面
16とを有する。カード25の上面14および底面16
の上に少なくとも1つの銅20の層を形成し、好ましく
は電気メッキする。また、この銅20の付着の結果、開
口12の内部に銅が形成され、したがってそれぞれ上面
14と底面16の間に電気的に連続した経路が形成され
る。銅20のラミネート10への接着を促進するため
に、銅20を付着する前に、上面層14、底面層16、
および開口12の壁面の上に非常に薄い層を付着できる
ことが好ましい。標準的なフォトリソグラフィを使用し
て、所望の回路パターンを銅層20内に化学的または電
気化学的にエッチングする。回路パターンは、それぞれ
カード25の上面14と底面16の両方の上に形成また
はエッチングする。
・ホール12を少なくとも1つの絶縁材料22の層で被
覆した後の、図1のカード25の回路の断面図を示す。
絶縁材料22は、感光性材料が好ましい。絶縁材料22
は、カード25のすべての露出面上にスクリーン印刷さ
れる。
25を次いで80℃で事前焼成する。まず、第1の面1
4を事前焼成し、次いで第2の面16を事前焼成する。
この事前焼成により穴12が絶縁材料22で閉じられ
る。絶縁材料22は、穴12用の閉塞材の役目をするだ
けでなく、後で詳細に考察する開口24および26内へ
のはんだの横流れを防止するダムの役目をする。
中に形成する。基本的に、適切なフォト・マスクをカー
ド25の両面上で位置合せさせ、露光し、例えば炭酸ナ
トリウム溶液などの現像液を使用して現像し、それによ
ってカード25の前面側または上面側にICチップ30
のC4はんだボール38用の開口24、およびカード2
5の背面側または底面側にSMT接続用の開口26を生
成する。基本的に、開口24は、図4および図6に示さ
れるチップ30が回路カード25に接続されるように作
られる。一方、開口26は、この回路カード25をボー
ドまたはその他の電子デバイス(図示せず)に固定する
のに使用できる。
0℃で硬化させる。この硬化プロセでは、図4により明
確に示されるように、開口24および26が拡大され、
ICチップからカード25へのはんだボールの実装、お
よびSMTパッド36の実装が容易になる。次に、回路
カード25の上面14を圧力130mTで約30分間酸
素アッシングさせる。この酸素アッシングによりカード
25の表面が粗くなる。この表面粗さにより、後工程で
使用するチップ封止材の流動性が改善される。
るために、容易に酸化可能な有機材料の薄い層を上面1
4の上に被覆することもできる。
b−Snはんだペーストを第2の面16の上に塗布し
て、SMTコンタクト開口26を満たし、はんだパッド
36を形成する。次いでこれを約200℃の温度で赤外
加熱してはんだ36をリフローさせて、はんだボールの
外形を得る。
36をSMTパッド用に形成した後の、回路カード25
を示す。
にSMT部品を有している場合、共融はんだペーストを
スクリーン印刷するがリフローさせないことが好まし
い。
ールを有するICチップ30が、単一のステップで回路
カード25に直接接合された直接チップ実装モジュール
(DCAM)50を示す本発明の構造の断面図を示す。
一方、図6は、図4のA−Aの拡大断面図である。低融
点金属キャップを有するはんだボール38を有するIC
チップ30を、ウエハ可溶性または非清浄はんだフラッ
クス(図示せず)を使用して、回路カード25の第1の
面14の上に位置合せする。
ト型炉でリフローさせる。DCAM50が約155℃以
上で約3分ないし5分間経過した場合、および約190
℃〜約230℃の最大温度で約15秒ないし約75秒経
過した場合の温度プロフィルが得られるように、ベルト
速度およびゾーン温度を調整することが好ましい。より
低い最大温度を得るには、最大温度でより多くの時間を
かける必要があることに留意されたい。
融点金属キャップ41は、はんだボール38と合金化
し、138℃で融解する共融成分を形成する。共融液体
の体積は、露出した銅20を包囲するのに十分であり、
この共融液体の表面張力により、回路カード25上の露
出した銅20にチップ30が自己位置合せされる。リフ
ロー温度サイクルでは、保護層、およびもしあればフラ
ックスも蒸発し、したがって追加の清浄化は不要であ
る。
続を保護するために、チップ30の下および上に適切な
封止材を設け、硬化させることができる。使用できる適
切な封止材のいくつかは、本特許願の譲渡人に譲渡され
た、その開示を参照により本明細書の一部とする米国特
許第4999699号(クリスティー(Christie)他)
に開示されている。酸素アッシング・ステップでは、チ
ップ30の下の封止材の流れがかなり改善されることが
分かっている。この封止材(図示せず)は、主としてチ
ップ30とカード25の間に形成される電気接続を保護
する。
のキャップ41を有するICチップ30を回路カード2
5に接合する前の拡大断面図である。はんだボール38
は、BLM48に固定される。内部金属配線32は、I
Cチップ30からキャップ41までの電気接続を行う。
低融点金属キャップ41は、ビスマス、インジウム、ス
ズまたはそれらの合金からなるグループから選択するこ
とが好ましい。はんだボール38は、高融点はんだ、低
融点はんだまたはC4からなるグループから選択する。
また、一方、はんだボール38用の材料は、Pb、B
i、In、Sn、Ag、Auまたはそれらの合金からな
るグループから選択する。選択されるキャップ41用の
好ましい材料は、共融合金を形成するようなものである
必要があることに留意されたい。
のキャップ41を有するICチップ30を回路カード2
5に固定した後の、図4のA−Aの拡大断面図である。
キャップ41は、それをリフローした場合に共融合金4
3を形成し、はんだボール38を銅配線20に接合す
る。
を保護することが好ましい。はんだボール38は、高融
点はんだボール、例えば、約97%の鉛と約3%のスズ
を有するなどのはんだボールであり、それをボール制限
メタラジ48の上に形成することが好ましい。はんだボ
ール38は、はんだ付着の蒸着方法かまたは電気めっき
方法によって形成することができる。本発明の発明ステ
ップをはんだボール38に適用する前に、ウエハ・テス
トなど、半導体のすべての加工ステップが終了し、はん
だがリフローして球形に戻っていることが好ましい。
せず)が従来の方法によって形成され、かつ1つまたは
複数の層内でICチップ内部配線によって相互接続され
た半導体ウエハであることは明白である。
ジュール25または50の加熱は、少なくとも1つの集
束赤外線ランプ(図面には図示せず)を使用して行うこ
とができることに留意されたい。
面または(図示のように)両面に1つまたは複数の層の
内部配線(図示せず)または配線チャネルを備えて、剛
性またはフレキシブルな形態で、セラミックまたは有機
材料で作製できることが明らかであろう。
あり、本発明の範囲をいかなる形でも限定するものでは
ない。
にICチップ30を受容するように加工した。カード2
5の前面側または上面側をC4はんだ相互接続を介して
チップ30を実装するように準備し、カードの底面側ま
たは背面側をSMTを使用して高位レベル・パッケージ
ングに接合できるように準備した。穴24の直径は、銅
パッドまたはランド20の幅よりも約0.1mm(4ミ
ル)長いことが好ましく、それによって共融合金43が
銅パッド20のすべての面上を流れ、機械的硬さが得ら
れる。
「従来の技術」の項に列挙した各種の方法のいずれかに
よって実装した0個、1個または複数個のICチップお
よびデバイスを含むマザーボードを使用した。マザーボ
ード内のプリント回路の銅配線内の開口は、ボードの製
造時に作製した。スズキャップ41を有するC4はんだ
ボール38を有するICチップ30を銅パッド20に位
置合せし、上述のように従来の個々の赤外加熱を使用し
てカード25上に接合した。
形態と関連して詳細に説明したが、上記の説明に照らせ
ば、多くの改変、修正および変更が可能であることを当
業者なら理解するであろうことは明白である。したがっ
て、添付の特許請求の範囲は、本発明の真の範囲および
精神に含まれるそのようなあらゆる改変、修正および変
更を含むものとする。
の事項を開示する。
形成する少なくとも1つの低融点材料のキャップを有す
る少なくとも1つのはんだボールによってそれに電気的
に接続されたデバイスとを含むカード構造。 (2)前記電子カードが、それに固定された少なくとも
1つのSMTを有することを特徴とする、上記(1)に
記載のカード構造。 (3)前記デバイス・キャリヤが、フレキシブル有機回
路キャリヤ、フレキシブル無機回路キャリヤ、剛性有機
回路キャリヤまたは剛性無機回路キャリヤからなるグル
ープから選択されることを特徴とする、上記(1)に記
載のカード構造。 (4)前記電子カードの少なくとも一部が、少なくとも
1つの絶縁材料の被覆を有することを特徴とする、上記
(1)に記載のカード構造。 (5)前記デバイス・キャリヤが、インタポーザ、第1
レベルのパッケージ、第2レベルのパッケージ、または
マザーボードからなるグループから選択されることを特
徴とする、上記(1)に記載のカード構造。 (6)前記リフローはんだボールが、高融点はんだ、低
融点はんだまたはC4からなるグループから選択される
ことを特徴とする、上記(1)に記載のカード構造。 (7)前記デバイスが、有機基板、多層有機基板、セラ
ミック基板、多層セラミック基板または集積回路チップ
からなるグループから選択されることを特徴とする、上
記(1)に記載のカード構造。 (8)前記リフローはんだボールが前記デバイスの導電
性フィーチャの上にあることを特徴とする、上記(1)
に記載のカード構造。 (9)前記導電性フィーチャ用の材料が、Au、Co、
Cr、Cu、Fe、Ni、Tiw、整相した(phased)
CrとCu、およびそれらの合金からなるグループから
選択されることを特徴とする、上記(8)に記載のカー
ド構造。 (10)前記導電性フィーチャが少なくとも1つの内部
導電性フィーチャと電気的に接触することを特徴とす
る、上記(8)に記載のカード構造。 (11)前記リフローはんだボールが、鉛とスズの合金
から構成され、かつ前記合金が約2パーセントないし約
10パーセントのスズを含むことを特徴とする、上記
(1)に記載のカード構造。 (12)前記リフローはんだボールが、鉛とスズの合金
から構成され、かつ前記合金が約98パーセントないし
約70パーセントの鉛を含むことを特徴とする、上記
(1)に記載のカード構造。 (13)前記低融点金属キャップ用の前記低融点金属
が、ビスマス、インジウム、スズまたはそれらの合金か
らなるグループから選択されることを特徴とする、上記
(1)に記載のカード構造。 (14)前記キャップ付きはんだボールの少なくとも一
部が前記デバイス・キャリヤ上の電気伝導性フィーチャ
に固定されることを特徴とする、上記(1)に記載のカ
ード構造。 (15)前記導電性フィーチャ用の材料が、Au、C
o、Cr、Cu、Fe、Ni、Ta、Ti、Tiw、整
相したCrとCu、およびそれらの合金からなるグルー
プから選択されることを特徴とする、上記(14)に記
載のカード構造。 (16)前記デバイス・キャリヤが、有機回路キャリヤ
またはセラミック回路キャリヤからなるグループから選
択されることを特徴とする、上記(14)に記載のカー
ド構造。 (17)前記回路キャリヤが、剛性有機回路キャリヤま
たはフレキシブル有機回路キャリヤからなるグループか
ら選択されることを特徴とする、上記(1)に記載のカ
ード構造。 (18)前記剛性有機回路キャリヤ用の材料が、エポキ
シ類からなるグループから選択されることを特徴とす
る、上記(17)に記載のカード構造。 (19)前記低融点金属キャップが、前記はんだボール
の露出面の約10パーセントないし約90パーセントを
キャッピングすること、好ましくは、前記はんだボール
の露出面の約20パーセントないし約80パーセントを
キャッピングすること、さらに好ましくは、前記はんだ
ボールの露出面の約30パーセントないし約50パーセ
ントをキャッピングすることを特徴とする、上記(1)
に記載のカード構造。 (20)前記低融点金属キャップが前記はんだボールを
完全に包囲することを特徴とする、上記(1)に記載の
カード構造。 (21)前記デバイスが、ICチップ、コンデンサ、抵
抗、回路キャリヤ・カード、電源または増幅デバイスか
らなるグループから選択されることを特徴とする、上記
(1)に記載のカード構造。 (22)前記低融点金属キャップの厚さが、前記はんだ
ボールの体積の約5パーセントないし約40パーセント
の共融体積、好ましくは前記はんだボールの体積の約1
0パーセントないし約30パーセントの共融体積を提供
するように選択されることを特徴とする、上記(1)に
記載のカード構造。 (23)前記低融点金属キャップの平均厚さが約15マ
イクロメートルないし約50マイクロメートルであるこ
とを特徴とする、上記(1)に記載のカード構造。 (24)前記リフローはんだボールが、Pb、Bi、I
n、Sn、Ag、Au、またはそれらの合金からなるグ
ループから選択されることを特徴とする、上記(1)に
記載のカード構造。
の従来の基板の断面図である。
材料の少なくとも1つの層で被覆した後の、絶縁材料内
の開口をフォトフィソグラフィによって画定した図1の
回路カードの断面図である。
んだ被覆を形成した後の回路カードの図である。
ICチップが単一のステップで回路カードに直接接合さ
れた直接チップ実装モジュールを示す本発明の構造の断
面図である。
るICチップを回路カードに接合する前の拡大断面図で
ある。
るICチップを回路カードに固定した後の、図4のA−
Aの拡大断面図である。
Claims (24)
- 【請求項1】デバイス・キャリヤと、共融合金を形成す
る少なくとも1つの低融点材料のキャップを有する少な
くとも1つのはんだボールによってそれに電気的に接続
されたデバイスとを含むカード構造。 - 【請求項2】前記電子カードが、それに固定された少な
くとも1つのSMTを有することを特徴とする、請求項
1に記載のカード構造。 - 【請求項3】前記デバイス・キャリヤが、フレキシブル
有機回路キャリヤ、フレキシブル無機回路キャリヤ、剛
性有機回路キャリヤまたは剛性無機回路キャリヤからな
るグループから選択されることを特徴とする、請求項1
に記載のカード構造。 - 【請求項4】前記電子カードの少なくとも一部が、少な
くとも1つの絶縁材料の被覆を有することを特徴とす
る、請求項1に記載のカード構造。 - 【請求項5】前記デバイス・キャリヤが、インタポー
ザ、第1レベルのパッケージ、第2レベルのパッケー
ジ、またはマザーボードからなるグループから選択され
ることを特徴とする、請求項1に記載のカード構造。 - 【請求項6】前記リフローはんだボールが、高融点はん
だ、低融点はんだまたはC4からなるグループから選択
されることを特徴とする、請求項1に記載のカード構
造。 - 【請求項7】前記デバイスが、有機基板、多層有機基
板、セラミック基板、多層セラミック基板または集積回
路チップからなるグループから選択されることを特徴と
する、請求項1に記載のカード構造。 - 【請求項8】前記リフローはんだボールが前記デバイス
の導電性フィーチャの上にあることを特徴とする、請求
項1に記載のカード構造。 - 【請求項9】前記導電性フィーチャ用の材料が、Au、
Co、Cr、Cu、Fe、Ni、Tiw、整相したCr
とCu、およびそれらの合金からなるグループから選択
されることを特徴とする、請求項8に記載のカード構
造。 - 【請求項10】前記導電性フィーチャが少なくとも1つ
の内部導電性フィーチャと電気的に接触することを特徴
とする、請求項8に記載のカード構造。 - 【請求項11】前記リフローはんだボールが、鉛とスズ
の合金から構成され、かつ前記合金が約2パーセントな
いし約10パーセントのスズを含むことを特徴とする、
請求項1に記載のカード構造。 - 【請求項12】前記リフローはんだボールが、鉛とスズ
の合金から構成され、かつ前記合金が約98パーセント
ないし約70パーセントの鉛を含むことを特徴とする、
請求項1に記載のカード構造。 - 【請求項13】前記低融点金属キャップ用の前記低融点
金属が、ビスマス、インジウム、スズまたはそれらの合
金からなるグループから選択されることを特徴とする、
請求項1に記載のカード構造。 - 【請求項14】前記キャップ付きはんだボールの少なく
とも一部が前記デバイス・キャリヤ上の電気伝導性フィ
ーチャに固定されることを特徴とする、請求項1に記載
のカード構造。 - 【請求項15】前記導電性フィーチャ用の材料が、A
u、Co、Cr、Cu、Fe、Ni、Ta、Ti、Ti
w、整相したCrとCu、およびそれらの合金からなる
グループから選択されることを特徴とする、請求項14
に記載のカード構造。 - 【請求項16】前記デバイス・キャリヤが、有機回路キ
ャリヤまたはセラミック回路キャリヤからなるグループ
から選択されることを特徴とする、請求項14に記載の
カード構造。 - 【請求項17】前記回路キャリヤが、剛性有機回路キャ
リヤまたはフレキシブル有機回路キャリヤからなるグル
ープから選択されることを特徴とする、請求項1に記載
のカード構造。 - 【請求項18】前記剛性有機回路キャリヤ用の材料が、
エポキシ類からなるグループから選択されることを特徴
とする、請求項17に記載のカード構造。 - 【請求項19】前記低融点金属キャップが、前記はんだ
ボールの露出面の約10パーセントないし約90パーセ
ントをキャッピングすること、好ましくは、前記はんだ
ボールの露出面の約20パーセントないし約80パーセ
ントをキャッピングすること、さらに好ましくは、前記
はんだボールの露出面の約30パーセントないし約50
パーセントをキャッピングすることを特徴とする、請求
項1に記載のカード構造。 - 【請求項20】前記低融点金属キャップが前記はんだボ
ールを完全に包囲することを特徴とする、請求項1に記
載のカード構造。 - 【請求項21】前記デバイスが、ICチップ、コンデン
サ、抵抗、回路キャリヤ・カード、電源または増幅デバ
イスからなるグループから選択されることを特徴とす
る、請求項1に記載のカード構造。 - 【請求項22】前記低融点金属キャップの厚さが、前記
はんだボールの体積の約5パーセントないし約40パー
セントの共融体積、好ましくは前記はんだボールの体積
の約10パーセントないし約30パーセントの共融体積
を提供するように選択されることを特徴とする、請求項
1に記載のカード構造。 - 【請求項23】前記低融点金属キャップの平均厚さが約
15マイクロメートルないし約50マイクロメートルで
あることを特徴とする、請求項1に記載のカード構造。 - 【請求項24】前記リフローはんだボールが、Pb、B
i、In、Sn、Ag、Au、またはそれらの合金から
なるグループから選択されることを特徴とする、請求項
1に記載のカード構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US476472 | 1995-06-07 | ||
US08/476,472 US5796591A (en) | 1995-06-07 | 1995-06-07 | Direct chip attach circuit card |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH098447A true JPH098447A (ja) | 1997-01-10 |
JP3262497B2 JP3262497B2 (ja) | 2002-03-04 |
Family
ID=23891987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14470596A Expired - Fee Related JP3262497B2 (ja) | 1995-06-07 | 1996-06-06 | チップ実装回路カード構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5796591A (ja) |
JP (1) | JP3262497B2 (ja) |
Families Citing this family (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3409957B2 (ja) * | 1996-03-06 | 2003-05-26 | 松下電器産業株式会社 | 半導体ユニット及びその形成方法 |
JP2951882B2 (ja) | 1996-03-06 | 1999-09-20 | 松下電器産業株式会社 | 半導体装置の製造方法及びこれを用いて製造した半導体装置 |
US6330967B1 (en) * | 1997-03-13 | 2001-12-18 | International Business Machines Corporation | Process to produce a high temperature interconnection |
US5953623A (en) * | 1997-04-10 | 1999-09-14 | International Business Machines Corporation | Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection |
US6082610A (en) * | 1997-06-23 | 2000-07-04 | Ford Motor Company | Method of forming interconnections on electronic modules |
US6120885A (en) | 1997-07-10 | 2000-09-19 | International Business Machines Corporation | Structure, materials, and methods for socketable ball grid |
US6337522B1 (en) * | 1997-07-10 | 2002-01-08 | International Business Machines Corporation | Structure employing electrically conductive adhesives |
US6297559B1 (en) * | 1997-07-10 | 2001-10-02 | International Business Machines Corporation | Structure, materials, and applications of ball grid array interconnections |
US6025649A (en) | 1997-07-22 | 2000-02-15 | International Business Machines Corporation | Pb-In-Sn tall C-4 for fatigue enhancement |
US6083773A (en) * | 1997-09-16 | 2000-07-04 | Micron Technology, Inc. | Methods of forming flip chip bumps and related flip chip bump constructions |
US6140827A (en) * | 1997-12-18 | 2000-10-31 | Micron Technology, Inc. | Method and apparatus for testing bumped die |
JPH11340265A (ja) * | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置及びその製造方法 |
US6114181A (en) * | 1998-08-05 | 2000-09-05 | International Business Machines Corporation | Pre burn-in thermal bump card attach simulation to enhance reliability |
US6258627B1 (en) * | 1999-01-19 | 2001-07-10 | International Business Machines Corporation | Underfill preform interposer for joining chip to substrate |
US6524346B1 (en) * | 1999-02-26 | 2003-02-25 | Micron Technology, Inc. | Stereolithographic method for applying materials to electronic component substrates and resulting structures |
US6127731A (en) * | 1999-03-11 | 2000-10-03 | International Business Machines Corporation | Capped solder bumps which form an interconnection with a tailored reflow melting point |
JP3209977B2 (ja) * | 1999-04-02 | 2001-09-17 | 沖電気工業株式会社 | 半導体モジュ−ル |
US6630735B1 (en) * | 1999-04-09 | 2003-10-07 | Digirad Corporation | Insulator/metal bonding island for active-area silver epoxy bonding |
US6225206B1 (en) * | 1999-05-10 | 2001-05-01 | International Business Machines Corporation | Flip chip C4 extension structure and process |
US6427901B2 (en) * | 1999-06-30 | 2002-08-06 | Lucent Technologies Inc. | System and method for forming stable solder bonds |
US6316737B1 (en) * | 1999-09-09 | 2001-11-13 | Vlt Corporation | Making a connection between a component and a circuit board |
WO2001024260A1 (en) * | 1999-09-24 | 2001-04-05 | Virginia Tech Intellectual Properties, Inc. | Low cost 3d flip-chip packaging technology for integrated power electronics modules |
US6142361A (en) * | 1999-12-09 | 2000-11-07 | International Business Machines Corporation | Chip C4 assembly improvement using magnetic force and adhesive |
TW455961B (en) * | 2000-04-25 | 2001-09-21 | Cts Comp Technology System Cor | Method for enabling semiconductor wafer to use liquid conductive material |
US6592019B2 (en) * | 2000-04-27 | 2003-07-15 | Advanpack Solutions Pte. Ltd | Pillar connections for semiconductor chips and method of manufacture |
US6492197B1 (en) * | 2000-05-23 | 2002-12-10 | Unitive Electronics Inc. | Trilayer/bilayer solder bumps and fabrication methods therefor |
JP2002289768A (ja) * | 2000-07-17 | 2002-10-04 | Rohm Co Ltd | 半導体装置およびその製法 |
US6399892B1 (en) | 2000-09-19 | 2002-06-04 | International Business Machines Corporation | CTE compensated chip interposer |
US20020056742A1 (en) * | 2000-11-10 | 2002-05-16 | Rinne Glenn A. | Methods and systems for attaching substrates to one another using solder structures having portions with different melting points |
US6858941B2 (en) * | 2000-12-07 | 2005-02-22 | International Business Machines Corporation | Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array |
WO2002069680A2 (en) * | 2001-01-17 | 2002-09-06 | Honeywell International Inc. | Adapter for plastic-leaded chip carrier (plcc) and other surface mount technology (smt) chip carriers |
US20040038452A1 (en) * | 2001-05-30 | 2004-02-26 | Siliconware Precision Industries Co., Ltd. | Connection between semiconductor unit and device carrier |
US6550666B2 (en) * | 2001-08-21 | 2003-04-22 | Advanpack Solutions Pte Ltd | Method for forming a flip chip on leadframe semiconductor package |
TW546792B (en) * | 2001-12-14 | 2003-08-11 | Advanced Semiconductor Eng | Manufacturing method of multi-chip stack and its package |
TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
TW513770B (en) * | 2002-02-26 | 2002-12-11 | Advanced Semiconductor Eng | Wafer bumping process |
US6877653B2 (en) * | 2002-02-27 | 2005-04-12 | Advanced Semiconductor Engineering, Inc. | Method of modifying tin to lead ratio in tin-lead bump |
SG111935A1 (en) * | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
SG121707A1 (en) * | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
SG115459A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
US6993681B2 (en) * | 2002-04-15 | 2006-01-31 | General Electric Corporation | Remote administration in a distributed system |
WO2004001837A2 (en) | 2002-06-25 | 2003-12-31 | Unitive International Limited | Methods of forming electronic structures including conductive shunt layers and related structures |
US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
US20040007779A1 (en) * | 2002-07-15 | 2004-01-15 | Diane Arbuthnot | Wafer-level method for fine-pitch, high aspect ratio chip interconnect |
TWI220304B (en) * | 2003-06-20 | 2004-08-11 | Advanced Semiconductor Eng | Flip-chip package substrate and flip-chip bonding process thereof |
US6835580B1 (en) * | 2003-06-26 | 2004-12-28 | Semiconductor Components Industries, L.L.C. | Direct chip attach structure and method |
US7367489B2 (en) * | 2003-07-01 | 2008-05-06 | Chippac, Inc. | Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps |
US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
KR101237172B1 (ko) | 2003-11-10 | 2013-02-25 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
JP4580633B2 (ja) * | 2003-11-14 | 2010-11-17 | スタンレー電気株式会社 | 半導体装置及びその製造方法 |
US7287685B2 (en) * | 2004-09-20 | 2007-10-30 | International Business Machines Corporation | Structure and method to gain substantial reliability improvements in lead-free BGAs assembled with lead-bearing solders |
US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
US8154131B2 (en) | 2005-06-14 | 2012-04-10 | Cufer Asset Ltd. L.L.C. | Profiled contact |
US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
US7215032B2 (en) | 2005-06-14 | 2007-05-08 | Cubic Wafer, Inc. | Triaxial through-chip connection |
US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
US7560813B2 (en) | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
US20060281303A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Tack & fuse chip bonding |
JP4609296B2 (ja) * | 2005-12-05 | 2011-01-12 | 株式会社日立製作所 | 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置 |
KR100719905B1 (ko) * | 2005-12-29 | 2007-05-18 | 삼성전자주식회사 | Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자 |
KR100790978B1 (ko) * | 2006-01-24 | 2008-01-02 | 삼성전자주식회사 | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 |
US7687397B2 (en) | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
JP4303282B2 (ja) * | 2006-12-22 | 2009-07-29 | Tdk株式会社 | プリント配線板の配線構造及びその形成方法 |
US20080160751A1 (en) * | 2006-12-28 | 2008-07-03 | Mengzhi Pang | Microelectronic die including solder caps on bumping sites thereof and method of making same |
US7670874B2 (en) | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
JP4331769B2 (ja) * | 2007-02-28 | 2009-09-16 | Tdk株式会社 | 配線構造及びその形成方法並びにプリント配線板 |
JP2008294323A (ja) * | 2007-05-28 | 2008-12-04 | Nec Electronics Corp | 半導体素子および半導体素子の製造方法 |
US8709934B2 (en) * | 2007-06-05 | 2014-04-29 | Stats Chippac Ltd. | Electronic system with vertical intermetallic compound |
US20090127703A1 (en) * | 2007-11-20 | 2009-05-21 | Fujitsu Limited | Method and System for Providing a Low-Profile Semiconductor Assembly |
US20090310318A1 (en) * | 2008-06-16 | 2009-12-17 | Cisco Technology, Inc. | Attaching a lead-free component to a printed circuit board under lead-based assembly conditions |
TW201011878A (en) * | 2008-09-03 | 2010-03-16 | Phoenix Prec Technology Corp | Package structure having substrate and fabrication thereof |
US10251273B2 (en) * | 2008-09-08 | 2019-04-02 | Intel Corporation | Mainboard assembly including a package overlying a die directly attached to the mainboard |
US8536458B1 (en) | 2009-03-30 | 2013-09-17 | Amkor Technology, Inc. | Fine pitch copper pillar package and method |
US8115310B2 (en) * | 2009-06-11 | 2012-02-14 | Texas Instruments Incorporated | Copper pillar bonding for fine pitch flip chip devices |
US8671560B2 (en) | 2010-03-30 | 2014-03-18 | Research Triangle Institute | In system reflow of low temperature eutectic bond balls |
US9142533B2 (en) * | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
US8755196B2 (en) * | 2010-07-09 | 2014-06-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US8492893B1 (en) * | 2011-03-16 | 2013-07-23 | Amkor Technology, Inc. | Semiconductor device capable of preventing dielectric layer from cracking |
US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
US9646923B2 (en) | 2012-04-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
US10373930B2 (en) * | 2012-08-10 | 2019-08-06 | Cyntec Co., Ltd | Package structure and the method to fabricate thereof |
US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
US9666550B2 (en) | 2014-12-16 | 2017-05-30 | Tongfu Microelectronics Co., Ltd. | Method and structure for wafer-level packaging |
US9786634B2 (en) * | 2015-07-17 | 2017-10-10 | National Taiwan University | Interconnection structures and methods for making the same |
US9691723B2 (en) * | 2015-10-30 | 2017-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector formation methods and packaged semiconductor devices |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4505029A (en) * | 1981-03-23 | 1985-03-19 | General Electric Company | Semiconductor device with built-up low resistance contact |
JPS62117346A (ja) * | 1985-11-18 | 1987-05-28 | Fujitsu Ltd | 半導体装置 |
US5188280A (en) * | 1989-04-28 | 1993-02-23 | Hitachi Ltd. | Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals |
US4967950A (en) * | 1989-10-31 | 1990-11-06 | International Business Machines Corporation | Soldering method |
US4999699A (en) * | 1990-03-14 | 1991-03-12 | International Business Machines Corporation | Solder interconnection structure and process for making |
US5007163A (en) * | 1990-04-18 | 1991-04-16 | International Business Machines Corporation | Non-destructure method of performing electrical burn-in testing of semiconductor chips |
US5251806A (en) * | 1990-06-19 | 1993-10-12 | International Business Machines Corporation | Method of forming dual height solder interconnections |
US5130779A (en) * | 1990-06-19 | 1992-07-14 | International Business Machines Corporation | Solder mass having conductive encapsulating arrangement |
US5147084A (en) * | 1990-07-18 | 1992-09-15 | International Business Machines Corporation | Interconnection structure and test method |
US5075965A (en) * | 1990-11-05 | 1991-12-31 | International Business Machines | Low temperature controlled collapse chip attach process |
JP3141364B2 (ja) * | 1992-05-06 | 2001-03-05 | 住友電気工業株式会社 | 半導体チップ |
US5439162A (en) * | 1993-06-28 | 1995-08-08 | Motorola, Inc. | Direct chip attachment structure and method |
US5470787A (en) * | 1994-05-02 | 1995-11-28 | Motorola, Inc. | Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same |
US5431328A (en) * | 1994-05-06 | 1995-07-11 | Industrial Technology Research Institute | Composite bump flip chip bonding |
US5466635A (en) * | 1994-06-02 | 1995-11-14 | Lsi Logic Corporation | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating |
JP3348528B2 (ja) * | 1994-07-20 | 2002-11-20 | 富士通株式会社 | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 |
-
1995
- 1995-06-07 US US08/476,472 patent/US5796591A/en not_active Expired - Lifetime
-
1996
- 1996-06-06 JP JP14470596A patent/JP3262497B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5796591A (en) | 1998-08-18 |
JP3262497B2 (ja) | 2002-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3262497B2 (ja) | チップ実装回路カード構造 | |
JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
US5729896A (en) | Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder | |
US6344234B1 (en) | Method for forming reflowed solder ball with low melting point metal cap | |
US6336262B1 (en) | Process of forming a capacitor with multi-level interconnection technology | |
US6319751B1 (en) | Bumpless flip chip assembly with solder via | |
US6994243B2 (en) | Low temperature solder chip attach structure and process to produce a high temperature interconnection | |
US5650595A (en) | Electronic module with multiple solder dams in soldermask window | |
US6594891B1 (en) | Process for forming multi-layer electronic structures | |
US5715144A (en) | Multi-layer, multi-chip pyramid and circuit board structure | |
KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
US6596620B2 (en) | BGA substrate via structure | |
US5631447A (en) | Uses of uniaxially electrically conductive articles | |
US5808853A (en) | Capacitor with multi-level interconnection technology | |
US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
Ghosal et al. | Ceramic and Plastic Pin Grid Array Technology | |
US20040256737A1 (en) | [flip-chip package substrate and flip-chip bonding process thereof] | |
JPH05144821A (ja) | 半導体装置 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
JP3024097B2 (ja) | ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ | |
JP2741611B2 (ja) | フリップチップボンディング用基板 | |
JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP2000260895A (ja) | テープパッケージとその製造方法 | |
JP2002368038A (ja) | フリップチップ実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
LAPS | Cancellation because of no payment of annual fees |