CN106469782A - 磁传感器装置 - Google Patents

磁传感器装置 Download PDF

Info

Publication number
CN106469782A
CN106469782A CN201610698390.3A CN201610698390A CN106469782A CN 106469782 A CN106469782 A CN 106469782A CN 201610698390 A CN201610698390 A CN 201610698390A CN 106469782 A CN106469782 A CN 106469782A
Authority
CN
China
Prior art keywords
die pad
sensor chip
magnetic sensor
peristome
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610698390.3A
Other languages
English (en)
Other versions
CN106469782B (zh
Inventor
和田善光
上田国博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN106469782A publication Critical patent/CN106469782A/zh
Application granted granted Critical
Publication of CN106469782B publication Critical patent/CN106469782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/091—Constructional adaptation of the sensor to specific applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种即使应力由于工作时的发热等而相对于磁传感器芯片被施加的时候也能够防止检测误差增大的磁传感器装置(1)，其具备：俯视图为方形状的磁传感器芯片(2)、具有搭载磁传感器芯片(2)的搭载面(41)的裸片垫(die pad)(4)；在裸片垫(4)上，在与搭载于搭载面(41)的磁传感器芯片(2)的4个角部(21)分别重叠的位置上形成有开口部(43)，相对于裸片垫(4)面积的开口部(43)面积之比为20％以上，在裸片垫(4)的俯视图中磁传感器芯片(2)与开口部(43)的重叠部分的面积相对于开口部(43)面积为40％以上。

Description

磁传感器装置
技术领域
本发明是有关将磁传感器芯片搭载于裸片垫(die pad)而成的磁传感器装置。
背景技术
一直以来，在机床等领域所使用的是用于检测移动体的由旋转移动或直线移动引起的位置变动的位置检测装置。作为该位置检测装置众所周知有具备记录磁信号的媒介物和磁传感器装置的位置检测装置，该磁传感器装置能够根据媒介物和磁传感器装置作相对移动的时候的磁场方向的变动输出表示它们的相对位置关系的信号。
作为在所涉及的位置检测装置中所使用的磁传感器装置是一种具有自由层和磁化固定层的层叠体，其特征在于：具备包含电阻伴随于对应于外部磁场的自由层的磁化方向变化而发生变化的磁阻效应元件(MR元件)的磁传感器芯片、具有搭载磁传感器芯片的搭载面的裸片垫、被配置于裸片垫周围并被电连接于磁传感器芯片端子的多根引接线，由传递模塑法(transfer molding)来对这些构件进行树脂封装并实现包装化。
在如此磁传感器装置中，相对于磁传感器芯片由于工作时的发热等而会有被施加应力(热应力)的情况。特别是应力集中于在俯视图中具有大致方形状的磁传感器芯片的4个角部中的至少任意一个。使磁传感器芯片以及搭载有该磁传感器芯片的裸片垫变形的方向的上述热应力被施加于上述角部的结果，会有所谓磁传感器装置的检测误差变大的问题。
一直以来，虽然是相关于树脂封装半导体装置的技术，但是以防止由于其安装时的加热而在封装树脂上发生龟裂为目的有方案提出在载置半导体芯片的裸片垫的周边部形成槽口或贯通孔的半导体装置(参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利申请公开平11-150213号公报
发明内容
发明所要解决的技术问题
在上述专利文献1中有方案提出在载置半导体芯片(半导体元件)的裸片垫的周边部形成槽口或贯通孔。但是，在上述专利文献1中会有所谓以下所述问题，即，在替代半导体芯片而使用磁传感器芯片的时候，以根据相对于裸片垫面积的槽口面积或贯通孔面积之比而能够减少磁传感器装置上的检测误差的程度来减小由于工作时的发热而被施加于磁传感器芯片的应力(热应力)是困难的。
因此，本发明就是借鉴了以上所述的技术问题而做出的不懈努力之结果，其目的在于提供一种即使是应力由于工作时的发热等而相对于磁传感器芯片被施加的时候也能够防止检测误差增大的磁传感器装置。
解决技术问题的手段
为了解决以上所述技术问题，本发明所提供的磁传感器装置的特征在于：具备：俯视图为方形状的磁传感器芯片、具有搭载所述磁传感器芯片的搭载面的裸片垫(die pad)；在所述裸片垫，在与搭载于所述搭载面的所述磁传感器芯片的4个角部各自重叠的位置上形成有开口部，所述开口部面积相对于所述裸片垫面积之比为20％以上，在所述裸片垫的俯视图中所述磁传感器芯片与所述开口部的重叠部分的面积相对于所述开口部面积为40％以上(发明1)。
根据上述(发明1)，通过磁传感器芯片的对应于4个角部的开口部被形成于搭载有磁传感器芯片的裸片垫并且将其开口部的面积控制在规定数值范围内，从而即使是应力由于工作时的发热等而相对于磁传感器芯片被施加的时候也能够防止检测误差增大。
在上述发明(发明1)中，相对于所述裸片垫面积的所述开口部面积之比优选为20～40％(发明2)。根据该发明(发明2)，因为即使是热应力被施加于磁传感器芯片的时候也能够防止检测误差增大并且能够充分确保裸片垫的搭载面和磁传感器芯片进行接触的面积，所以能够切实地将磁传感器芯片固定于该搭载面上。
在上述发明(发明1)中，所述开口部优选对应于所述磁传感器芯片的4个角部的各个，在所述裸片垫独立地形成，并且具有大致圆形状或者大致椭圆形状(发明3)。
在上述发明(发明1)中，优选在所述磁传感器芯片与所述裸片垫之间介有互相固定对方的粘结层，所述粘结层优选为俯视图为大致十字状(发明4)。
在上述发明(发明1)中，能够进一步具备至少将所述磁传感器芯片和所述裸片垫做成一体并进行封装的封装树脂体(发明5)，作为所述磁传感器芯片能够使用包含TMR元件或者GMR元件的磁传感器芯片(发明6)。
发明效果
根据本发明，能够提供一种即使是应力由于工作时的发热等而相对于磁传感器芯片被施加的时候也能够防止检测误差增大的磁传感器装置。
附图说明
图1A是表示本发明的一个实施方式所涉及的磁传感器装置的概略结构的平面图，图1B是表示本发明的一个实施方式所涉及的裸片垫概略结构的平面图。
图2表示本发明的一个实施方式所涉及的磁传感器装置的概略结构，并且是图1A中的I-I线截面图。
图3是示意性地表示本发明的一个实施方式所涉及的磁传感器芯片的电路结构的电路图。
图4是表示本发明的一个实施方式所涉及的作为磁检测元件的MR元件概略结构的截面图。
图5是表示本发明的一个实施方式所涉及的引接线框架的概略结构的平面图。
图6A、6B是示意性地表示本发明的一个实施方式所涉及的磁传感器装置的制造工序一部分的切断截面图。
图7是表示实施例以及比较例的磁传感器装置中的实验结果的图表。
具体实施方式
以下是参照附图并就本发明的实施方式进行详细说明。图1A是表示本实施方式所涉及的磁传感器装置的概略结构的平面图，图1B是表示本实施方式所涉及的裸片垫的概略结构的平面图，图2表示本实施方式所涉及的磁传感器装置的概略结构，并且是图1A中的I-I线截面图，图3是示意性地表示本实施方式所涉及的磁传感器芯片的电路结构的电路图，图4是表示本实施方式所涉及中的作为磁检测元件的MR元件的概略结构的截面图，图5是表示本实施方式所涉及的引接线框架的概略结构的平面图，图6是示意性地表示本实施方式所涉及的磁传感器装置的制造工序一部分的切断截面图。
如图1A和图1B以及图2所示，本实施方式所涉及的磁传感器装置1是一种为了检测由旋转体等的相对移动形成的旋转角度等而被使用的装置，具备俯视图为大致方形状的磁传感芯片2、磁传感器芯片2通过粘结层3被粘结固定的裸片垫4、被配置于裸片垫4周围并且分别包含内引接线51以及外引接线52的多根(在本实施方式中为8个)引接线5、电连接磁传感器芯片2的端子焊垫22和内引接线51的电线6、将磁传感器芯片2和裸片垫4和各个内引接线51以及电线6作为一体并进行封装的封装树脂体7。
裸片垫4为俯视图大致方形状，具有搭载磁传感器芯片2的搭载面41、用于连续于裸片垫4的4个角并且将裸片垫4支撑于后面所述的引接线框架10(参照图5)的框架部11的悬挂引线(suspension lead)42。
在裸片垫4的搭载面41上，与被搭载的磁传感器芯片2的4个角部21各自进行重叠的4个开口部43独立(不会互相连续)地形成。在裸片垫4以及被搭载于其搭载面41的磁传感器芯片2的俯视图中，磁传感器芯片2的4个角部21各自分别物理性地包含于裸片垫4的被形成于搭载面41的4个开口部43。如果磁传感器芯片2的角部21不重叠于开口部43的话则检测误差在应力被施加的时候会由于工作时的发热等而增大。还有，作为开口部43的形状并没有特别的限定，例如可以列举大致圆形状以及大致椭圆形状等。
被形成于裸片垫4的4个开口部43的总面积是裸片垫4面积的20％以上，优选为20～40％。从后面所述的实施例也可得到了解那样如果相对于裸片垫4面积的开口部43总面积之比(开口部43的开口率)成为小于20％的话则检测误差变大。另外，如果该开口部43的开口率超过40％的话则会产生相对于裸片垫4搭载面41的磁传感器芯片2的粘结强度降低的担忧，并且还会产生俯视图大致方形状的在沿着裸片垫4的边4a,4b的方向(图1B所表示的例子的纵向以及横向)上邻接的开口部43之间的长度变小并且裸片垫4的强度降低的担忧。还有，裸片垫4的面积是由在裸片垫4的一个方向(在图1B所表示的例子中为横向)上进行相对的大致平行的2边4a,4a之间的长度La与在垂直于该一个方向的另一个方向(在图1B所表示的例子中为纵向)上进行相对的大致平行的2边4b,4b之间的长度Lb之积(La×Lb)来表示的。
在搭载有磁传感器芯片2的裸片垫4的从该磁传感器芯片2侧看的平面视图中，相对于4个开口部43各自面积的磁传感器芯片2的4个角部21分别进行重叠的部分(在图1A中以斜线表示的部分)的面积之比(重合度)为40％以上。如果该面积比(重合度)成为小于40％，则磁传感器装置1所涉及的检测误差变大。还有，该面积比(重合度)的上限值对于只要磁传感器芯片2的角部21位于开口部43上来说就没有特别的限制。例如，在开口部43为圆形状的情况下，如果该面积比超过70％的话则不能够使大致方形状的磁传感器芯片2的角部21位于开口部43上，根据伴随于工作时的发热且由被集中施加于磁传感器芯片2的角部21的应力，检测误差会增大。
作为构成裸片垫4的材料并没有特别的限定，能够使用公知的导电性材料。作为该导电性材料例如可以列举铜、不锈钢、铝、铁、钌、银等。
磁传感芯片2至少包含1个磁检测元件。磁传感器芯片2也可以至少包含作为磁检测元件的被串联连接的一对磁检测元件。在此情况下，磁传感器芯片2具有2个包含被串联连接的第1对磁检测元件和被串联连接的第2对磁检测元件的惠斯通电桥电路。
如图3所示，磁传感器芯片2所具有的第1惠斯通电桥电路2A包含电源端口V1、接地端口G1、2个输出端口E11,E12、被串联连接的第1对磁检测元件R11,R12、被串联连接的第2对磁检测元件R13,R14。磁检测元件R11,R13的各一端被连接于电源端口V1。磁检测元件R11的另一端被连接于磁检测元件R12的一端和输出端口E11。磁检测元件R13的另一端被连接于磁检测元件R14的一端和输出端口E12。磁检测元件R12,R14的各另一端被连接于接地端口G1。在电源端口V1上施加规定大小的电源电压，接地端口G1被连接于大地。
第2惠斯通电桥电路2B包含电源端口V2、接地端口G2、2个输出端口E21,E22、被串联连接的第1对磁检测元件R21,R22、被串联连接的第2对磁检测元件R23,R24。磁检测元件R21,R23的各一端被连接于电源端口V2。磁检测元件R21的另一端被连接于磁检测元件R22的一端和输出端口E21。磁检测元件R23的另一端被连接于磁检测元件R24的一端和输出端口E22。磁检测元件R22,R24的各另一端被连接于接地端口G2。在电源端口V2上施加规定大小的电源电压，接地端口G2被连接于接地。
在本实施方式中，作为包含于第1以及第2惠斯通电桥电路2A,2B中的所有磁检测元件R11～R14,R21～R24能够使用TMR元件、GMR元件等MR元件，特别优选使用TMR元件。TMR元件和GMR元件具有磁化方向被固定的磁化固定层、磁化方向对应于被施加的磁场的方向进行变化的自由层、被配置于磁化固定层以及自由层之间的非磁性层。
具体地来说如图4所示MR元件具有多个下部电极91、多个MR膜80、多个上部电极42。多个下部电极91被设置于基板(没有图示)上。各个下部电极91具有细长形状。间隙被形成于在下部电极91的长边方向上邻接的2个下部电极91之间。各个MR膜80被设置于在下部电极91上表面的长边方向的两端近旁。MR膜80包含从下部电极91侧按顺序被层叠的自由层81、非磁性层82、磁化固定层83以及反铁磁性层84。还有，在下部电极91与自由层81之间设置电连接那些构件的间隙(没有图示)，在反铁磁性层84与上部电极92之间设置基底层(没有图示)。反铁磁性层84是由反铁磁性材料构成，通过在与磁化固定层83之间发生交换耦合从而起到固定磁化固定层83的磁化方向的作用。多个上部电极92被设置于多个MR膜80上。各个上部电极92具有细长形状，被配置于在下部电极91的长边方向上邻接的2个下部电极91上并电连接邻接的2个MR膜80的反铁磁性层84彼此。还有，MR膜80也可以具有从上部电极92侧按顺序层叠自由层81、非磁性层82、磁化固定层83以及反铁磁性层84的结构。
在TMR元件中，非磁性层82为隧道势垒层(tunnel barrier layer)。在GMR元件中，非磁性层82为非磁性导电层。在TMR元件以及GMR元件中，电阻值对应于自由层81的磁化方向相对于磁化固定层83的磁化方向所成的角度而进行变化，在该角度为0°(彼此的磁化方向为平行)的时候电阻值成为最小，在180°(彼此的磁化方向为反平行)的时候电阻值成为最大。
在图3中，用涂黑的箭头表示磁检测元件R11～R14,R21～R24的磁化固定层83的磁化方向。在磁传感器芯片2中，磁检测元件R11,R14,R21,R24的磁化固定层83的磁化方向和磁检测元件R12,R13,R22,R23的磁化固定层83的磁化方向为互相反平行。在磁传感器芯片2中，对应于伴随于外部磁场变化的自由层81的磁场方向变化而从输出端口E11,E12输出表示磁场强度的正弦波信号S11,S12，并从输出端口E21,E22输出表示磁场强度的余弦波信号S21,S22。
在本实施方式中，磁传感器芯片2通过粘结层3被粘结固定于裸片垫4的搭载面41。作为构成该粘结层3的材料例如能够使用导电性膏体、绝缘性膏体、DAF[芯片贴装薄膜(dieattach film)]等。
将磁传感器芯片2粘结固定于裸片垫4搭载面41的粘结层3为俯视大致十字状。在本实施方式中，为了防止由被施加于磁传感器芯片2的热应力引起的检测误差的增大而将4个开口部43形成于裸片垫4的搭载面41上。因此，通过将介在于磁传感器芯片2与裸片垫4搭载面41之间的粘结层3做成俯视大致十字状，从而既能够防止构成粘结层3的材料从开口部43漏出又能够切实地将磁传感器芯片2粘结固定于裸片垫4的搭载面41上。
电线6是电连接磁传感器芯片2的端子焊垫22和内引接线51的导线，在本实施方式中可以使用键合线(bonding wire)。引接线5是为了将在磁传感器芯片2上生成的信号取出至磁传感器装置1的外部而被使用的电极，并包含通过电线6与磁传感器芯片2的端子焊垫22相电连接的内引接线51、作为磁传感器装置1的安装用构件而行使其功能的外引接线52。内引接线51在引接线5中是被封装于封装树脂体7内的部分，外引接线52是露出于封装树脂体7外的部分。
作为构成引接线5的材料是与裸片垫4相同的材料，能够使用公知的导电性材料(例如铜、不锈钢、铝、铁、钌、银等)等。
在本实施方式中，引接线5(内引接线51以及外引接线52)是包含被搭载(粘结固定)于裸片垫4搭载面41的磁传感器芯片2的厚度方向的大致中心位置的平面，并且位于与搭载面41相平行的平面上(参照图2)，但是并不限定于如此形态，引接线5(内引接线51以及外引接线52)也可以位于与裸片垫4相同平面上。因为通过引接线5(内引接线51以及外引接线52)位于该平面上，从而在使外引接线52位于磁传感器装置1的厚度方向的大致中心的时候能够将位于磁传感器芯片2的厚度方向上下的封装树脂体7(树脂材料)的厚度做到大致相同，所以能够进一步减小磁传感器装置1所涉及的检测误差。还有，即使引接线5和裸片垫4位于同一个平面上的情况下也能够通过将位于磁传感器芯片2的厚度方向上下的封装树脂体7(树脂材料)的厚度做到大致相同从而进一步减小磁传感器装置1所涉及的检测误差。
在本实施方式中，作为构成封装树脂体7的树脂材料并没有特别的限定，就树脂封装半导体装置而言能够使用一般所使用的树脂材料。
在具有以上所述结构的磁传感器装置1中，应力由其工作时的发热而被施加，在裸片垫4侧进行变形的方向的应力相对于磁传感器芯片2的4个角部21会有所集中。此时，如果开口部43没有被形成于裸片垫4的话则因为与该应力进行作用的方向(从磁传感器芯片2朝向裸片垫4的方向)相反的方向的力会从裸片垫4侧作用于磁传感器芯片2的角部21，所以在集中于角部21的热应力变弱的时候等会有角部21在从裸片垫4分开的方向上发生变形的情况。然而，在本实施方式中，因为通过热应力进行集中的角部21位于裸片垫4的搭载面41的开口部43上从而该开口部43作为热应力缓冲作用而行使其功能，所以能够抑制磁传感器芯片2的变形。因此，根据本实施方式所涉及的磁传感器装置1，即使由工作时的发热引起的热应力被施加也能够防止检测误差增大。
以上所述的磁传感器装置1例如能够以以下所述形式进行处理制造。
首先，准备具备框架部11、位于框架部11内的裸片垫4、连接裸片垫4以及框架部11的悬挂引线42、连续于框架部11并被配置于裸片垫4周围的多根引接线5的引接线框架10(参照图5)。还有，在本实施方式中作为引接线框架10以具体例子可以列举具有1个裸片垫4的引接线框架，但是并不限定于所涉及的形态，也可以是具有多个裸片垫4的所谓附有多面的引接线框架。
然后，以大致十字状将构成粘结层3的材料涂布于该引接线框架10的裸片垫4的搭载面41，由粘结层3来固定粘结磁传感器芯片2，用电线(金等金属线)6来电连接磁传感器芯片2的端子焊垫22和内引接线51(参照图6A)。在将磁传感器芯片2固定粘结于裸片垫4的时候以使所有磁传感器芯片2的角部21位于被形成于裸片垫4的开口部43上的形式进行处理。
接着，以将引接线框架10容纳于成型模具内并使外引接线52露出于外部的形式进行处理，由封装树脂体7来封装磁传感器芯片2、裸片垫4、内引接线51、悬挂引线42以及电线6(参照图6B)。
之后，从成型模具取出被封装树脂体7封装的引接线框架10，并以使外引接线52露出于外部的形式进行处理，切断引接线5以及悬挂引线42。就这样制造出本实施方式所涉及的磁传感器装置1。
以上已作了说明的实施方式是为了容易理解本发明而被记载的实施内容，但并不是为了限定本发明而进行记载的内容。因此，以上所述实施方式所公开的各个要素都是还包含属于本发明技术范围的所有设计变更或均等物的主要内容。
实施例
以下是通过举例来进一步详细说明本发明，但是本发明丝毫不限定于以下所述的实施例等。
[实施例1]
准备具有图1A以及图2所表示的结构的磁传感器装置1。在所涉及的磁传感器装置1中，圆形状的4个开口部43的直径为0.46mm；裸片垫4的面积为1.69mm2；重叠率[磁传感器芯片2的角部21相对于开口部43面积重叠的部分(在图1A中用斜线进行表示的部分)之面积比]为45％。以使用了实施例1的磁传感器装置1的旋转角度检测装置来求得磁传感器装置所涉及的旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[实施例2]
准备除了4个开口部43的直径为0.40mm之外其余均具有与实施例1相同结构的磁传感器装置1，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[实施例3]
准备除了4个开口部43的直径为0.36mm之外其余均具有与实施例1相同结构的磁传感器装置1，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[实施例4]
准备除了4个开口部43的直径为0.33mm之外其余均具有与实施例1相同结构的磁传感器装置1，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[实施例5]
准备除了重叠率为40％之外其余均具有与实施例4相同结构的磁传感器装置1，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[实施例6]
准备除了重叠率为55％之外其余均具有与实施例4相同结构的磁传感器装置1，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[实施例7]
准备除了重叠率为70％之外其余均具有与实施例4相同结构的磁传感器装置1，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[实施例8]
准备除了重叠率为40％之外其余均具有与实施例2相同结构的磁传感器装置1，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[实施例9]
准备除了重叠率为40％之外其余均具有与实施例1相同结构的磁传感器装置1，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[实施例10]
准备除了重叠率为70％之外其余均具有与实施例1相同结构的磁传感器装置1，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[比较例1]
准备除了4个开口部43的直径为0.30mm之外其余均具有与实施例1相同结构的磁传感器装置，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[比较例2]
准备除了4个开口部43的直径为0.20mm之外其余均具有与实施例1相同结构的磁传感器装置，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[比较例3]
准备除了4个开口部43的直径为0.10mm之外其余均具有与实施例1相同结构的磁传感器装置，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[比较例4]
准备除了重叠率为35％之外其余均具有与比较例1相同结构的磁传感器装置，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[比较例5]
准备除了重叠率为25％之外其余均具有与比较例1相同结构的磁传感器装置，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
[比较例6]
准备除了重叠率为13％之外其余均具有与比较例1相同结构的磁传感器装置，求得旋转角度的检测误差(deg)。结果被表示于表1以及图7中。
【表1】
正如根据表1以及图7所表示的结果就可明了那样，如果是在开口率为20％以上的裸片垫4的搭载面41上以各个角部21重叠于裸片垫4的各个开口部43的形式并且以重叠率成为40％以上的形式搭载磁传感器芯片2而成的磁传感器装置1的话则能够确认到显著减少检测误差是可能的。
符号说明
1.磁传感器装置
2.磁传感器芯片
21.角部
3.粘结层
4.裸片垫
41.搭载面
43.开口部
5.引接线
7.封装树脂体

Claims (6)

1.一种磁传感器装置，其特征在于：
具备：
在俯视图中具有方形形状的磁传感器芯片；以及
具有搭载有所述磁传感器芯片的搭载面的裸片垫；
在所述裸片垫，在与搭载于所述搭载面的所述磁传感器芯片的4个角部分别重叠的位置上形成有开口部，
所述开口部的面积相对于所述裸片垫的面积的面积比为20％以上，
在所述裸片垫的俯视图中所述磁传感器芯片与所述开口部的重叠部分的面积相对于所述开口部的面积为40％以上。
2.如权利要求1所述的磁传感器装置，其特征在于：
所述开口部的面积相对于所述裸片垫的面积的面积比为20～40％。
3.如权利要求1或2所述的磁传感器装置，其特征在于：
所述开口部对应于所述磁传感器芯片的所述4个角部的各个，在所述裸片垫独立地形成，并且具有大致圆形形状或者大致椭圆形形状。
4.如权利要求1或2所述的磁传感器装置，其特征在于：
固定所述磁传感器芯片与所述裸片垫彼此的粘结层介于所述磁传感器芯片与所述裸片垫之间，
所述粘结层在俯视图中为大致十字状。
5.如权利要求1或2所述的磁传感器装置，其特征在于：
进一步具备至少将所述磁传感器芯片和所述裸片垫作为一体封装的封装树脂体。
6.如权利要求1或2所述的磁传感器装置，其特征在于：
所述磁传感器芯片为包含TMR元件或者GMR元件的磁传感器芯片。
CN201610698390.3A 2015-08-21 2016-08-19 磁传感器装置 Active CN106469782B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015163369A JP6256431B2 (ja) 2015-08-21 2015-08-21 磁気センサ装置
JP2015-163369 2015-08-21

Publications (2)

Publication Number Publication Date
CN106469782A true CN106469782A (zh) 2017-03-01
CN106469782B CN106469782B (zh) 2019-03-12

Family

ID=57961294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610698390.3A Active CN106469782B (zh) 2015-08-21 2016-08-19 磁传感器装置

Country Status (4)

Country Link
US (1) US20170052232A1 (zh)
JP (1) JP6256431B2 (zh)
CN (1) CN106469782B (zh)
DE (1) DE102016113679B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109959883A (zh) * 2017-12-26 2019-07-02 Tdk株式会社 磁传感器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532931A (zh) * 2003-03-24 2004-09-29 精工爱普生株式会社 半导体装置及制法、半导体封装、电子设备及制法、电子仪器
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
US20100244214A1 (en) * 2009-03-31 2010-09-30 Renesas Technology Corp. Semiconductor device and method of manufacturing same
US20110027941A1 (en) * 2009-07-02 2011-02-03 Advanced Microfab, LLC Method of forming monolithic cmos-mems hybrid integrated, packaged structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
JPH0878605A (ja) 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP3660444B2 (ja) * 1996-10-17 2005-06-15 ローム株式会社 樹脂パッケージ型半導体装置、およびその製造方法
JPH11150213A (ja) 1997-11-17 1999-06-02 Sony Corp 半導体装置
TW568355U (en) * 2002-01-16 2003-12-21 Orient Semiconductor Elect Ltd Improved leadframe structure for integrated circuit
US7791180B2 (en) * 2004-10-01 2010-09-07 Yamaha Corporation Physical quantity sensor and lead frame used for same
US8289019B2 (en) 2009-02-11 2012-10-16 Infineon Technologies Ag Sensor
EP2571052A4 (en) * 2010-05-12 2017-04-19 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP5385438B2 (ja) * 2012-08-02 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532931A (zh) * 2003-03-24 2004-09-29 精工爱普生株式会社 半导体装置及制法、半导体封装、电子设备及制法、电子仪器
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
US20100244214A1 (en) * 2009-03-31 2010-09-30 Renesas Technology Corp. Semiconductor device and method of manufacturing same
US20110027941A1 (en) * 2009-07-02 2011-02-03 Advanced Microfab, LLC Method of forming monolithic cmos-mems hybrid integrated, packaged structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109959883A (zh) * 2017-12-26 2019-07-02 Tdk株式会社 磁传感器
CN109959883B (zh) * 2017-12-26 2021-06-04 Tdk株式会社 磁传感器

Also Published As

Publication number Publication date
JP6256431B2 (ja) 2018-01-10
DE102016113679B4 (de) 2024-06-06
CN106469782B (zh) 2019-03-12
JP2017040597A (ja) 2017-02-23
DE102016113679A1 (de) 2017-02-23
US20170052232A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
US10333055B2 (en) Methods for magnetic sensor having non-conductive die paddle
EP2682773B1 (en) Separately packaged bridge magnetic-field angle sensor
JP6420665B2 (ja) 磁場を測定する磁気抵抗センサ
US9958482B1 (en) Systems and methods for a high isolation current sensor
US9739850B2 (en) Push-pull flipped-die half-bridge magnetoresistive switch
JP5066579B2 (ja) 磁気センサ及び磁気センサモジュール
WO2012116657A1 (zh) 推挽桥式磁电阻传感器
CN205581283U (zh) 一种具有初始化线圈封装的磁电阻传感器
US10304795B2 (en) Semiconductor device including antistatic die attach material
JP2017026312A (ja) 三次元磁気センサー
CN106469782A (zh) 磁传感器装置
US20130127454A1 (en) Magnetic field sensor including an anisotropic magnetoresistive magnetic sensor and a hall magnetic sensor
US10571529B2 (en) Electrical structural member and production method for producing such an electrical structural member
US20230060219A1 (en) Packaged current sensor integrated circuit
JP6506604B2 (ja) 磁気センサ
JP6790956B2 (ja) 磁気センサ装置
EP3712630B1 (en) Magnetic field sensor
CN104793152A (zh) 一种高灵敏芯片传感器
KR20120132366A (ko) 3-축 자기 센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant