JP6256431B2 - 磁気センサ装置 - Google Patents
磁気センサ装置 Download PDFInfo
- Publication number
- JP6256431B2 JP6256431B2 JP2015163369A JP2015163369A JP6256431B2 JP 6256431 B2 JP6256431 B2 JP 6256431B2 JP 2015163369 A JP2015163369 A JP 2015163369A JP 2015163369 A JP2015163369 A JP 2015163369A JP 6256431 B2 JP6256431 B2 JP 6256431B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic sensor
- sensor chip
- die pad
- sensor device
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/091—Constructional adaptation of the sensor to specific applications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、磁気センサチップをダイパッドに搭載してなる磁気センサ装置に関する。
従来、工作機械等において、移動体の回転移動や直線的移動による位置を検出するための位置検出装置が用いられている。この位置検出装置としては、磁気信号が記録された媒体と磁気センサ装置とを備えるものが知られており、この磁気センサ装置は、媒体と磁気センサ装置とが相対的に移動したときの磁界の方向の変動により、それらの相対的位置関係を示す信号を出力することができる。
かかる位置検出装置において用いられる磁気センサ装置としては、自由層と磁化固定層とを有する積層体であって、外部磁界に応じた自由層の磁化方向の変化に伴い抵抗が変化する磁気抵抗効果素子(MR素子)を含む磁気センサチップと、磁気センサチップを搭載する搭載面を有するダイパッドと、ダイパッドの周囲に配置され、磁気センサチップの端子に電気的に接続される複数のリードとを有し、これらをトランスファー成形により樹脂封止してパッケージ化したものが知られている。
このような磁気センサ装置において、作動時の発熱等により磁気センサチップに対して応力(熱応力)が印加されることがある。特に、平面視において略方形状を有する磁気センサチップの4つの角部の少なくともいずれかに応力が集中してしまう。磁気センサチップ及びそれが搭載されるダイパッドを変形させる方向の上記熱応力が上記角部に印加される結果、磁気センサ装置の検出誤差が大きくなってしまうという問題がある。
従来、樹脂封止型半導体装置に関する技術ではあるものの、その実装時における加熱により封止樹脂にクラックが発生するのを防止することを目的として、半導体チップを載置するダイパッドの周辺部に、切欠や貫通孔が形成されている半導体装置が提案されている(特許文献1参照)。
上記特許文献1においては、半導体チップ(半導体素子)を載置するダイパッドの周辺部に切欠や貫通孔が形成されている。しかし、上記特許文献1において半導体チップに代えて磁気センサチップを用いたとき、ダイパッドの面積に対する切欠や貫通孔の面積比によっては、磁気センサ装置における検出誤差を低減できる程度に、作動時の発熱によって磁気センサチップに印加される応力(熱応力)を低減することは困難であるという問題がある。
そこで、本発明は、作動時の発熱等により磁気センサチップに対して応力が印加されたときであっても、検出誤差が増大するのを防止することのできる磁気センサ装置を提供することを目的とする。
上記課題を解決するために、本発明は、平面視方形状の磁気センサチップと、前記磁気センサチップが搭載される搭載面を有するダイパッドとを備え、前記ダイパッドには、前記搭載面に搭載されている前記磁気センサチップの4つの角部のそれぞれが重なる位置に開口部が形成されており、前記ダイパッドの面積に対する前記開口部の面積比が、20%以上であり、前記ダイパッドの平面視において、前記磁気センサチップと前記開口部との重なり部分の面積が、前記開口部の面積に対して40%以上であることを特徴とする磁気センサ装置を提供する(発明1)。
上記発明(発明1)によれば、磁気センサチップが搭載されるダイパッドに、磁気センサチップの4つの角部に対応する開口部が形成されており、その開口部の面積が、所定の数値範囲内であることで、作動時の発熱等により磁気センサチップに対して応力が印加されたときであっても、検出誤差が増大するのを防止することができる。
上記発明(発明1)において、前記ダイパッドの面積に対する前記開口部の面積比が、20〜40%であるのが好ましい(発明2)。かかる発明(発明2)によれば、磁気センサチップに熱応力が印加されたときであっても検出誤差が増大するのを防止することができるとともに、ダイパッドの搭載面と磁気センサチップとが接触する面積を十分に確保することができるため、当該搭載面に磁気センサチップを確実に固定することができる。
上記発明(発明1,2)において、前記開口部が、前記磁気センサチップの4つの角部のそれぞれに対応して、前記ダイパッドに独立して形成されてなり、略円形状又は略楕円形状を有するのが好ましい(発明3)。
上記発明(発明1〜3)において、前記磁気センサチップと前記ダイパッドとの間には、それらを互いに固定する接着層が介在し、前記接着層は、平面視略十字状であるのが好ましい(発明4)。
上記発明(発明1〜4)において、少なくとも前記磁気センサチップと前記ダイパッドとを一体として封止する封止樹脂体をさらに備えることができ(発明5)、前記磁気センサチップとしては、TMR素子又はGMR素子を含む磁気センサチップを用いることができる(発明6)。
本発明によれば、作動時の発熱等により磁気センサチップに対して応力が印加されたときであっても、検出誤差が増大するのを防止することのできる磁気センサ装置を提供することができる。
本発明の実施の形態について、図面を参照しながら詳細に説明する。図1(A)は、本実施形態に係る磁気センサ装置の概略構成を示す平面図であり、図1(B)は、本実施形態におけるダイパッドの概略構成を示す平面図であり、図2は、本実施形態に係る磁気センサ装置の概略構成を示す、図1(A)におけるI−I線断面図であり、図3は、本実施形態における磁気センサチップの回路構成を概略的に示す回路図であり、図4は、本実施形態における磁気検出素子としてのMR素子の概略構成を示す断面図であり、図5は、本実施形態におけるリードフレームの概略構成を示す平面図であり、図6は、本実施形態に係る磁気センサ装置の製造工程の一部を概略的に示す切断端面図である。
図1及び図2に示すように、本実施形態に係る磁気センサ装置1は、回転体等の相対的移動による回転角度等を検出するために用いられるものであって、平面視略方形状の磁気センサチップ2と、磁気センサチップ2が接着層3を介して接着固定されているダイパッド4と、ダイパッド4の周囲に配置されており、インナーリード51及びアウターリード52をそれぞれ含む複数(本実施形態においては8個)のリード5と、磁気センサチップ2の端子パッド22とインナーリード51とを電気的に接続するワイヤ6と、磁気センサチップ2、ダイパッド4、各インナーリード51及びワイヤ6を一体として封止する封止樹脂体7とを備える。
ダイパッド4は、平面視略方形状であって、磁気センサチップ2が搭載される搭載面41と、ダイパッド4の4つの角に連続し、後述するリードフレーム10(図5参照)のフレーム部11にダイパッド4を支持するための吊りリード42とを有する。
ダイパッド4の搭載面41には、搭載された磁気センサチップ2の4つの角部21のそれぞれが重なる4つの開口部43が独立して(互いに連続することなく)形成されている。ダイパッド4及びその搭載面41に搭載された磁気センサチップ2の平面視において、磁気センサチップ2の4つの角部21のそれぞれは、ダイパッド4の搭載面41に形成されている4つの開口部43のそれぞれに物理的に包含される。磁気センサチップ2の角部21が開口部43に重なっていないと、作動時の発熱等により応力が印加されたときに検出誤差が増大してしまう。なお、開口部43の形状としては、特に限定されるものではないが、例えば、略円形状、略楕円形状等が挙げられる。
ダイパッド4に形成されている4つの開口部43の総面積は、ダイパッド4の面積の20%以上であり、好ましくは20〜40%である。後述する実施例からも明らかなように、ダイパッド4の面積に対する開口部43の総面積の比(開口部43の開口率)が20%未満となると、検出誤差が大きくなってしまう。また、当該開口部43の開口率が40%を超えると、ダイパッド4の搭載面41に対する磁気センサチップ2の接着強度が低下してしまうおそれが生じたり、平面視略方形状のダイパッド4の辺4a,4bに沿った方向(図1(B)に示す例の縦方向及び横方向)に隣接する開口部43の間の長さが小さくなり、ダイパッド4の強度が低下してしまうおそれが生じたりする。なお、ダイパッド4の面積は、ダイパッド4の一方向(図1(B)に示す例では横方向)にて対向する略平行な2辺4a,4a間の長さLaと当該一方向に直交する他方向(図1(B)に示す例では縦方向)にて対向する略平行な2辺4b,4b間の長さLbとの積(La×Lb)で表される。
磁気センサチップ2が搭載されたダイパッド4の当該磁気センサチップ2側からの平面視において、4つの開口部43のそれぞれの面積に対する磁気センサチップ2の4つの角部21のそれぞれが重なっている部分(図1(A)において斜線にて示す部分)の面積の比(オーバーラップ率)は、40%以上である。当該面積比(オーバーラップ率)が40%未満となると、磁気センサ装置1における検出誤差が大きくなってしまう。なお、当該面積比(オーバーラップ率)の上限値は、磁気センサチップ2の角部21が開口部43上に位置している限りにおいて特に制限されるものではない。例えば、開口部43が円形状である場合、当該面積比が70%を超えると、略方形状の磁気センサチップ2の角部21を開口部43上に位置させることができず、作動時の発熱に伴い磁気センサチップ2の角部21に集中して印加される応力によって、検出誤差が増大してしまう。
ダイパッド4を構成する材料としては、特に限定されるものではなく、公知の導電性材料を用いることができる。当該導電性材料としては、例えば、銅、ステンレス、アルミニウム、鉄、ルテニウム、銀等が挙げられる。
磁気センサチップ2は、少なくとも1つの磁気検出素子を含む。磁気センサチップ2は、少なくとも1つの磁気検出素子として、直列に接続された一対の磁気検出素子を含んでいてもよい。この場合において、磁気センサチップ2は、直列に接続された第1の一対の磁気検出素子と、直列に接続された第2の一対の磁気検出素子とを含むホイートストンブリッジ回路を2つ有する。
図3に示すように、磁気センサチップ2が有する第1のホイートストンブリッジ回路2Aは、電源ポートV1と、グランドポートG1と、2つの出力ポートE11,E12と、直列に接続された第1の一対の磁気検出素子R11,R12と、直列に接続された第2の一対の磁気検出素子R13,R14とを含む。磁気検出素子R11,R13の各一端は、電源ポートV1に接続されている。磁気検出素子R11の他端は、磁気検出素子R12の一端と出力ポートE11とに接続されている。磁気検出素子R13の他端は、磁気検出素子R14の一端と出力ポートE12とに接続されている。磁気検出素子R12,R14の各他端は、グランドポートG1に接続されている。電源ポートV1には、所定の大きさの電源電圧が印加され、グランドポートG1はグランドに接続される。
第2のホイートストンブリッジ回路2Bは、電源ポートV2と、グランドポートG2と、2つの出力ポートE21,E22と、直列に接続された第1の一対の磁気検出素子R21,R22と、直列に接続された第2の一対の磁気検出素子R23,R24とを含む。磁気検出素子R21,R23の各一端は、電源ポートV2に接続されている。磁気検出素子R21の他端は、磁気検出素子R22の一端と出力ポートE21とに接続されている。磁気検出素子R23の他端は、磁気検出素子R24の一端と出力ポートE22とに接続されている。磁気検出素子R22,R24の各他端は、グランドポートG2に接続されている。電源ポートV2には、所定の大きさの電源電圧が印加され、グランドポートG2はグランドに接続される。
本実施形態において、第1及び第2のホイートストンブリッジ回路2A,2Bに含まれるすべての磁気検出素子R11〜R14,R21〜R24として、TMR素子、GMR素子等のMR素子を用いることができ、特にTMR素子を用いるのが好ましい。TMR素子、GMR素子は、磁化方向が固定された磁化固定層と、印加される磁界の方向に応じて磁化方向が変化する自由層と、磁化固定層及び自由層の間に配置される非磁性層とを有する。
具体的には、図4に示すように、MR素子は、複数の下部電極91と、複数のMR膜80と、複数の上部電極42とを有する。複数の下部電極91は、基板(図示せず)上に設けられている。各下部電極91は細長い形状を有する。下部電極91の長手方向に隣接する2つの下部電極91の間には、間隙が形成されている。下部電極91の上面における、長手方向の両端近傍にそれぞれMR膜80が設けられている。MR膜80は、下部電極91側から順に積層された自由層81、非磁性層82、磁化固定層83及び反強磁性層84を含む。なお、下部電極91と自由層81との間には、それらを電気的に接続するキャップ層(図示せず)が設けられ、反強磁性層84と上部電極92との間には、下地層(図示せず)が設けられている。反強磁性層84は、反強磁性材料により構成され、磁化固定層83との間で交換結合を生じさせることで、磁化固定層83の磁化の方向を固定する役割を果たす。複数の上部電極92は、複数のMR膜80上に設けられている。各上部電極92は細長い形状を有し、下部電極91の長手方向に隣接する2つの下部電極91上に配置され、隣接する2つのMR膜80の反強磁性層84同士を電気的に接続する。なお、MR膜80は、上部電極92側から順に自由層81、非磁性層82、磁化固定層83及び反強磁性層84が積層されてなる構成を有していてもよい。
TMR素子においては、非磁性層82はトンネルバリア層である。GMR素子においては、非磁性層82は非磁性導電層である。TMR素子、GMR素子において、自由層81の磁化の方向が磁化固定層83の磁化の方向に対してなす角度に応じて抵抗値が変化し、この角度が0°(互いの磁化方向が平行)のときに抵抗値が最小となり、180°(互いの磁化方向が反平行)のときに抵抗値が最大となる。
図3において、磁気検出素子R11〜R14,R21〜R24の磁化固定層83の磁化の方向を塗りつぶした矢印で表す。磁気センサチップ2において、磁気検出素子R11,R14,R21,R24の磁化固定層83の磁化の方向と、磁気検出素子R12,R13,R22,R23の磁化固定層83の磁化の方向とは、互いに反平行方向である。磁気センサチップ2において、外部磁場の変化に伴う自由層81の磁界方向の変化に応じて、出力ポートE11,E12から磁界強度を表す正弦波の信号S11,S12が出力され、出力ポートE21,E22から磁界強度を表す余弦波の信号S21,S22が出力される。
本実施形態において、磁気センサチップ2は、ダイパッド4の搭載面41に接着層3を介して接着固定されている。当該接着層3を構成する材料としては、例えば、導電性ペースト、絶縁性ペースト、DAF(ダイアタッチフィルム)等が用いられ得る。
磁気センサチップ2をダイパッド4の搭載面41に接着固定する接着層3は、平面視略十字状である。本実施形態において、磁気センサチップ2に印加される熱応力による検出誤差の増大を防止すべく、ダイパッド4の搭載面41に4つの開口部43が形成されている。そのため、磁気センサチップ2とダイパッド4の搭載面41との間に介在する接着層3を平面視略十字状とすることにより、開口部43から接着層3を構成する材料が漏出するのを防止しつつ、磁気センサチップ2をダイパッド4の搭載面41に確実に接着固定することができる。
ワイヤ6は、磁気センサチップ2の端子パッド22とインナーリード51とを電気的に接続するものであり、本実施形態においては、ボンディングワイヤが用いられている。リード5は、磁気センサチップ2にて生成される信号を磁気センサ装置1の外部に取り出すために用いられる電極であって、ワイヤ6を介して磁気センサチップ2の端子パッド22と電気的に接続されるインナーリード51と、磁気センサ装置1の実装用部材として機能するアウターリード52とを含む。インナーリード51は、リード5のうち、封止樹脂体7内に封止されている部分であり、アウターリード52は、封止樹脂体7外に露出している部分である。
リード5を構成する材料としては、ダイパッド4と同一材料であって、公知の導電性材料(例えば、銅、ステンレス、アルミニウム、鉄、ルテニウム、銀等)等が用いられ得る。
本実施形態において、リード5(インナーリード51及びアウターリード52)は、ダイパッド4の搭載面41に搭載(接着固定)されている磁気センサチップ2の厚さ方向の略中心位置を含む平面であって、搭載面41と平行な平面上に位置するが(図2参照)、このような態様に限定されるものではなく、リード5(インナーリード51及びアウターリード52)は、ダイパッド4と同一平面上に位置していてもよい。リード5(インナーリード51及びアウターリード52)が当該平面上に位置することで、磁気センサ装置1の厚さ方向の略中心にアウターリード52を位置させたときに、磁気センサチップ2の厚さ方向上下に位置する封止樹脂体7(樹脂材料)の厚さを略同一にすることができるため、磁気センサ装置1における検出誤差をより低減することができる。なお、リード5とダイパッド4とが同一平面上に位置する場合においても、磁気センサチップ2の厚さ方向上下に位置する封止樹脂体7(樹脂材料)の厚さを略同一にすることで、磁気センサ装置1における検出誤差をより低減することができる。
本実施形態において、封止樹脂体7を構成する樹脂材料としては、特に限定されるものではなく、樹脂封止型半導体装置等において一般的に用いられている樹脂材料を用いることができる。
上述した構成を有する磁気センサ装置1において、その作動時の発熱により、応力が印加され、磁気センサチップ2の4つの角部21に対し、ダイパッド4側に変形する方向の応力が集中する。このとき、ダイパッド4に開口部43が形成されていないと、当該応力の作用する方向(磁気センサチップ2からダイパッド4に向かう方向)とは反対方向の力がダイパッド4側から磁気センサチップ2の角部21に作用するため、角部21に集中する熱応力が弱まったときなどに、角部21がダイパッド4から離れる方向に変形してしまうことがある。しかしながら、本実施形態においては、熱応力の集中する角部21が、ダイパッド4の搭載面41の開口部43上に位置することで、当該開口部43が熱応力の緩衝作用として機能し得るため、磁気センサチップ2の変形を抑制することができる。よって、本実施形態に係る磁気センサ装置1によれば、作動時の発熱による熱応力が印加されたとしても、検出誤差が増大するのを防止することができる。
上記磁気センサ装置1は、例えば、以下のようにして製造することができる。
まず、フレーム部11と、フレーム部11内に位置するダイパッド4と、ダイパッド4及びフレーム部11を連続する吊りリード42と、フレーム部11に連続し、ダイパッド4の周囲に配置されている複数のリード5とを備えるリードフレーム10(図5参照)を準備する。なお、本実施形態において、リードフレーム10としては、1つのダイパッド4を有するものを例に挙げているが、かかる態様に限定されるものではなく、複数のダイパッド4を有する、いわゆる多面付けのものであってもよい。
まず、フレーム部11と、フレーム部11内に位置するダイパッド4と、ダイパッド4及びフレーム部11を連続する吊りリード42と、フレーム部11に連続し、ダイパッド4の周囲に配置されている複数のリード5とを備えるリードフレーム10(図5参照)を準備する。なお、本実施形態において、リードフレーム10としては、1つのダイパッド4を有するものを例に挙げているが、かかる態様に限定されるものではなく、複数のダイパッド4を有する、いわゆる多面付けのものであってもよい。
そして、当該リードフレーム10のダイパッド4の搭載面41に接着層3を構成する材料を略十字状に塗布し、接着層3により磁気センサチップ2を固定接着し、磁気センサチップ2の端子パッド22とインナーリード51とをワイヤ(金等の金属細線)6で電気的に接続する(図6(A)参照)。ダイパッド4に磁気センサチップ2を固定接着する際、磁気センサチップ2の角部21のすべてを、ダイパッド4に形成されている開口部43上に位置させるようにする。
次に、リードフレーム10を成形金型内に収容し、アウターリード52を外部に露出させるようにして、磁気センサチップ2、ダイパッド4、インナーリード51、吊りリード42及びワイヤ6を封止樹脂体7により封止する(図6(B)参照)。
その後、封止樹脂体7により封止されたリードフレーム10を成形金型から取り出し、アウターリード52を外部に露出させるようにして、リード5及び吊りリード42を切断する。このようにして、本実施形態に係る磁気センサ装置1が製造される。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
以下、実施例等を挙げて本発明をさらに詳細に説明するが、本発明は下記の実施例等に何ら限定されるものではない。
〔実施例1〕
図1及び図2に示す構成を有する磁気センサ装置1を準備した。かかる磁気センサ装置1において、円形状の4つの開口部43の直径を0.46mm、ダイパッド4の面積を1.69mm2、オーバーラップ率(開口部43の面積に対する磁気センサチップ2の角部21が重なっている部分(図1(A)において斜線にて示す部分)の面積の比)を45%とした。実施例1の磁気センサ装置1を用いた回転角度検出装置にて、磁気センサ装置1における回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
図1及び図2に示す構成を有する磁気センサ装置1を準備した。かかる磁気センサ装置1において、円形状の4つの開口部43の直径を0.46mm、ダイパッド4の面積を1.69mm2、オーバーラップ率(開口部43の面積に対する磁気センサチップ2の角部21が重なっている部分(図1(A)において斜線にて示す部分)の面積の比)を45%とした。実施例1の磁気センサ装置1を用いた回転角度検出装置にて、磁気センサ装置1における回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔実施例2〕
4つの開口部43の直径を0.40mmとした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
4つの開口部43の直径を0.40mmとした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔実施例3〕
4つの開口部43の直径を0.36mmとした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
4つの開口部43の直径を0.36mmとした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔実施例4〕
4つの開口部43の直径を0.33mmとした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
4つの開口部43の直径を0.33mmとした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔実施例5〕
オーバーラップ率を40%とした以外は、実施例4と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
オーバーラップ率を40%とした以外は、実施例4と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔実施例6〕
オーバーラップ率を55%とした以外は、実施例4と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
オーバーラップ率を55%とした以外は、実施例4と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔実施例7〕
オーバーラップ率を70%とした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の測定誤差(deg)を求めた。結果を表1及び図7に示す。
オーバーラップ率を70%とした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の測定誤差(deg)を求めた。結果を表1及び図7に示す。
〔実施例8〕
オーバーラップ率を40%とした以外は、実施例2と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
オーバーラップ率を40%とした以外は、実施例2と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔実施例9〕
オーバーラップ率を40%とした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
オーバーラップ率を40%とした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔実施例10〕
オーバーラップ率を70%とした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
オーバーラップ率を70%とした以外は、実施例1と同様の構成を有する磁気センサ装置1を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔比較例1〕
4つの開口部43の直径を0.30mmとした以外は、実施例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
4つの開口部43の直径を0.30mmとした以外は、実施例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔比較例2〕
4つの開口部43の直径を0.20mmとした以外は、実施例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
4つの開口部43の直径を0.20mmとした以外は、実施例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔比較例3〕
4つの開口部43の直径を0.10mmとした以外は、実施例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
4つの開口部43の直径を0.10mmとした以外は、実施例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔比較例4〕
オーバーラップ率を35%とした以外は、比較例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
オーバーラップ率を35%とした以外は、比較例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔比較例5〕
オーバーラップ率を25%とした以外は、比較例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
オーバーラップ率を25%とした以外は、比較例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
〔比較例6〕
オーバーラップ率を13%とした以外は、比較例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
オーバーラップ率を13%とした以外は、比較例1と同様の構成を有する磁気センサ装置を準備し、回転角度の検出誤差(deg)を求めた。結果を表1及び図7に示す。
表1及び図7に示す結果から明らかなように、開口率が20%以上のダイパッド4の搭載面41に、ダイパッド4の各開口部43に各角部21が重なるように、かつオーバーラップ率が40%以上となるように磁気センサチップ2を搭載してなる磁気センサ装置1であれば、検出誤差を格段に低減可能であることが確認された。
1…磁気センサ装置
2…磁気センサチップ
21…角部
3…接着層
4…ダイパッド
41…搭載面
43…開口部
5…リード
7…封止樹脂体
2…磁気センサチップ
21…角部
3…接着層
4…ダイパッド
41…搭載面
43…開口部
5…リード
7…封止樹脂体
Claims (6)
- 平面視方形状の磁気センサチップと、
前記磁気センサチップが搭載される搭載面を有するダイパッドと
を備え、
前記ダイパッドには、前記搭載面に搭載されている前記磁気センサチップの4つの角部のそれぞれが重なる位置に開口部が形成されており、
前記ダイパッドの面積に対する前記開口部の面積比が、20%以上であり、
前記ダイパッドの平面視において、前記磁気センサチップと前記開口部との重なり部分の面積が、前記開口部の面積に対して40%以上であることを特徴とする磁気センサ装置。 - 前記ダイパッドの面積に対する前記開口部の面積比が、20〜40%であることを特徴とする請求項1に記載の磁気センサ装置。
- 前記開口部が、前記磁気センサチップの4つの角部のそれぞれに対応して、前記ダイパッドに独立して形成されてなり、略円形状又は略楕円形状を有することを特徴とする請求項1又は2に記載の磁気センサ装置。
- 前記磁気センサチップと前記ダイパッドとの間には、それらを互いに固定する接着層が介在し、
前記接着層は、平面視略十字状であることを特徴とする請求項1〜3のいずれかに記載の磁気センサ装置。 - 少なくとも前記磁気センサチップと前記ダイパッドとを一体として封止する封止樹脂体をさらに備えることを特徴とする請求項1〜4のいずれかに記載の磁気センサ装置。
- 前記磁気センサチップは、TMR素子又はGMR素子を含む磁気センサチップであることを特徴とする請求項1〜5のいずれかに記載の磁気センサ装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163369A JP6256431B2 (ja) | 2015-08-21 | 2015-08-21 | 磁気センサ装置 |
US15/196,194 US20170052232A1 (en) | 2015-08-21 | 2016-06-29 | Magnetic sensor device |
DE102016113679.4A DE102016113679B4 (de) | 2015-08-21 | 2016-07-25 | Magnetsensorvorrichtung |
CN201610698390.3A CN106469782B (zh) | 2015-08-21 | 2016-08-19 | 磁传感器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163369A JP6256431B2 (ja) | 2015-08-21 | 2015-08-21 | 磁気センサ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017040597A JP2017040597A (ja) | 2017-02-23 |
JP6256431B2 true JP6256431B2 (ja) | 2018-01-10 |
Family
ID=57961294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015163369A Active JP6256431B2 (ja) | 2015-08-21 | 2015-08-21 | 磁気センサ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20170052232A1 (ja) |
JP (1) | JP6256431B2 (ja) |
CN (1) | CN106469782B (ja) |
DE (1) | DE102016113679B4 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10283699B2 (en) * | 2016-01-29 | 2019-05-07 | Avago Technologies International Sales Pte. Limited | Hall-effect sensor isolator |
JP6516057B1 (ja) * | 2017-12-26 | 2019-05-22 | Tdk株式会社 | 磁気センサ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4884124A (en) * | 1986-08-19 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Resin-encapsulated semiconductor device |
JPH0878605A (ja) | 1994-09-01 | 1996-03-22 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
JP3660444B2 (ja) * | 1996-10-17 | 2005-06-15 | ローム株式会社 | 樹脂パッケージ型半導体装置、およびその製造方法 |
JPH11150213A (ja) | 1997-11-17 | 1999-06-02 | Sony Corp | 半導体装置 |
TW568355U (en) * | 2002-01-16 | 2003-12-21 | Orient Semiconductor Elect Ltd | Improved leadframe structure for integrated circuit |
JP4096774B2 (ja) * | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
US7791180B2 (en) * | 2004-10-01 | 2010-09-07 | Yamaha Corporation | Physical quantity sensor and lead frame used for same |
US20080308886A1 (en) * | 2007-06-15 | 2008-12-18 | Infineon Technologies Ag | Semiconductor Sensor |
US8289019B2 (en) | 2009-02-11 | 2012-10-16 | Infineon Technologies Ag | Sensor |
JP5149854B2 (ja) * | 2009-03-31 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8101458B2 (en) * | 2009-07-02 | 2012-01-24 | Advanced Microfab, LLC | Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures |
KR101645771B1 (ko) * | 2010-05-12 | 2016-08-04 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP5385438B2 (ja) * | 2012-08-02 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2015
- 2015-08-21 JP JP2015163369A patent/JP6256431B2/ja active Active
-
2016
- 2016-06-29 US US15/196,194 patent/US20170052232A1/en not_active Abandoned
- 2016-07-25 DE DE102016113679.4A patent/DE102016113679B4/de active Active
- 2016-08-19 CN CN201610698390.3A patent/CN106469782B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106469782B (zh) | 2019-03-12 |
JP2017040597A (ja) | 2017-02-23 |
US20170052232A1 (en) | 2017-02-23 |
DE102016113679B4 (de) | 2024-06-06 |
DE102016113679A1 (de) | 2017-02-23 |
CN106469782A (zh) | 2017-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5965924B2 (ja) | プッシュプル型ブリッジ磁気抵抗センサ | |
US9620705B2 (en) | Methods and apparatus for magnetic sensor having non-conductive die paddle | |
JP6018093B2 (ja) | 単一パッケージブリッジ型磁界角度センサ | |
TWI322490B (en) | Die package with asymmetric leadframe connection | |
JP6420821B2 (ja) | プッシュプル式フリップチップハーフブリッジ磁気抵抗スイッチ | |
JP6964346B2 (ja) | 初期化コイルを備えてパッケージングされた磁気抵抗センサ | |
JP2014507001A (ja) | 単一パッケージ磁気抵抗角度センサ | |
JP2018109613A (ja) | リードフレームを備えた集積回路パッケージ | |
US10049969B1 (en) | Integrated circuit | |
JP2017026312A (ja) | 三次元磁気センサー | |
JP6256431B2 (ja) | 磁気センサ装置 | |
JP2018500538A (ja) | 磁界センサおよびその製造方法 | |
JP5284024B2 (ja) | 磁気センサ | |
US10571529B2 (en) | Electrical structural member and production method for producing such an electrical structural member | |
US20230361050A1 (en) | Package structure and method for fabricating the same | |
US9372243B2 (en) | Magnetic sensor | |
US20210020552A1 (en) | Electronic component package | |
JP5859133B2 (ja) | 半導体装置 | |
JP5154275B2 (ja) | 磁気センサパッケージ | |
JP2001091613A (ja) | 磁気センサ用マルチチップモジュール | |
JP2018049942A (ja) | 変位センサ | |
EP4328607A1 (en) | Magnetic sensor device, and method of producing same | |
US10546819B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6256431 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |