JP2018109613A - リードフレームを備えた集積回路パッケージ - Google Patents

リードフレームを備えた集積回路パッケージ Download PDF

Info

Publication number
JP2018109613A
JP2018109613A JP2017232407A JP2017232407A JP2018109613A JP 2018109613 A JP2018109613 A JP 2018109613A JP 2017232407 A JP2017232407 A JP 2017232407A JP 2017232407 A JP2017232407 A JP 2017232407A JP 2018109613 A JP2018109613 A JP 2018109613A
Authority
JP
Japan
Prior art keywords
integrated circuit
leads
semiconductor die
lead frame
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017232407A
Other languages
English (en)
Inventor
ピート・モンテロ
Montero Pete
ジアン・チェン
Jian Chen
ダニー・ヤズベック
Dany Yazbeck
ハビエル・ビルバオ・デ・メンディサバル
Bilbao De Mendizabal Javier
ウェイシュン・ヤン
Weixun Yan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Technologies SA
Original Assignee
Melexis Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Technologies SA filed Critical Melexis Technologies SA
Publication of JP2018109613A publication Critical patent/JP2018109613A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

【課題】リードフレームを備えた集積回路パッケージを提供する。【解決手段】本発明は、複数のリードの少なくとも２つのリード（１３，１４）を接続する電気的導電路を形成する複数のリードと電流導体を備えたリードフレーム（１）を備えた集積回路パッケージ（１０）に関する。パッケージは、集積回路を備え、第１および第２の対向する面を有し、第１の面が電流導体に近接している、半導体ダイ（２）も備える。少なくとも２つのリードの各々は、第１の面に垂直な方向にリードを半導体ダイから局所的に離間させるための溝（４）を備え、溝（４）は、半導体ダイの縁部と重なるリードの少なくとも部分を備える。【選択図】図６

Description

本発明は、集積回路パッケージの分野に関する。より詳細には、本発明は、リードフレームを備えたパッケージ内の集積回路電流センサのようなリードフレームを備えた集積回路パッケージと、このような集積回路パッケージを製造する方法とに関する。
リードフレームを備えた集積回路パッケージ、例えば、ＩＣプラスチック成形パッケージは、当該技術分野において知られている。リードフレームとパッケージされた集積回路ダイとの間の良好な電気絶縁が、例えば、電気的短絡を回避するために、例えば、意図的な電気的接続が与えられていない境界で少なくとも必要とされる。高電流および／または高電圧の用途では、例えば、目標の高電圧用途に適合するために、設計において十分な安全性を提供するために、良好な電気的絶縁が特に重要であり得る。例えば、ダイをリードフレームから絶縁する材料の電気破壊や、リードフレームと集積回路との間の部分放電を避けるために、リードフレームと集積回路ダイとの間の十分な距離が必要とされることがある。しかし、特定の用途では、例えば、パッケージの高さを低くするため、または、このような磁場に敏感なダイ部品を有するリードフレームの一部を通って流れる電流に関連する磁場の感知された磁束を増加させるために、リードフレームとダイとの間に小さな間隔を必要とすることもある。
例えば、集積された電流センサは、集積回路パッケージ、例えば、プラスチック成形パッケージに設けられてもよく、電気的に絶縁された電流導体が金属リードフレーム構造により形成され、磁気ホールセンサ素子または磁気センサがこの電気的に絶縁された電流導体に近接された半導体ダイに配置される。
例えば、目標とする高電圧用途の要件に適合するために、プラスチック成形パッケージ内の集積された電流センサの設計におけるような高電圧用途のためのＩＣパッケージの設計に、一般に、安全絶縁が組み込まれる必要があることは、当技術分野において知られている。例えば、リードフレームと集積回路は、十分な距離または絶縁体により互いに分離される必要がある。集積回路は、一次保護としてのパッシベーション層、例えば、ポリイミドパッシベーションを備えることができるが、製造プロセスの制限により、例えば、集積回路の縁部での限定された保護のみを提供するなど、集積回路が完全に覆われることを防止することができる。したがって、リードフレームと集積回路の縁部との間の高電圧部分絶縁の問題が発生する可能性がある。
当技術分野において知られている電流センサでは、電流導体は、磁気センサに対して制御された距離で、かつ磁気センサに対して実質的に平行な位置に配置されて感度を改善することができる。集積回路の表面上のプラスチック成形化合物およびポリイミドパッシベーションまたはシリコン酸化物の層は、電流導体と磁気センサとの間の絶縁媒体として使用することができる。集積回路チップは、はんだ付けされた金属バンプを介してリードフレームにさらに接続されてもよい。当技術分野において知られた電流センサでは、電流導体と集積回路パッシベーションとの間の距離は、金属バンプコネクタの高さにほぼ等しくてもよい。しかしながら、パッケージングの組み立ての節約のために、電流導体と集積回路チップとの間の距離は、プロセス変動のために損なわれる可能性がある。
リードフレームと集積回路パッシベーションとの間にアンダーフィル材を設けることも、当技術分野において知られている。集積回路パッシベーションとリードフレームとの間に接着性の絶縁テープを適用することは、当技術分野においてさらに知られている。しかしながら、ダイ上のパッシベーションによって提供される固有の絶縁を改善するためのこのような追加の手段は、不利なことに、追加の組み立てプロセスを必要とし、したがって、製造コストを増加させる可能性がある。
本発明の実施形態の目的は、集積回路パッケージ内の集積回路の少なくとも一部からリードフレーム内の電流導体を電気的に絶縁するための良好で効率的な手段および方法を提供することである。
上記の目的は、本発明による方法および装置によって達成される。
本発明の実施形態の利点は、費用対効果の高い組み立てパッケージングを達成できることである。
本発明の実施形態の利点は、リードフレームと集積回路との間の良好な電気的絶縁を得るための安価な解決法が提供されることである。
本発明の実施形態の利点は、リードフレーム電流導体とパッケージされた集積回路のパッシベートされた表面との間の良好な電気的絶縁を得るために、オンチップパッシベーションに加えて、アンダーフィル材またはポリイミドテープ材などの直接絶縁材料を適用する必要がないことである。
本発明の実施形態の利点は、集積回路上の一次保護層としてのパッシベーション層、例えば、ポリイミドパッシベーションの適用に関連する組み立てプロセスの制限を、追加の処理ステップを必要とせずに容易に克服することができることである。例えば、このような制限は、集積回路の縁部でパッシベーション材料によって制限された保護しか得られないように、集積回路がパッシベーション材料で完全に覆われることを防止することができる。
本発明の実施形態の利点は、リードフレームと集積回路の縁部との間に発生する高電圧部分絶縁問題が防止され、回避されおよび／または軽減され得ることである。例えば、リードフレームと集積回路との間の部分放電を回避および／または低減することができる。
第１の態様では、複数のリードを有し、複数のリードのうち少なくとも２つのリードを接続する電気的導電路を形成する電流導体を有するリードフレームを備えた集積回路パッケージに関する。パッケージは、集積回路を備え、第１および第２の対向する表面を有し、第１の表面が電流導体に近接し、第２の表面が電流導体から遠位の半導体ダイも備える。少なくとも２つのリードの各リードは、リードが半導体ダイから離れて、第１の表面に対して垂直な方向に局所的に離間するための溝を備え、溝は、少なくとも半導体ダイの縁部と重なるリードの部分を備える。
当技術分野で一般に理解されているように、“リードフレーム”は、ダイ上の集積回路、またはチップを他の電気部品またはコンタクトと相互接続するための集積回路チップまたはダイならびに電気リードに対する支持を提供する金属フレーム、例えば、一体に成形された金属フレーム、を指すことができる。リードフレームは、ダイから外部へおよび／またはその逆に電気信号を伝送する集積回路パッケージ内の金属構造を指してもよい。例えば、パッケージ内のダイをリードフレームに接着し、ダイのリードとダイパッドとの間の接続を確立することができる。リードフレームは、例えば、プラスチックケース内に成形されて、ダイのハウジングを形成することができる。ハウジングの外部に延在するリードフレームの一部は、ケース内に保護されたダイへの接続を可能にするために露出されてもよい。例えば、リードフレームは、集積回路が取り付けられ、ワイヤボンディングされ、例えば、エポキシでトランスファー成形されるシート金属フレームワークであってもよい。
リードフレームは、金属プレート、例えば、銅または銅合金の平坦な金属プレートから一体的に形成することができる。リードフレームは、金属プレートから材料を除去することによって製造することができる。例えば、金属プレートのエッチングまたはスタンピングによって材料を除去することができる。
本発明の実施形態に係る集積回路パッケージでは、溝は、リードの長手方向に沿ってＶ字形またはＵ字形のプロファイルを有することができる。
本発明の実施形態に係る集積回路パッケージでは、溝は、溝の外側のリードの高さに対してリードより低い高さによって形成されてもよい。
本発明の実施形態に係る集積回路パッケージでは、少なくとも２つのリードの各々の上面は、この上面が半導体ダイの近位にある溝を形成するように窪んでいてもよい。
本発明の実施形態に係る集積回路パッケージでは、少なくとも２つのリードの各々は、溝の外側のリードに対して、所定の距離にわたって、例えば、少なくとも１０マイクロメータ、第１の面に垂直な方向に、溝内でオフセットされていてもよい。
本発明の実施形態に係る集積回路パッケージでは、半導体ダイは、前記第１の面上にパッシベーション層をさらに備えることができる。
本発明の実施形態に係る集積回路パッケージでは、パッシベーション層は、ポリイミドパッシベーション層を備えることができる。
本発明の実施形態に係る集積回路パッケージでは、集積回路パッケージは、半導体ダイの集積回路が磁界感知回路を備えることができる。磁界感知回路は、一次電流に関連する磁界を感知するように適合されてもよい。集積回路は、感知された磁界に基づいて一次電流を示す出力信号を提供するようにさらに適合されてもよい。少なくとも２つのリードは、一次電流を受信するように適合されてもよく、電流導体は、磁界と磁界感知回路との間の相互作用を可能にするように配置されてもよい。
本発明の実施形態に係る集積回路パッケージでは、磁界感知回路は、少なくとも１つのホールセンサを備えることができる。
本発明の実施形態に係る集積回路パッケージでは、磁気感知回路は、差動モードで動作するように構成された少なくとも２つの磁気センサを備えることができる。
本発明の実施形態に係る集積回路パッケージでは、少なくとも１つの電流導体は、集積回路から電気的に絶縁されていてもよい。
本発明の実施形態に係る集積回路パッケージは、リードフレームの少なくとも一部と半導体ダイの少なくとも１部の周りに形成された成形材料をさらに備え、成形パッケージ本体を形成してもよい。
第２の態様では、本発明の実施形態は、集積回路パッケージを製造する方法に関する。この方法は、第１および第２の対向する面を有し、集積回路を備えた半導体ダイを提供するステップと、複数のリードを備えたリードフレームを提供し、複数のリードの少なくとも２つのリードを接続する電気的導電路を形成する電流導体を備えるステップと、少なくとも２つのリードの各々に溝を設け、半導体ダイの第１の面が電流導体に近接し、第２の面が、電流導体から遠位にあるように、リードフレームと半導体ダイを配置するステップとを備える。溝は、少なくとも２つのリードの各々に設けられ、溝は、リードを半導体ダイから第１の面に垂直な方向に局所的に離間され、溝は、少なくとも半導体ダイの縁部と重なるリードの少なくとも一部を備える。
本発明の実施形態に係る方法では、リードフレームを提供するステップは、金属シートをスタンピングことによってリードフレームを提供するステップを備えることができ、それにより、第１の面に垂直な方向に所定距離にわたって溝の外側のリードに対して溝内のリードをオフセットさせることによって溝を形成する。
本発明の実施形態に係る方法では、リードフレームを提供するステップは、金属シートをエッチングすることによってリードフレームを提供するステップを備えることができ、それにより、リードを部分的にエッチング除去して溝を形成することによって、溝内のリードの高さを溝外のリードの高さに対して低減させる。
本発明の特定の好ましい態様は、添付の独立請求項および従属請求項に記載されている。従属請求項からの特徴は、特許請求の範囲に明示的に記載されたものではなく、独立請求項の特徴および他の従属請求項の特徴と適宜組み合わせることができる。
本発明のこれらおよび他の態様は、以下に記載される実施形態を参照して明らかになるであろう。
本発明の実施形態に係る第１の例示的な集積回路パッケージを示す。 図１の線II-IIに沿った、本発明の実施形態に係る第１の例示的な集積回路パッケージの断面図を示す。 本発明の実施形態に係る第２の例示的な集積回路パッケージを示す。 図３の線ＩＶ−ＩＶに沿った、本発明の実施形態に係る第２の例示的な集積回路パッケージの断面図を示す。 本発明の実施形態に係る第３の例示的な集積回路パッケージを示す。 本発明の実施形態に係る第３の例示的な集積回路パッケージの断面図を示す。 本発明の実施形態に係る集積回路パッケージの中央領域の詳細な概略図を提供する。 本発明の実施形態に係る集積回路パッケージの中央領域の詳細な概略図を提供する。
特許請求の範囲内のいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。
異なる図面において、同じ参照符号は、同じまたは類似の要素を示す。
本発明は、特定の実施形態に関して、および特定の図面を参照して説明されるが、本発明はそれに限定されず、請求項によってのみ限定される。記載された図面は、概略的なものにすぎず、限定的でない。図面において、要素のサイズは、説明のために誇張されており、縮尺通りに描かれていない場合がある。寸法および相対的な寸法は、本発明の実施の実際の縮小に対応していない。
さらに、明細書および特許請求の範囲における第１、第２などの用語は、類似の要素を区別するために使用され、必ずしも時間的に、空間的に、または他の方法で順序を記述するために使用されるものではない。そのように使用されている用語は、適切な状況下で交換可能であり、本明細書に記載された本発明の実施形態は、本明細書に記載または図示されている以外の順序で動作可能であることを理解されたい。
さらに、詳細な説明および特許請求の範囲における用語“上”、“下”などは、説明目的で使用され、必ずしも相対的な位置を説明するためではない。そのように使用される用語は、適切な状況下で交換可能であり、本明細書に記載された本発明の実施形態は、本明細書に記載または図示されている以外の方向で動作可能であることを理解されたい。
特許請求の範囲で使用される用語“備える”は、その後に列挙される手段に限定されると解釈されるべきではないことに留意すべきである。それは他の要素またはステップを排除するものではない。したがって、記載された特徴、整数、ステップまたは構成要素の存在を特定するものとして解釈されるが、１つまたは複数の他の特徴、整数、ステップまたは構成要素、またはそれらのグループの存在または追加を排除するものではない。したがって、“手段ＡおよびＢを備えた装置”という表現の範囲は、構成要素Ａおよび構成要素Ｂのみからなる装置に限定されるべきではない。これは、本発明に関して、装置の唯一の関連する構成要素は、ＡおよびＢであることを意味する。
本明細書を通して、“一実施形態”または“実施形態”は、実施形態に関連して説明される特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書の様々な箇所における“一実施形態では”または“実施形態で”という表現の出現は、必ずしもすべてが同じ実施形態を指しているわけではないが、そうであってもよい。さらに、特定の特徴、構造または特性は、１つまたは複数の実施形態において、本開示から当業者に明らかであるように、任意の適切な方法で組み合わせることができる。
同様に、本発明の例示的な実施形態の説明において、本発明の様々な特徴は、開示を合理化し、様々な発明的態様のうちの１つ以上の理解を助ける目的で、単一の実施形態、図、またはその説明で一緒にグループ化されることがあることを理解されたい。しかしながら、この開示の方法は、特許請求された発明が各請求項に明示的に記載されているより多くの特徴を必要とするという意図を反映するものと解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、本発明の態様は、単一の前述の開示された実施形態のすべての特徴よりも少ないものである。したがって、詳細な説明に続く請求項は、この詳細な説明に明示的に組み込まれ、各請求項は、本発明の別個の実施形態として独立している。
さらに、本明細書に記載されるいくつかの実施形態は、他の実施形態に含まれるいくつかの他の特徴を備えるが、異なる実施形態の特徴の組み合わせは、本発明の範囲内であり、当業者に理解されるように異なる実施形態を形成することを意味する。例えば、以下の特許請求の範囲において、特許請求された実施形態のいずれかは、任意の組み合わせで使用することができる。
本明細書で提供される説明では、多くの具体的な詳細が述べられている。しかしながら、本発明の実施形態は、これらの特定の詳細なしに実施され得ることが理解される。他の例では、周知の方法、構造および技術は、この説明の理解を不明瞭にしないために詳細に示されていない。
本明細書で例示的な電流センサを参照する場合、本発明の実施形態は集積回路電流センサパッケージに適用するのに特に有利であり得るが、本発明の実施形態は、リードフレームの設計が、リードフレームまたはその少なくとも一部と集積回路チップとの間の良好な電気的絶縁を必要とするＩＣパッケージの他の種類にも等しく関連し得ることが理解されるべきである。
第１の態様では、本発明は、集積回路とリードフレームとを備えた半導体ダイを備えた集積回路パッケージに関する。リードフレームは、複数のリードを備え、複数のリードのうち少なくとも２つのリードを接続する電気的導電路を形成する電流導体を備え、例えば、電流導体は、複数のリードの少なくとも２つのリードの結合を備える。半導体は、第１および第２の対向する面を有し、第１の面は、電流導体に近接し、第２の面は、電流導体から遠位にある。さらに、少なくとも２つのリードの各々は、リードを半導体ダイから第１の面に垂直な方向に局所的に離間させるための溝を備える。溝は、半導体ダイの縁部と重なるリードの一部をさらに備える。
集積回路パッケージは、リードフレームと半導体ダイとの間に配置された絶縁構造を備えることができ、例えば、絶縁構造の少なくとも一部は、リードフレームの少なくとも一部と半導体ダイの少なくとも一部との間に配置することができる。半導体ダイは、リードフレームの主面に平行に配向されてもよい。
例えば、少なくとも２つのリードの各リードは、リードが半導体ダイの第１の面に対して垂直な方向にリードフレーム上への半導体ダイの周縁の平行投影によって画定されるリードフレームの縁部領域をリードが横切る溝を備えることができる。溝は、例えば、絶縁構造の電気的破壊および／または半導体ダイの縁部付近の部分的な放電を防止するために、少なくとも１つのリードを半導体ダイから、この縁部領域において、第１の面に対して垂直な方向に局所的に離間させることができる。
図１を参照すると、本発明の実施形態に係る集積回路パッケージ１０が概略的に示されている。図２は、図１の線ＩＩ−ＩＩに沿った断面図を示す。集積回路パッケージは、半導体ダイパッケージであってもよい。
集積回路パッケージ１０は、集積回路を備えた半導体ダイ２を備える。
例えば、集積回路パッケージは、電流センサ、例えば、電流センサを備えることができる。半導体ダイ２の集積回路は、リードフレームに近接する半導体ダイの表面上、例えば、リードフレームに面するダイの表面上に磁界感知回路３を備えることができる。あるいは、半導体ダイ２の集積回路は、リードフレームの遠位の半導体ダイの表面上、例えば、リードフレームから離れているダイの表面上に磁界感知回路３を備えることができる。
例えば、図７および図８は、図１に示されたものと同様の例示的な実施形態において、半導体ダイ２の周りの中央領域のより詳細な概略図を提供し、例示的な磁界感知回路３を示す。
この磁気感知回路は、一次電流に関連する磁界を感知するように適合することができる。さらに、集積回路は、感知された磁界に基づいて、この一次電流を示す出力信号を提供数するように適合されてもよい。例えば、複数のリードは、電気的相互接続、例えば、はんだ金属バンプ７によって、半導体ダイに結合された少なくとも１つの信号リードを備えることができ、半導体ダイの集積回路は、少なくとも１つの信号リードを介して出力信号を出力するように適合することができる。
例えば、磁気感知回路は、ホールセンサのような１つまたは複数の磁気センサを備えることができる。例えば、複数の磁気センサ、例えば、少なくとも２つの磁気センサを差動モードで動作させることができる。しかしながら、本発明の実施形態はこれに限定されない。
磁気感知回路３は、少なくとも１つの磁気抵抗センサ、例えば、異方性磁気抵抗（ＡＭＲ）センサ、巨大磁気抵抗（ＧＭＲ）センサ、超巨大磁気抵抗（ＣＭＲ）センサ、トンネル磁気抵抗（ＴＭＲ）センサおよび／または異常磁気抵抗（ＥＭＲ）センサを備えることができる。
磁界感知回路３は、少なくとも１つの磁気抵抗センサ、例えば、１つまたは複数の平面ホールセンサおよび／または１つまたは複数の垂直ホールセンサを備えることができる。例えば、少なくとも１つのホールセンサは、半導体ダイの表面に垂直な軸に沿って感度が良好であることができる。
集積回路パッケージ１０は、リードフレーム１を備える。リードフレームは、導電性構造、例えば、銅または銅合金構造のような金属構造であることができる。例えば、リードフレームは、平坦な金属プレートから材料を選択的に除去することによって、例えば、エッチングおよび／またはスタンピングによって形成することができる。リードフレームは、例えば、集積回路に導電接続された外部コネクタを設けることによって、半導体と外部との間の信号交換を可能にするために、集積回路パッケージ内に設けられてもよい。
リードフレームは、複数の別個の構造、例えば、一次リードフレームおよび二次リードフレームを備えることができる。リードフレームは、ダイ取り付け面を備えることができる。リードフレーム１またはその二次リードフレーム部分のようなその一部は、半導体ダイ２に、例えば、直接または間接的に取り付けられてもよい。例えば、半導体ダイは、リードフレームに接着されてもよい。例えば、二次リードフレームは、集積回路に接続された信号リードを備えることができ、一次リードフレームは、例えば、電流導体を集積回路および二次リードフレームから電気的に絶縁するように、複数のリードのうちの少なくとも２つのリード１３，１４を接続する導電路を形成する電流導体を備えることができる。
機械的および電気的接続は、半導体ダイとリードフレームとの間の一部、例えば、リードフレーム、例えば、二次リードフレーム部分のリードを電気的に集積回路に接続することができる。例えば、リードフレームは、はんだ金属バンプ７によって半導体ダイに取り付けられてもよい。さらに、絶縁構造は、半導体ダイとリードフレームとの間の機械的接続を提供することができる。しかしながら、絶縁構造は、必ずしもそのような機械的接続を備える必要はなく、例えば、実質的な構造的支持機能を必ずしも有さない。例えば、信号リードを集積回路に接続するためのはんだ金属バンプ７によって、二次リードフレームを半導体ダイに接続することができる。これらのはんだ金属バンプ７は、集積回路に電気的接続と機械的支持の両方を提供することができる。さらに、機能的な電気的接続をも提供することなく、ダイを機械的に支持するために、ダミー金属バンプをさらに設けることができる。さらに、間隙２１は、例えば、集積回路のような半導体ダイを、例えば、図２および図４に示すように、例えば、一次電流導体を形成する一次リードフレーム部分から、リードフレームの少なくとも一部から分離することができる。
したがって、集積回路は、リードフレームに面する半導体ダイの側に設けられ、リードフレームのダイ取り付けパッドとリードとの間の電気的接続が、はんだバンプを介して確立されてもよい。しかしながら、本発明の実施形態はこれに必ずしも限定されない。例えば、ダイパッドは、ボンディングワイヤによって、リードに接続することができる。特に、リードフレームの電流導体によって互いに電気的に接続された複数のリードの少なくとも２つのリードは、半導体ダイに電気的に接続されていなくてもよく、例えば、半導体ダイから電気的に絶縁されていてもよい。
リードフレームは、外部リードコネクタで終わることができる複数のリード５、例えば、電気的導電リードをさらに備える。
複数のリードは、電気的相互接続によって、例えば、はんだ金属バンプ７によって半導体ダイに結合された少なくとも１つの信号リードを備えることができる。
リードフレーム１は、複数のリードの少なくとも２つのリード１３とリード１４とを接続する電気的導電路を形成する電流導体をさらに備える。例えば、リードフレームは、上述した一次電流を受信するための複数のリードの少なくとも２つのリード１３，１４によって形成された少なくとも２つの端部領域を有する少なくとも１つの電流導体を備えることができる。例えば、集積回路は、この一次電流が少なくとも２つのリードの間に印加されたときに、検出された磁界に基づいて一次電流を示す出力信号を生成することができる。リードフレームは、電流導体によって伝導されたときの一次電流に関連する磁界と磁界感知回路３との間の相互作用を可能にするように配置された中央領域を備えることもできる。
電流導体または少なくとも１つの電流導体の各々は、少なくとも２つのリードを短絡する電流経路を形成するように、少なくとも２つのリードを接続するリードフレームの導電性部分によって形成することができる。例えば、本発明の実施形態によれば、１つまたは複数のホールセンサのような磁界感知回路３は、半導体ダイの表面に垂直な軸に沿って感応性、例えば、最大感度を有することができ、導電性部分は、磁界感知回路３のこの軸と交差するように配置されてもよい。
集積回路パッケージ１０は、リードフレーム１と半導体ダイ２との間に配置された、例えば、電気的絶縁材料を備える絶縁構造をさらに備えることができる。例えば、絶縁構造の少なくとも一部は、リードフレームの少なくとも一部と半導体ダイの少なくとも一部との間に配置される。例えば、絶縁構造は、リードフレームに面するダイの表面を覆うオンチップパッシベーション層を備えることができる。
本発明の実施形態によれば、半導体ダイは、半導体ダイとリードフレームの少なくとも一部、例えば、一次電流導体を形成する一次リードフレーム部分、との間の間隙２１、例えば、真空またはガスで満たされた間隙、例えば、空気で満たされた間隙によって、一次電流導体から電気的に絶縁されることができる。この間隙２１は、磁界感知ユニット３に近い領域における距離と比較して、溝４のためにオンチップパッシベーションがあまり効果的でない場合など、半導体回路の縁部近くでより広くてもよい。
上述した少なくとも１つの電流導体は、絶縁構造によって、集積回路から電気的に絶縁されていてもよい。
絶縁構造は、リードフレーム１に面する半導体ダイの側面を覆う半導体ダイのパッシベーション層６を備えることができる。例えば、そのようなパッシベーション層６は、ポリイミドおよび／またはシリコン酸化物パッシベーション層を備えることができる。
絶縁構造は、成形材料、例えば、プラスチック成形材料を備えることもできる。例えば、リードフレームは、絶縁のためにプラスチックケース内に成形されてもよい。成形材料は、リードフレームの少なくとも一部および半導体ダイの少なくとも一部の周囲に形成されて、成形パッケージ本体を形成することができる。
例えば、本発明の実施形態によれば、電気的破壊安全マージンの距離の典型は、電流導体を形成するリードフレームの少なくとも２つのリード１３，１４と、半導体ダイの縁部との間に導入することができる。さらに、リードフレーム電流導体と集積回路の要素との間の小さなクリアランスは、例えば、磁界感知素子が電流導体を流れる電流に関連する磁界を感知することを可能にするために、維持されてもよい。電流導体と集積回路との間の小さな距離を維持することは、有利には、例えば、磁界感知素子によって電流を検出する際に、良好な感度を提供することができる。本発明の実施形態は、有利には、クリアランス距離を増加させることによって感度を損なうことなく、良好な電圧絶縁を可能にし、例えば、当該技術分野で知られている類似の装置と比較して電圧絶縁を高めることができる。
リードフレームと半導体ダイとの間のクリアランスは、例えば、絶縁構造の成形材料によって、絶縁媒体としてのプラスチック化合物で充填することができる。しかしながら、本発明の他の実施形態は、リードフレームと半導体ダイとの間にそのようなプラスチック化合物を必要としない場合がある。
本発明の実施形態は、例えば、電流導体と感知素子との間の距離を増加させるよってそのような感度を備えないと同時に、リードフレーム内の電流導体によって伝導される電流を決定するための磁気センサの感度を損なうことなく、例えば、従来技術の装置と比較して、電圧絶縁を高めることを有利に可能にすることができる。
半導体ダイ２は、ダイ取り付け面１１に平行に向けられ、ダイ取り付け領域１２の縁部が半導体ダイ２の縁部と整列するように、ダイ取り付け領域１２の真上に配置されるか、そうでなければ、ダイ取り付け領域は、ダイ取り付け面に垂直な投影方向に半導体ダイをダイ取り付け面に投影することによって画定される。
半導体ダイ２は、第１の面と、第１の面に対向する第２の面とを有し、第１の面は、電流導体に近接し、第２の面は、電流導体から遠位にある。
さらに、少なくとも２つのリード１３，１４の各々は、リードを半導体ダイから第１の面に垂直な方向に局所的に離間させるための溝４を備える。
この溝４は、半導体ダイの縁部に重なるリードの少なくとも一部、例えば、第１の面に垂直な方向に平行投影によって見た場合に、ダイの縁部とリードとの交差部を備える。例えば、溝４は、半導体ダイの縁部の下を横切る少なくともリードの部分を備えることができる。
溝４は、半導体ダイの１つまたは複数の縁部の少なくとも一部の下に設けることができる。半導体ダイに平行な平面において、溝の角は、例えば、図７に示されるように実質的に直角に形成されてもよく、または、例えば、図８に示されるように丸い角を備えてもよい。
例えば、溝４は、リードによって形成された一次電流導体が磁界感知ユニット３に近いリードの部分よりも広い（例えば、半導体ダイに平行な平面で見た場合に）リードの一部において、半導体ダイの縁部と重なることができる。したがって、リードの溝部の電流密度は、磁界感知ユニットにより近い溝のない部分の電流密度よりも低くてもよい。これにより、例えば、半導体ダイと一次電流導体との間の良好な電気的絶縁に寄与する。
少なくとも２つのリード１３，１４は、上述した一次電流を受信するように適合することができ、例えば、上述した少なくとも１つの電流導体の少なくとも２つの端部領域を形成することもできる。
リードフレーム、または少なくとも２つのリード１３，１４および少なくとも１つの電流導体を形成するリードフレームの一部分は、例えば、４０μｍ〜４００μｍの範囲の厚さ、例えば、５０μｍ〜３００μｍ、例えば、１００μｍ〜２００μｍを有する。
したがって、少なくとも２つのリード１３，１４の各々は、リードの溝のある部分において、ダイ取り付け面１１に対して垂直な方向に、例えば、ダイ端部近傍の絶縁構造の電気的破壊を防止するように、例えば、絶縁構造を通って、またはリード１３，１４を半導体ダイ２に導電的に接続する絶縁構造の縁部の周りに電気的破壊経路を形成することによって、絶縁構造の電気的破壊を防止するように、半導体ダイ２から離間することができる。
例えば、溝は、リード１３，１４の溝のある部分を少なくとも１０μｍの間に、例えば、溝の外側にあるリード１３，１４の一部よりも、ダイから少なくとも２０μｍ離れ、例えば、磁気感知素子３に近接して配置された電流導体の一部よりも離れ、局所的に離間することができる。
少なくとも２つのリード１３，１４における溝４は、例えば、そのような狭い窪みまたは谷状の変形のような窪みを備えることができる。このように、谷、空洞、切断および／またはへこみは、例えば、直接半導体ダイの縁部の下の位置に、半導体ダイを向くリード１３，１４の面に形成されてもよい、例えば、この溝は、リードの長手方向に沿ってＶ字形またはＵ字形のプロファイルを有することができる。
リードの高さは、溝の外側のリードの高さに対して、溝４内で低減させることができる。これらの高さは、第１の面に垂直な方向に測定された高さを指してもよい。例えば、この高さは、１％〜７５％の範囲、例えば、１０％〜７０％の範囲、例えば、２０％〜６０％の範囲、例えば、３０％〜５０％の範囲の高さに低減させることができ、例えば、溝の外側のリードの高さの約５０％、例えば、５０％である。
溝４において、リード１３，１４は、この溝内のリードの上部の材料が製造中に除去されるように、部分的にエッチング除去されてもよく、”上部”は、図２に示されるように、半導体ダイに近接する部分を指す。したがって、リード１３，１４の底面は、溝内および溝領域の周りに実質的に平滑および／または実質的に平坦であり、リード１３，１４の上面は窪みを形成して溝を形成することができ、”上面”は、半導体ダイの近位の表面を指し、”底面”は、半導体ダイの遠位の表面を指す。したがって、リード１３，１４は、部分的にエッチングされた、例えば、ハーフエッチングされたリードフレーム設計によって形成することができる。
図３および図４を参照すると、他の例示的な集積回路パッケージ１０が示されている。図１および図２に示された例では、溝４は、例えば、上述したリードフレーム設計において部分的にエッチングされた溝を得るために、エッチング技術をリードフレームに適用することによって得ることができ、図３および図４は、例えば、スタンピング技術を使用して、溝領域内のリードを局所的に下方にセットすることによって、溝を形成することができる例示的な実施形態を示す。
少なくとも２つのリード１３，１４の高さは、例えば、溝外に比べて溝に、実質的に一定であることができる。しかしながら、リードの一部は、溝４を形成するように、ダイ取り付け面に垂直な方向に所定距離にわたって、例えば、オフセットされて配置されてもよい。例えば、この所定距離は、少なくとも２つのリード１３，１４の高さの１％〜９０％の範囲、例えば、１０％〜８５％の範囲、例えば、２５％〜６０％、例えば、５０％、例えば６０％〜８０％の範囲、例えば、７５％である。
したがって、リード１３，１４の底面および上面の両方が溝を形成するために窪んでいてもよく、”上面”は、半導体ダイの近位の表面を指し、”底面”は、半導体ダイの遠位の表面を指す。したがって、少なくとも１つのリード１３，１４は、スタンピングされたリードフレーム設計によって形成することができる。
図１および図３に示されるように、本発明の実施形態に係る集積回路パッケージでは、少なくとも２つのリード１３，１４を接続する導電路を形成する電流導体は、湾曲していてもよい。しかしながら、本発明の他の実施形態では、リードフレームの電流導体は、例えば、半導体ダイの反対側の端部から集積回路に向かって延びる少なくとも２つのリード１３，１４を電気的に接続することができ、実質的に直線状であってもよい。例えば、そのような構成が図５および図６に示されている。
第２の態様では、本発明は、例えば、上述したような電流センサのような、本発明の第１の態様の実施形態に係る集積回路パッケージ、例えば、ＩＣパッケージを製造する方法に関する。
この方法は、例えば、本発明の第１の態様の実施形態に関連して上述したように、半導体ダイが集積回路を備える第１および第２の対向する表面を有する半導体ダイを提供することを備える。
この方法は、複数のリードを備えたリードフレームを提供するステップをさらに備える。リードフレームは、電流導体を備え、複数のリードのうちの少なくとも２つのリードを接続する電気的な導電路も形成する。
この方法は、少なくとも２つのリードの各々に溝を設けることも備える。
この方法は、半導体ダイの第１の面が電流導体に近接し、第２の面が電流導体から遠位になるようにリードフレームおよび半導体ダイを配置することをさらに備える。例えば、この方法は、例えば、半導体ダイがリードフレームに対して平行に配向されるように、リードフレームを半導体ダイに取り付けることを備えることができる。
この方法は、リードフレームと半導体ダイとの間に絶縁構造を設けるステップも備える。これは、半導体ダイ上、例えば、その第１の面上にパッシベーション層を設けることを備えることができる。この方法は、またリードフレームと半導体ダイとの間および／またはその周囲に成形材料を設けることを備えることができる。
溝は、少なくとも２つのリードの各々に設けられ、溝は、リードを半導体ダイから第１の面に垂直な方向に局所的に離間させ、溝は、半導体ダイの縁部と重なるリードの少なくとも一部を備えるようにすることができる。
例えば、少なくとも２つのリードは、この一次電流を特徴付けるために、装置の動作中に集積回路の磁気感知素子に近接してもたらされる電流センサの一次電流を導くように適合されることができる。例えば、少なくとも２つのリードは、大電流を流すために、または大きな電圧を受信するように適合されてもよい。例えば、電流センサは、動作中のピーク電流、例えば、２００Ａ、または動作中の１００Ａの公称電流を許容しながら、一次導体内の電流を安全に決定するように適合されてもよい。例えば、電流センサは、例えば、５００Ｖ、例えば、１０００Ｖ、例えば、２０００Ｖのような高電圧を受信するように適合することができる。
本発明の実施形態に係る方法では、金属シートをスタンピングすることによってリードフレームを提供することができ、それにより、溝内のリードを、溝の外側のリードに対して、第１の面に垂直な方向に所定の距離にわたってオフセットすることによって、溝を形成することができる。したがって、スタンプされた工具を使用して、リードフレーム内の電流導体の一部を形成するリードの所定領域にダウンセット特徴を生成することができる。例えば、このようなダウンセット特徴は、集積回路の縁部と平行なリードフレーム電流導体の部分に配置することができる。このようにして、集積回路チップの端部とリードフレームのリードとの間の安全なクリアランスを、例えば、集積回路がチップパッシベーションによって保護されにくい縁部で達成することができる。
本発明の実施形態に係る方法では、例えば、化学エッチングを用いて金属シートをエッチングすることによってリードフレームを設け、それにより、リードを部分的にエッチングして溝を形成し、溝の外側のリードの高さに対して相対的に高い、溝内のリードの高さを低減させることができる。例えば、図２に示されるように、部分エッチング、例えば、ハーフエッチングは、例えば、電流センサで検出すべき電流を伝導させるために、電流導体を形成するリードフレーム内のリードの部分を覆うことができる。エッチングされた溝は、集積回路の縁部と平行であってもよい。このようにして、集積回路の縁部と電流導体との間の安全なクリアランスを、例えば、集積回路がチップパッシベーションによって保護されにくい縁部で提供することができる。

Claims (15)

  1. 複数のリードを有し、複数のリードの少なくとも２つのリード（１３，１４）を接続する電気的導電路を形成する電流導体を有するリードフレーム（１）と、
    集積回路を備え、第１および第２の対向する面を有し、第１の面が電流導体に近接し、第２の面が電流導体から遠位にある、半導体ダイ（２）とを備えた集積回路パッケージ（１０）であって、
    前記少なくとも２つのリードの各々のリードは、前記リードを前記半導体ダイから前記第１の面に垂直な方向に局所的に離間させるための溝（４）を備え、
    前記溝（４）は、前記半導体ダイの縁部に重なる前記リードの少なくとも部分を備えた集積回路パッケージ（１０）。
  2. 前記溝（４）は、前記リード（１３，１４）の長手方向に沿ってＶ字形またはＵ字形のプロファイルを有する請求項１の集積回路パッケージ。
  3. 前記溝（４）は、前記溝（４）の外側の前記リードの高さに対して前記リードの低減された高さによって形成される請求項１または２の集積回路パッケージ。
  4. 前記少なくとも２つのリード（１３，１４）の各々の上面は、前記溝（４）を形成するように窪んでおり、前記上面は前記半導体ダイに近接している請求項３の集積回路パッケージ。
  5. 前記少なくとも２つのリード（１３，１４）の各々が、前記溝の外側の前記リード（１３，１４）に対して、第１の面に前記垂直な方向に所定距離にわたって、前記溝（４）内でオフセットしている請求項１または２の集積回路パッケージ。
  6. 前記半導体ダイは、前記第１の面上にパッシベーション層をさらに備えた請求項１ないし５のういちいずれか１項の集積回路パッケージ。
  7. 前記パッシベーション層は、ポリイミドパッシベーション層を備えた請求項６の集積回路パッケージ。
  8. 前記集積回路パッケージは、電流センサであり、
    前記半導体ダイ（２）の前記集積回路は、磁界感知回路（３）を備え、前記磁界感知回路は、一次電流に関連する磁界を感知するために適合され、前記集積回路は、前記感知された磁界に基づいて前記一次電流を示す出力信号を供給するようにさらに適合され、
    前記少なくとも２つのリードは前記一次電流を受信するように適合され、前記電流導体は、前記磁界と前記磁界感知回路（３）との間の相互作用を可能にするように配置される請求項１ないし７のうちいずれか１項の集積回路パッケージ。
  9. 前記磁界感知回路（３）は、少なくとも１つのホールセンサを備えた請求項８の集積回路パッケージ。
  10. 前記磁界感知回路は、差動モードで動作するように構成された少なくとも２つの磁気センサを備えた請求項８または９の集積回路パッケージ。
  11. 前記少なくとも１つの電流導体は、前記集積回路から電気的に絶縁されている請求項８ないし１０のうちいずれか１項の集積回路パッケージ。
  12. 前記リードフレームの少なくとも一部と前記半導体ダイの少なくとも一部の周りに形成され、成形パッケージ本体を形成する成形材料をさらに備えた請求項１ないし１１のうちいずれか１項の集積回路パッケージ。
  13. 集積回路パッケージを製造するための方法であって、
    第１および第２の対向する面を有し、集積回路を備えた半導体ダイ（２）を提供するステップと、
    複数のリード（５）を備え、複数のリードの少なくとも２つのリード（１３，１４）を接続する電気的導電路を形成する電流導体を備えたリードフレーム（１）を提供するステップと、
    すくなくとも２つのリード（１３，１４）の各々に溝（４）を提供するステップと、
    半導体ダイの第１の面が、電流導体に近接し、第２の面が、電流導体から遠位にあるように、前記リードフレームと前記半導体ダイを配置するステップとを備え、
    前記溝（４）は、前記リードを前記半導体ダイから、前記第１の面に垂直な方向に局所的に離間するように前記少なくとも２つのリード（１３，１４）の各々に設けられ、前記溝は、半導体ダイの縁部と重なるリードの少なくとも部分を備えた集積回路パッケージを製造するための方法。
  14. 前記リードフレームを提供するステップは、金属シートをスタンピングすることによって前記リードフレームを提供するステップを備え、それにより、第１の面に垂直な方向に所定距離にわたって、前記溝の外側に対して前記溝内の前記リードをオフセットすることによって前記溝を形成するステップを備えた請求項１３の方法。
  15. 前記リードフレームを提供するステップは、金属シートをエッチングすることによって、前記リードフレームを提供するステップを備え、それにより、前記リードを部分的にエッチング除去して前記溝を形成して、前記溝の外側の前記リードの高さに対して、前記溝内の前記リードの高さを低減する請求項１３の方法。
JP2017232407A 2016-12-05 2017-12-04 リードフレームを備えた集積回路パッケージ Pending JP2018109613A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16202286.7A EP3331007A1 (en) 2016-12-05 2016-12-05 Integrated circuit package comprising lead frame
EP16202286.7 2016-12-05

Publications (1)

Publication Number Publication Date
JP2018109613A true JP2018109613A (ja) 2018-07-12

Family

ID=57517726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017232407A Pending JP2018109613A (ja) 2016-12-05 2017-12-04 リードフレームを備えた集積回路パッケージ

Country Status (5)

Country Link
US (1) US20180158765A1 (ja)
EP (1) EP3331007A1 (ja)
JP (1) JP2018109613A (ja)
KR (1) KR20180064297A (ja)
CN (1) CN108155157B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3644069A1 (en) * 2018-10-24 2020-04-29 Melexis Technologies SA Insulated current sensor
CN109541280A (zh) * 2018-12-26 2019-03-29 新纳传感系统有限公司 集成电流传感器
US11073572B2 (en) * 2019-01-17 2021-07-27 Infineon Technologies Ag Current sensor device with a routable molded lead frame
DE102019210845B3 (de) * 2019-07-22 2020-12-10 Infineon Technologies Ag Sensor-Chip mit einem Leiterrahmen und dazugehöriges Verfahren zum Herstellen
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11024576B1 (en) * 2019-12-31 2021-06-01 Texas Instruments Incorporated Semiconductor package with underfill between a sensor coil and a semiconductor die
CN114137280A (zh) * 2021-11-26 2022-03-04 成都芯进电子有限公司 一种霍尔效应电流传感器
CN116314059B (zh) * 2023-04-27 2023-08-15 宁波中车时代传感技术有限公司 一种封装芯片及电流传感器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235308B1 (ko) * 1997-06-30 1999-12-15 윤종용 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
JP3334864B2 (ja) * 1998-11-19 2002-10-15 松下電器産業株式会社 電子装置
US6306684B1 (en) * 2000-03-16 2001-10-23 Microchip Technology Incorporated Stress reducing lead-frame for plastic encapsulation
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
US7476816B2 (en) * 2003-08-26 2009-01-13 Allegro Microsystems, Inc. Current sensor
US7095113B2 (en) * 2004-01-29 2006-08-22 Diodes Incorporated Semiconductor device with interlocking clip
US7129569B2 (en) * 2004-04-30 2006-10-31 St Assembly Test Services Ltd. Large die package structures and fabrication method therefor
TWI265617B (en) * 2005-01-11 2006-11-01 Siliconware Precision Industries Co Ltd Lead-frame-based semiconductor package with lead frame and lead frame thereof
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
US9666788B2 (en) * 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
CN103296115A (zh) * 2013-05-25 2013-09-11 吴军红 一种光伏电池保护模块封装用金属架

Also Published As

Publication number Publication date
KR20180064297A (ko) 2018-06-14
EP3331007A1 (en) 2018-06-06
CN108155157A (zh) 2018-06-12
US20180158765A1 (en) 2018-06-07
CN108155157B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
JP2018109613A (ja) リードフレームを備えた集積回路パッケージ
US11988689B2 (en) Insulated current sensor
US10333055B2 (en) Methods for magnetic sensor having non-conductive die paddle
CN108169534B (zh) 电流传感器
KR101710818B1 (ko) 전류 센서
US9231118B2 (en) Chip package with isolated pin, isolated pad or isolated chip carrier and method of making the same
JP3173006U (ja) センサ素子
JP2018096978A (ja) 電流センサ及び電流センサを作製する方法
US20160380181A1 (en) Semiconductor Package with Integrated Magnetic Field Sensor
JP2018179994A (ja) 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法
US20160313375A1 (en) Chip scale current sensor package and method of producing a current sensor package
KR101868760B1 (ko) 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈
JP6392882B2 (ja) ホールセンサ及びレンズモジュール
TWI485411B (zh) Current sensor substrate and current sensor
US11360122B2 (en) Current sensor and method for manufacturing current sensor
JP7420640B2 (ja) 電流センサおよび電流センサの製造方法
JP2021025785A (ja) 電流センサおよび電流センサの製造方法
JP7369020B2 (ja) 電流検出器及びパワーモジュール
CN107230641B (zh) 具有嵌入导电层和增强密封的模制腔封装体
CN117979811A (zh) 封装结构及其形成方法
KR20110124093A (ko) 수직형 칩을 갖는 반도체 패키지 제조방법