KR20110124093A - 수직형 칩을 갖는 반도체 패키지 제조방법 - Google Patents

수직형 칩을 갖는 반도체 패키지 제조방법 Download PDF

Info

Publication number
KR20110124093A
KR20110124093A KR1020100043680A KR20100043680A KR20110124093A KR 20110124093 A KR20110124093 A KR 20110124093A KR 1020100043680 A KR1020100043680 A KR 1020100043680A KR 20100043680 A KR20100043680 A KR 20100043680A KR 20110124093 A KR20110124093 A KR 20110124093A
Authority
KR
South Korea
Prior art keywords
chip
vertical
substrate
semiconductor chip
manufacturing
Prior art date
Application number
KR1020100043680A
Other languages
English (en)
Inventor
김현주
정용하
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020100043680A priority Critical patent/KR20110124093A/ko
Publication of KR20110124093A publication Critical patent/KR20110124093A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

수직형 칩을 갖는 반도체 패키지 제조방법을 제공한다.
본 발명은 적어도 하나의 수직형 반도체칩을 기판상에 구비하는 반도체 패키지를 제조하는 방법에 있어서, 상기 수직형 반도체칩를 몸체내부에 매입되도록 수지재로 성형하고, 상기 수직형 반도체칩의 측면에 형성된 측면본딩패드와 도전성 와이어를 매개로 본딩연결되는 외부리드를 몸체외부면에 구비하는 칩내장 성형물을 제공하는 단계 ; 상기 외부리드와 기판의 금속패드가 서로 접하거나 근접하도록 수직하게 칩내장 성형물을 기판상에 탑재하는 단계 및 상기 수직형 반도체칩과 기판이 서로 전기적으로 연결되도록 도전재를 매개로 외부리드와 금속패드를 전기적으로 연결하는 단계를 포함한다.

Description

수직형 칩을 갖는 반도체 패키지 제조방법{Method for Fabricating the Semiconductors Package having a vertical chip}
본 발명은 수직형 칩을 갖는 반도체 패키지를 제조하는 방법에 관한 것으로, 더욱 상세히는 기판상에 수직하게 배치되는 반도체칩을 외부환경으로부터 보호하면서 측면본딩패드와 연결된 외부리드간의 간격을 충분히 확보하여 접속 도전재에 의한 쇼트를 방지하고, 반도체칩의 측면에 구비되는 본딩패드의 설계 자유도를 높일 수 있는 수직형 칩을 갖는 반도체 패키지 제조방법에 관한 것이다.
최근의 반도체 산업 발전 그리고 사용자의 다양한 요구에 따라 전자기기는 더욱 더 소형화, 경량화, 고용량화 및 다기능화되고 있는 실정이며, 이러한 전자기에 채용되는 반도체 칩을 패키징하는 기술은 이러한 요구에 따라 동일 또는 이종의 반도체 칩들을 하나의 단위 패키지로 구현하는 것이다.
한편, 방위측정 또는 내비게이션을 위해서 지구의 자기장을 센싱하는데 사용되는 자기센서는 도로 탐색 및 항해용 내비게이션에서 주요한 수단으로 적용되고 있으며, 다양한 용도로 활용되고 있다.
이러한 자기센서를 적용하는 반도체 패키지에서는 자기 센서 및/또는 경사 센서와 같은 필수적인 2차원 및 3차원 센서가 Z축 방향(예를 들어, 인쇄회로기판(PCB)의 평면의 수직방향)으로 최소의 높이를 갖는 것을 요구한다.
Z 방향으로 수직 센서를 탑재하는 것은, 반도체 조립 산업, 특히 공간상 제한이 있는 응용분야에 있어서는 중요한 과제이다. 기존의 방법은 제한된 공간을 갖고, 비용에 민감하고, 큰 부피를 갖는 Z축센서를 탑재하는 것이 곤란하다. 따라서, 인쇄회로기판의 표면에 탑재된 다른 센서에 대해서 Z축 방향으로 힘 또는 자기장을 측정하는 센서를 직교하도록 탑재하는 요구가 존재하였다. 특히, 직각의 센서를, 무선 전화기 및 기타의 소비자용 또는 상업적 용도의 응용장치에서 작은 측면 크기를 갖도록 탑재하는 요구가 존재한다. 그러한 요구는 비용에 민감하고, 큰 체적을 갖고, 일반적인 PCB 조립공정에 용이하게 적용가능하도록 충족되어야 한다.
대한민국 공개특허 10-2009-0029174호에는 기판상에 주문형 집적회로와 더불어 X축센서, Y축센서 및 Z축센서를 탑재하는 3차원 집적 컴파스 패키지를 개시하고 있다.
그러나, 이러한 반도체 패키지는 인쇄회로기판의 금속패드와 솔더범프를 매개로 접합되는 측면 본딩패드를 Z축센서의 측면 하부단에 반드시 설계해만 하기 때문에 Z축센서의 패드에 대한 설계 자유도가 제한하는 문제점이 있었다.
또한, 도 1에 도시한 바와 같이, Z축 센서(10)의 측면본딩패드(12)에 올려지는 범프볼(13)와, 기판(20)의 금속패드(22)에 도포되는 솔더 페이스트(23)를 매개로 접합하는 경우, 서로 다른 소재로 이루어진 Au소재의 범프볼(13)과 솔더페이스(23)간의 약한 접착력으로 인해 반도체 패키지의 몰딩이후 또는 보드 마운트시 Z축 센서가 인쇄회로기판으로부터 분리되는 박리현상을 유발하여 제품불량을 초래하였다.
그리고, 솔더링시 상기 솔더페이스트(23)가 Z축 센서(10)와 인쇄회로기판(10)사이 그리고 Z축 센서(10)의 측면을 따라 흘러 확산되면서 상기 Z축 센서(10)의 측면에 구비된 측면 본딩패드들에 접촉될 수 있고 이로 인하여 측면 본딩패드간의 쇼트현상을 초래하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 그 목적은 기판상에 수직하게 배치되는 반도체칩을 외부환경으로부터 보호하면서 측면본딩패드와 연결된 외부리드간의 간격을 충분히 확보하여 접속 도전재에 의한 쇼트를 방지하고, 반도체칩의 측면에 구비되는 본딩패드의 설계 자유도를 높일 수 있는 수직형 칩을 갖는 반도체 패키지 제조방법을 제공하고자 한다.
상기 목적을 달성하기 위한 구체적인 수단으로서 본 발명은, 적어도 하나의 수직형 반도체칩을 기판상에 구비하는 반도체 패키지를 제조하는 방법에 있어서, 상기 수직형 반도체칩을 몸체내부에 매입되도록 수지재로 성형하고, 상기 수직형 반도체칩의 측면에 형성된 측면본딩패드와 도전성 와이어를 매개로 본딩연결되는 외부리드를 몸체외부면에 구비하는 칩내장 성형물을 제공하는 단계 ; 상기 외부리드와 기판의 금속패드가 서로 접하거나 근접하도록 수직하게 칩내장 성형물을 기판상에 탑재하는 단계 및 상기 수직형 반도체칩과 기판이 서로 전기적으로 연결되도록 도전재를 매개로 외부리드와 금속패드를 전기적으로 연결하는 단계를 포함하여 수직형 칩을 갖는 반도체 패키지 제조방법을 제공한다.
바람직하게, 상기 외부리드는 상기 칩내장 성형물의 하부단 측면 또는 하부면에 구비된다.
바람직하게, 상기 칩내장 성형물에 구비되는 복수개의 외부리드간의 간격은 상기 수직형 반도체칩의 측면에 구비되는 복수개의 측면본딩패드간의 간격보다 상대적으로 넓게 구비된다.
바람직하게, 상기 도전재는 솔더페이스트 또는 솔더볼로 구비된다.
본 발명에 의하면, 수직형 반도체칩을 몸체내부에 매입하고, 수직형 반도체칩의 측면에 형성된 측면본딩패드와 도전성 와이어를 매개로 본딩연결되는 외부리드를 몸체외부면에 구비하는 칩내장 성형물을 기판상에 수직하게 탑재한 상태에서 도전재를 매개로 하여 칩내장 성형물의 외부리드와 기판의 금속패드를 전기적으로 연결함으로써 기판상에 수직하게 배치되는 반도체칩을 수지물로서 외부환경으로부터 보호함과 동시에 측면본딩패드와 연결된 외부리드간의 간격을 충분히 확보할 수 있기 때문에 접속 도전재에 의한 접속공정을 안정적으로 수행하면서 쇼트사고를 예방할 수 있어 패키지 제품의 신뢰도를 높일 수 있는 한편, 수직형 반도체칩의 측면에 구비되는 측면본딩패드를 측면의 임위위치에 자유롭게 형성할 수 있어 설계 자유도를 높일 수 있는 효과가 얻어진다.
도 1은 본 발명의 제1실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
도 2는 본 발명의 제1실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법에서 칩내장 성형물의 평면도이다.
도 3은 본 발명의 제2실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
도 4는 종래기술에 따른 수직형 칩을 갖는 반도체 패키지 제조방법을 도시한 공정도이다.
본 발명의 바람직한 실시예에 대해서 첨부된 도면을 따라 더욱 상세히 설명한다.
본 발명의 제1실시예에 따른 수직형 칩을 갖는 반도체 패키지 제조방법은 도 1에 도시한 바와 같이, 칩내장 성형물을 제공하는 단계, 칩내장 성형물을 기판상에 탑재하는 단계 및 외부리드와 금속패드를 전기적으로 연결하는 단계를 포함하여 반도체 패키지를 제조하는 것이다.
상기 칩내장 성형물을 제공하는 단계는 수직형 반도체칩(110)을 몸체내부에 매입되도록 수지재로 성형한 칩내장 성형물(110a)을 제공하는 것으로, 이러한 칩내장 성형물(110a)은 수직형 반도체칩(110)의 일측면에 형성된 측면 본딩패드(112)d에 일단이 와이어본딩디는 도전성 와이어(113)를 구비하고, 상기 도전성 와이어(113)의 타단은 칩내장 성형물(110a)의 몸체외부면에 외부노출되는 외부리드(114)에 와이어본딩된다.
이에 따라, 상기 외부리드(114)는 도전성 와이어를 매개로 하여 일측면에 측면본딩패드(112)를 갖는 수직형 반도체칩(110)과 전기적으로 연결될 수 있는 것이다.
여기서, 상기 칩내장 성형물(110a)의 몸체 외부면에 노출되도록 형성된 복수개의 외부리드(114)간의 간격은 도 2에 도시한 바와 같이,상기 수직형 반도체칩(110)의 일측면에 형성된 복수개의 측면본딩패드(112)간의 간격보다 상대적으로 넓게 구비되는 것이 바람직하다.
상기 칩내장 성형물(110a)을 기판상에 탑재하는 단계는 상기 수직형 반도체칩(110)을 몸체내부에 매입되도록 성형한 칩내장 성형물(110a)을 기판(120)의 상부면에 접착제를 매개로 하여 탑재함과 동시에 상기 칩내장 성형물(110a)의 외부면에 노출된 외부리드(114)가 상기 기판(120)의 상부면에 구비된 금속패드(122)에 근접하거나 접하도록 기판(120)상에 탑재하는 것이다.
여기서, 상기 칩내장 성형물(110a)은 탑재높이를 낮추어 패키지의 제품높이를 줄일 수 있도록 상기 기판(120)의 상부면에 일정깊이 함몰형성된 배치홈(126)에 배치되어 탑재될 수도 있다.
이어서, 상기 외부리드(114)와 금속패드(122)를 전기적으로 연결하는 단계는 상기 칩내장 성형물(110a)을 기판상에 탑재하여 고정한 상태에서 상기 칩내장 성형물(110a)의 하부 측면에 노출된 외부리드(114)와 상기 기판(120)의 상부면에 노출된 금속패드(122)사이에 도전재(125)를 개재함으로써 상기 수직형 반도체칩(110)과 기판(120)이 서로 전기적으로 연결되도록 상기 도전재(125)를 매개로 하여 상기 외부리드(114)와 금속패드(122)를 전기적으로 연결하는 것이다.
여기서, 상기 도전재(125)는 상기 외부리드(114)와 금속패드(122)의 경계영역에 도포되는 솔더페이스트로 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 도 3에 도시한 바와같이, 상기 외부리드(114)와 금속패드(122)의 경계영역에 구비되는 솔더볼(125a)로 구비될 수도 있다.
이러한 경우, 상기 수직형 반도체칩(110)의 측면에 형성된 본딩패드간의 간격에 비하여 외부리드간의 간격을 충분한 크기로 확보한 상태에서 도전재(125)에 의한 기판(120)과의 접속공정이 안정적으로 이루어지기 때문에 수직형 반도체칩(110)의 측면본딩패드(112)를 기판에 접속할 때 인접하는 패드까지 흐르는 페이스트에 기인하는 쇼트발생을 방지할 수 있는 것이다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.
110 : 수직형 반도체칩 110a : 칩내장 성형
112 : 측면본딩패드 113 : 도전성 와이어
114 : 외부리드 120 : 기판
122 : 금속패드 125 : 도전재

Claims (4)

  1. 적어도 하나의 수직형 반도체칩을 기판상에 구비하는 반도체 패키지를 제조하는 방법에 있어서,
    상기 수직형 반도체칩을 몸체내부에 매입되도록 수지재로 성형하고, 상기 수직형 반도체칩의 측면에 형성된 측면본딩패드와 도전성 와이어를 매개로 본딩연결되는 외부리드를 몸체외부면에 구비하는 칩내장 성형물을 제공하는 단계 ;
    상기 외부리드와 기판의 금속패드가 서로 접하거나 근접하도록 수직하게 칩내장 성형물을 기판상에 탑재하는 단계 및
    상기 수직형 반도체칩과 기판이 서로 전기적으로 연결되도록 도전재를 매개로 외부리드와 금속패드를 전기적으로 연결하는 단계를 포함하여 수직형 칩을 갖는 반도체 패키지 제조방법.
  2. 제1항에 있어서,
    상기 외부리드는 상기 칩내장 성형물의 하부단 측면 또는 하부면에 구비됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
  3. 제1항에 있어서,
    상기 칩내장 성형물에 구비되는 복수개의 외부리드간의 간격은 상기 수직형 반도체칩의 측면에 구비되는 복수개의 측면본딩패드간의 간격보다 상대적으로 넓게 구비됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
  4. 제1항에 있어서,
    상기 도전재는 솔더페이스트 또는 솔더볼로 구비됨을 특징으로 하는 수직형 칩을 갖는 반도체 패키지 제조방법.
KR1020100043680A 2010-05-10 2010-05-10 수직형 칩을 갖는 반도체 패키지 제조방법 KR20110124093A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100043680A KR20110124093A (ko) 2010-05-10 2010-05-10 수직형 칩을 갖는 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043680A KR20110124093A (ko) 2010-05-10 2010-05-10 수직형 칩을 갖는 반도체 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20110124093A true KR20110124093A (ko) 2011-11-16

Family

ID=45394063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043680A KR20110124093A (ko) 2010-05-10 2010-05-10 수직형 칩을 갖는 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR20110124093A (ko)

Similar Documents

Publication Publication Date Title
US11011455B2 (en) Electronic package structure with improved board level reliability
US8355262B2 (en) Electronic component built-in substrate and method of manufacturing electronic component built-in substrate
JP2008525800A (ja) 3軸磁気センサのための単一パッケージの設計
US9533878B2 (en) Low stress compact device packages
US20170278768A1 (en) Packaged device with extended structure for forming an opening in the encapsualant
EP3067928B1 (en) Semiconductor package assembly with passive device
TWI559464B (zh) 封裝模組及其基板結構
JP5150637B2 (ja) 磁気センサモジュール
EP2884242B1 (en) Sensor Package And Manufacturing Method
TWI555101B (zh) 封裝結構及其製法
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
TWI708415B (zh) 封蓋結構和包含封蓋結構的半導體裝置封裝
CN106971981B (zh) 半导体封装、半导体装置及制造半导体封装的方法
JP5154275B2 (ja) 磁気センサパッケージ
KR101286571B1 (ko) 반도체 패키지 제조방법 및 반도체 패키지
CN103400826A (zh) 半导体封装及其制造方法
WO2009119346A1 (ja) 磁気センサパッケージ
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20110124093A (ko) 수직형 칩을 갖는 반도체 패키지 제조방법
WO2021162550A1 (en) Magnetic sensor assembly
KR20110124094A (ko) 수직형 칩을 갖는 반도체 패키지 제조방법
JP5157456B2 (ja) 半導体装置及び半導体装置の製造方法
KR101688077B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
KR20160051310A (ko) 센서 패키지 및 그 제조 방법
US9117871B2 (en) Multi-axial acceleration sensor and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination