CN107230641B - 具有嵌入导电层和增强密封的模制腔封装体 - Google Patents

具有嵌入导电层和增强密封的模制腔封装体 Download PDF

Info

Publication number
CN107230641B
CN107230641B CN201710182449.8A CN201710182449A CN107230641B CN 107230641 B CN107230641 B CN 107230641B CN 201710182449 A CN201710182449 A CN 201710182449A CN 107230641 B CN107230641 B CN 107230641B
Authority
CN
China
Prior art keywords
metal layer
substrate
molding compound
forming
outer sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710182449.8A
Other languages
English (en)
Other versions
CN107230641A (zh
Inventor
张超发
蔡国耀
李瑞家
黄志洋
H·托伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107230641A publication Critical patent/CN107230641A/zh
Application granted granted Critical
Publication of CN107230641B publication Critical patent/CN107230641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

提供一种基板，所述基板具有第一侧，所述第一侧具有升高部分、侧向包围所述升高部分的凹进部分和从所述凹进部分延伸至所述升高部分的竖直面。至少所述竖直面的一部分覆盖有金属层。模制化合物结构形成在所述第一侧之上，所述金属层设置在所述第一侧与所述模制化合物结构之间，使得所述模制化合物结构包括侧向包围凹进部分的升高部分和从所述凹进部分竖直地延伸至升高部分的相反边缘面。随后去除所述基板的至少一部分，使得所述模制化合物结构的所述凹进部分从所述基板暴露，并使得所述金属层保留在所述模制化合物结构的至少一个未被覆盖的部分之上。

Description

具有嵌入导电层和增强密封的模制腔封装体
技术领域
本申请涉及半导体封装，更特别地，涉及模制腔半导体封装体。
背景技术
半导体封装体用于许多应用中以容纳并保护例如控制器、ASIC装置、传感器等等的多种集成电路。一个特定种类的半导体封装体是模制腔封装体。通常，封装体包括用于将集成电路连接至外部设备的导电引线。所述引线可以是弯曲的或者平的。围绕引线形成的电绝缘模制化合物提供封装体的腔。所述腔提供容纳一个或一个以上集成电路的三维内部空间区。集成电路一被放置在腔中并连接至引线，腔就由盖体密封。
半导体封装体应保护集成电路不遭受例如极端的温度变化、潮湿、尘粒等等的潜在破坏性的环境条件，而同时提供集成电路与例如PCB(printed circuit board)的母电路之间的电接合。封装诸如MEMS(micro-electromechanical systems)传感器装置的传感器装置存在特有的挑战，因为这些装置通常用来测量例如温度、压力、声音、大气组成等等的外部环境参数。传感器元件通常需要至少部分暴露于外部环境，使得可测量环境参数。同时，与MEMS装置相关联的电路的其余部分和电连接应该理想地受到保护以免受外部环境影响。
半导体封装中的一个重点领域涉及EMI(电磁干扰)保护。EMI是指可存在于集成电路运行的环境中的外部的和不可预测的RF信号。这些RF信号可潜在地扭曲集成电路的电子信号发送并可导致完全失效。一种用于保护集成电路免受EMI的技术涉及电子屏蔽，其中，保持在恒定电势(例如GND)的导电屏蔽结构置于集成电路与外部环境之间。特别地，封装体的盖体可由导电体形成并提供EMI屏蔽。然而，此技术存在一些缺点。首先，盖体中包括金属会增加成本和封装体制造工艺的复杂度。特别地，批处理盖体附接工艺通常是不可能的，这是因为盖体必须被精确地放置并且必须使用粘合剂。在某些情况下，盖体与封装体之间的密封受损，那么就必须丢弃封装体。此外，这些金属盖体不容易收缩，因此限制了装置的可伸缩性。
半导体封装中的另一设计考虑涉及封装体相对于封装体所连接到的制品(例如PCB)的取向。一些应用需要在封装体的与盖体相反的底侧之上进行电连接。其他应用优选地使封装体的顶侧面向PCB并与PCB电连接。例如，在MEMS应用中，一些用户可能优选端口朝下的配置，而其他用户则优选端口朝上的配置。可单独地定制半导体封装体以满足这些配置，但这降低了生产量并增加了费用。替代地，封装体可具有通用的设计。在这种情况下，封装体需要竖直方向上的，即从顶部至底部的电连接。这增加了成本和设计的复杂度。
发明内容
公开了一种形成半导体封装体的方法。根据一个实施例，所述方法包括提供基板，所述基板具有第一侧，所述第一侧具有升高部分、侧向包围升高部分的凹进部分和从凹进部分延伸至升高部分的竖直面。至少竖直面的一部分由金属层覆盖。模制化合物结构形成在基板的第一侧之上，金属层设置在第一侧与模制化合物结构之间，使得模制化合物结构包括侧向包围凹进部分的升高部分和竖直地从模制化合物结构的凹进部分延伸至模制化合物结构的升高部分的相反边缘面。随后去除基板的至少一部分，使得模制化合物结构的凹进部分从基板露出，并使得金属层保留在模制化合物结构的至少一个未被覆盖的部分之上。
公开了一种半导体封装体。根据一个实施例，半导体封装体包括电绝缘的模制腔部分，所述模制腔部分具有底部和从所述底部竖直地延伸远离的外侧壁，底部和外侧壁限定半导体封装体的内部腔。金属层粘附到外侧壁的至少一部分。导电引线暴露在底部的外侧处，所述外侧与内部腔相反。封装体还包括盖体，所述盖体的尺寸适于使盖体放置在外侧壁的顶部边缘之上以便覆盖内部腔。
公开了一种封装的半导体装置。根据一个实施例，封装的半导体装置包括半导体封装体。半导体封装体包括模制腔部分，所述模制腔部分由电绝缘体形成并且包括底部和从所述底部竖直地延伸远离的外侧壁，底部和外侧壁限定内部腔。半导体封装体还包括：一个或一个以上导电引线，所述一个或一个以上导电引线暴露于模制腔部分的外侧并提供到内部腔的电接入；粘附到外侧壁的至少一部分的金属层；和设置在模制腔部分的顶部边缘之上的盖体，以便形成围绕模制腔部分的外周的密封。封装的半导体装置还包括设置在内部腔中并电连接至一个或一个以上导电引线的半导体装置。
附图说明
附图的元件不一定相对彼此按照比例绘制。相似的附图标记表示相应的类似部分。各种示出的实施例的特征除非彼此排斥，否则可彼此结合起来。实施例在附图中被示出并且在之后的描述中被详细描述。
图1、图2、图3和图4示出了根据一个实施例的用于形成半导体封装体的选取的方法步骤。
包括图5A和图5B的图5示出了根据两个不同实施例的用于形成半导体封装体的选取的方法步骤。
图6、图7、图8、图9、图10、图11和图12示出了根据一个实施例的用于形成半导体封装体的选取的方法步骤。
图13示出了根据一个实施例的半导体封装体的基部。
图14示出了根据一个实施例的半导体封装体的基部和相应的盖体。
包括图15A和图15B的图15示出了根据一个实施例的半导体封装体的顶部边缘的近观图。
图16示出了根据一个实施例的半导体封装体对正特征的近观图。
包括图17A和图17B的图17示出了根据一个实施例的具有安装到封装体盖体的半导体装置的半导体封装体。
包括图18A和图18B的图18示出了根据一个实施例的具有安装在封装体的基部中的半导体装置的半导体封装体。
具体实施方式
本文公开的实施例包括一种形成半导体封装体的方法。根据所述方法，提供了一种模制基板，沿该模制基板的一侧具有三维特征。就是说，所述模制基板的一侧是非平坦的。随后，金属层形成在模制基板的非平坦表面之上。随后，电绝缘模制化合物(例如热固性塑料)形成在基板的非平坦侧之上。这可例如通过包封工艺完成。相应地，模制化合物符合模制基板的三维特征，金属层置于模制基板与模制化合物之间。这样，模制基板的特征提供了模制封装体结构的互补几何形状。最后，去除模制基板，留下硬化的模制化合物。金属层还保持粘附到模制化合物的竖直侧壁。该工艺提供了一种简单的、低成本的方式来将金属导体嵌入封装体内，因为金属可通过镀覆工艺可靠地形成在模制基板之上。此外，嵌入的金属可在封装体的竖直方向上延伸，并且可图案化成许多不同的有利的形状。
本文公开的实施例包括一种半导体封装体。半导体封装体包括许多可使用本文描述的方法实现的有利特征。例如，半导体封装体可包括完全覆盖模制腔部分的竖直侧壁的金属层。该金属层可电接地(例如通过封装体引线)，以便提供嵌入在封装体的侧壁中的EMI屏蔽。此外，封装体可包括形成在模制化合物的升高部分(即，与模制腔部分的底部在竖直方向上间隔开的区域)之上的金属焊垫。这些金属焊垫可图案化成条形形状(例如卵形)。封装体还包括盖体，所述盖体具有在不同方向上伸长的相应焊垫。因此，使用每个结构的焊垫，所述盖体可容易地与封装体对正。
参照图1，提供了具有平坦第一侧102的模制基板100。所述模制基板100可由可被蚀刻、铸造、压印或磨削并且可承受与模制工艺相关的温度的任何材料组成。例如，模制基板100可以是金属。根据一个实施例，模制基板100是不锈钢片层(例如SPCC)。
参照图2，模制基板100已被处理成在第一侧102形成三维形状。因此，第一侧102具有非平坦的形貌。根据一个实施例，模制基板100的第一侧102形成为包括升高部分104、侧向包围升高部分104的凹进部分106和从凹进部分106延伸到升高部分104的竖直面108。升高部分104在竖直方向上延伸远离第一侧102。在竖直方向上延伸是指竖直面108与第一侧102成一角度。竖直面108可以但不是必须与升高部分104和凹进部分106正交。从第一侧102的俯视视角来看，竖直面108可在模制基板100中形成闭环。例如，从第一侧102的俯视视角来看，升高部分104可形成为正方形或矩形的形状，竖直面108提供正方形或矩形的周边。
模制基板102可以图2中示出的方式通过任何添加工艺或消去工艺形成。例如，可提供图1中示出的模制基板100，随后使用压印工艺形成为图2中示出的模制基板100。替代地，可使用磨削或蚀刻工艺。
参照图3，在模制基板100的第一侧102之上形成金属层110。所述金属层110可以是例如铜、铝、金和它们适当的合金的任何导电体。可根据例如化学或激光金属沉积或电镀的多种技术中的任意一种形成金属层110。金属层110至少在第一侧102的竖直面108之上形成，并且可覆盖整个竖直面108。如果例如使用沉积技术形成金属层110，那么模制基板100的包括升高部分104、凹进部分106和竖直面108的所有暴露的第一侧102均可被金属层110的连续部分覆盖。
参照图4，第一模制化合物部分112形成在模制基板100的第一侧102之上。第一模制化合物部分112形成在金属层110之上，使得金属层110设置在模制基板100的第一侧102与第一模制化合物部分112之间。第一模制化合物部分112与模制基板100的第一侧102的形状相符。例如，在模制基板100的第一侧102包括升高部分104、凹进部分106和竖直面108的一个实施例中，第一模制化合物部分112具有互补的几何形状，第一模制化合物部分112的升高部分114填充模制基板100的凹进部分106，第一模制化合物部分112的凹进部分116覆盖模制基板100的升高部分104，从第一模制化合物部分112的凹进部分116竖直地延伸到第一模制化合物部分112的升高部分114的相反的边缘面118与模制基板100的竖直面108相面对。
可使用多种模制技术中的任意一种形成第一模制化合物部分112。例如，第一模制化合物部分112可通过模制片层合(覆层)工艺形成，其中，模制基板100放置在模制腔中或形成模制腔的一部分。第一模制化合物部分112的材料可以是与模制工艺兼容的任何电绝缘体，例如塑料材料，更特别地为热固性塑料。
参考图5，第一模制化合物部分112在背离模制基板100的第一侧102的背面120处薄化。这可通过例如抛光或磨削的多种平坦化技术中的任意一种完成。
图5A示出了一个实施例，在所述实施例中，薄化工艺去除第一模制化合物部分112和金属层110的覆盖模制基板100的升高部分104的部分。因此，模制基板100的升高部分104完全暴露。薄化工艺在模制基板100的升高部分104变得暴露不久之后就停止，使得第一模制化合物部分112的升高部分104保持基本完整。
图5B示出一个实施例，在所述实施例中，薄化工艺仅去除第一模制化合物部分112，并且在金属层110的覆盖模制基板100的升高部分104的部分之前停止。因此，通过掩模蚀刻技术，封装体装置的下侧包括第一模制化合物部分112的背面120和金属层110。在图5B的实施例中，金属层110比图5A的实施例中的明显更厚。例如，在图5A的实施例中，金属层110可具有大约20-25μm的厚度，而在图5B的实施例中，金属层110可具有大约50-60μm的厚度。更厚的金属层110提供足够的余量进行本文描述的薄化工艺并在停止该薄化工艺时没有以下风险：完全去除金属层110的覆盖模制基板100的升高部分104的所有部分或某些部分。
参考图6，导电结构122形成在模制基板100的暴露部分之上。所述导电结构122可通过沉积、图案化等等形成。例如，在使用参照图5A描述的工艺的情况下，导电结构122可通过将金属沉积在模制基板100的暴露的升高部分104之上来形成。替代地，在使用参照图5B描述的工艺的情况下，导电结构122可通过图案化覆盖模制基板100的升高部分的金属层110来形成。
参照图7，执行第二模制工艺。第二模制工艺可大致类似于或等同于参照图4描述的模制工艺。第二模制化合物部分124例如通过注射成型形成在第一模制化合物部分112的背面120处。因此，第二模制化合物部分124和第一模制化合物部分112形成了连续的模制化合物结构，所述连续的模制化合物结构覆盖模制基板100的第一侧102并且使导电结构122与彼此电绝缘。
参照图8，第二薄化工艺应用于第二模制化合物部分124的背侧126。所述第二薄化工艺可基本上类似于或等同于参照图5描述的薄化工艺。可薄化第二模制化合物部分124的背侧126，直到导电结构122变得从模制化合物暴露出来。在此时或接近此时停止薄化工艺：即，仅去除第二模制化合物部分124中暴露导电结构122所需去除的部分。
图9-图11示出了可用来在封装体的基部中形成另一层的导电结构122的另外可选的工艺步骤。参照图9，形成了与参照图6描述的导电结构122基本类似的第二组导电结构122。第二组导电结构122在第二模制化合物部分124的背侧126处形成并且可连接至嵌入在第二模制化合物部分124内的导电结构122。第二组导电结构122可以以与参照图6描述的类似或相同的方式形成。
图10示出了形成第三模制化合物部分128的步骤。所述第三模制化合物部分128可如先前描述的第一和第二模制化合物部分112、124那样，以基本类似或相同的方式形成。
图11示出了薄化第三模制化合物部分128的步骤。这可如先前描述的薄化第一和第二模制化合物部分112、124那样，以基本类似或相同的方式完成。因此，导电结构122从第三模制化合物部分128暴露并且可电接触到。
参照图12，已去除模制基板100。可例如通过化学溶解去除所述模制基板100。在示出的实施例中，模制基板100已经被部分地去除。具体而言，已经去除了模制基板100的包括升高部分104的部分，而外部部分保持完整。因此，模制化合物结构的凹进部分106从基板暴露。去除模制基板100使金属层110保持完整。因此，金属层110保留在模制化合物结构的未被覆盖的部分之上。就是说，在去除模制基板100之后，模制化合物结构保持完整，金属层110衬于模制化合物结构的表面。具体地，模制化合物结构的相反边缘面118衬有金属层110。
有利地，参照图1-图12描述的工艺步骤使得能够低成本地形成大量的半导体封装体。模制基板100的几何形状可以以基本单元设计重复许多次，使得大量的具有上文描述的模制化合物结构和导电金属化部210的半导体封装体可同时形成。就是说，上文描述的例如压印、覆层、包封等的工艺步骤中的每种均可用批处理技术进行。
参照图13，示出了根据一个实施例的半导体封装体200的等轴测视图。半导体封装体200包括模制腔部分202。所述模制腔部分202包括底部204和竖直地延伸远离所述底部204的外侧壁206。底部204和外侧壁206限定半导体封装体的内部腔208，可将一个或一个以上半导体芯片放置在所述内部腔中。就是说，模制腔部分202限定出封装体腔的内部空间。导电金属化部210沿外侧壁206延伸并面向内部腔208。
模制腔部分202可根据参照图1-图12描述的工艺步骤来形成。更具体地，外侧壁206可相应于模制化合物结构的升高部分104，底部204可相应于模制化合物结构的凹进部分106。另外，导电金属化部210可相应于沿模制化合物结构的相反边缘面118形成的金属层110。
模制腔部分202还包括暴露在底部204的外侧处的一个或一个以上导电引线(图13中不可见)。图12的剖视图示可相应于图13，导电结构122提供半导体封装体200的导电引线，模制化合物结构的背侧相应于底部204的外侧。
导电金属化部210可用来提供包围内部腔208并减轻电磁干扰的EMI屏蔽。根据一个实施例，外侧壁206完全衬有导电金属化部210。就是说，导电金属化部210从底部204完全延伸至外侧壁206的顶部边缘212。此外，导电金属化部210形成围绕内部腔208的完整环。导电金属化部210可电连接至封装体引线中之一(例如接地引线)，以便将导电金属化部210保持在期望的电势(例如GND)下。
在封装体的一端，存在模制化合物的相对较厚的竖直部分214。这种几何形状可通过在先描述的工艺序列中适当地确定模制基板100的尺寸来获得。模制化合物的相对较厚的竖直部分214相应于先前描述的模制化合物结构的升高部分104。如先前解释的那样，可执行工艺使得此升高部分104包括金属层110。图13的实施例示出在进一步的处理步骤之后，金属层110的一种可能的配置。在此实施例中，已经图案化了形成在模制化合物结构的升高部分114之上的连续的金属层110。此步骤可在如图12中示出的已经去除模制基板100之后进行。根据一个实施例，使用选择性蚀刻工艺来图案化设置在模制化合物的厚的竖直部分214之上的连续的金属层110。因此，模制化合物的厚的竖直部分214包括隔离的基部焊垫216。可用许多不同方式连接或配置这些基部焊垫216。例如，基部焊垫216可连接至封装体引线，以便提供内部封装体端子。可使用沿外侧壁206延伸的导电金属化部210或通过根据本文描述的技术形成另一竖直金属层来实现此连接。附加地或替代地，基部焊垫216可用作辅助盖体组装过程的对正特征。将参照图14-图16对此进行更详细的描述。
参照图14，示出了根据一个实施例的用于半导体封装体200的盖体218。所述盖体218的尺寸被确定为使盖体能放置在外侧壁206的顶部边缘212之上，以便覆盖内部腔208。例如，盖体218的面积可与外侧壁206的外周所包的面积相等或大致接近，使得盖体218可放置在外侧壁206之上并随后保持稳固地固定。
参考图15，示出了半导体封装体200的拐角(盖体218与模制腔部分202接合之处)的近观图。图15A示出了没有盖体218时的模制腔部分202。图15B示出了当盖体218稳固地附接至模制腔部分202时的盖体218的透明图。在此实施例中，模制腔部分202的外侧壁206包括凹槽220。所述凹槽220可被配置为外侧壁206的较厚部分过渡到外侧壁206的较薄部分的台阶形状的过渡部，其中，所述较薄部分设置在外侧壁206的顶部边缘212处。也可以有其他的几何形状。例如，凹槽220可具有被配置成与盖体218中的相应特征(例如突起)互锁的特征。盖体218的尺寸被确定为能使盖体稳固地配合在凹槽220内。就是说，当盖体218如图15B中所示地放置在模制腔部分202之上时，盖体218搁置在凹槽220之上。在附接盖体218之前，可将粘合剂(即胶粘物)施加在凹槽220中。根据一个实施例，凹槽220的厚度与配合在凹槽220中的盖体218的边缘侧的厚度相等或基本接近。这样，盖体218可配合在模制腔部分202之上，盖体218的外侧边缘侧与外侧壁206的外边缘侧共面。
可根据各种技术中的任意一种来形成凹槽220。有利地，因为由于本文描述的注射成型技术，外侧壁206可具有任意期望的厚度，因此外侧壁206可基本上足够厚使得形成凹槽220简单且可靠。根据一个实施例，在例如如参照图1-图12描述的那样形成封装体的模制腔部分202之后，将导电片(例如铜)放置在模制腔部分202之上。随后，绕着封装体的周边进行例如激光切割或锯切工艺的切割工艺。就是说，外侧壁206的一小部分与相邻的金属片一起被去除。随后，金属片被涂覆有包围金属片并填充凹槽220的电绝缘体。替代地，可通过二次成型技术来模制凹槽220，在所述二次成型技术中，模制材料在凹槽220的区域中悬置在金属片之上。
再一次参照图14，盖体218在它的一端包括对正特征222。所述对正特征222与如先前参照图13描述的设置在模制化合物结构的较厚部分之上的基部焊垫216协同工作。根据一个实施例，在盖体218之上的对正焊垫和基部焊垫216都是条形的，即，在一个方向上的长度比另一个方向上的长度更长。例如，对正特征222和基部焊垫216可以是卵形的。另外，基部焊垫216伸长的方向可不同于盖体218的对正特征222伸长的方向。
参照图16，示出了盖体218的与基部焊垫216对正的对正特征222的近观图。在该视图中，盖体218是部分透明的，使得可看到盖体218的对正特征222与模制腔部分202的相对位置。如可看出的那样，盖体218的对正特征222中的一个与基部焊垫216对正。另外，来自盖体218的对正焊垫在与基部焊垫216的伸长方向垂直的方向上伸长。因此，盖体218和模制腔部分202具有内置的x-y平面对正系统。这使得不再需要用于附接盖体218的可能会昂贵的精确测量系统。换句话说，不再需要精确测量盖体218位置。如果如图16中示出的那样，来自盖体218的对正焊垫覆盖并且垂直于模制腔部分202中的对正焊垫，那么就正确地放置了盖体218。这使得能够进行批处理技术，其中，多个盖体218同时固定到多个模制腔部分202。
有利地，在不使用昂贵的并且耗时的位置测量的情况下，对正特征222和凹槽220单独地并且共同使得能够实现盖体218的附接。当借助于凹槽220将盖体218放置在模制腔部分202之上时，盖体218将被引导到正确的位置。对正特征222提供了可靠并且低成本的方式来确认盖体218在正确的位置上。
图17和图18示出了内部安装有集成电路(即半导体芯片)的封装体300的两个不同实施例。所述集成电路可以是例如控制器、ASIC装置、传感器等等的各种装置中的任意一种。在图17和图18的实施例中，封装体包括MEMS装置302和第二集成电路304。
参照图17A，MEMS装置302和第二集成电路304均固定至并电连接至盖体218。图17A示出了面向上的盖体218，使得MEMS装置302和第二集成电路304清晰可见。如可看见的那样，盖体218包括允许MEMS装置感测例如温度、压力等的环境参数的开放口306。
图17B示出了面向下的、在盖体218附接至封装体的取向上的盖体218。所述盖体218包括可在外侧电接触到的导电结合焊垫306。结合焊垫306可连接至盖体218的对正特征222，当盖体218固定至模制腔部分202时，结合焊垫306进而可连接至模制腔部分202的对正特征。
参照图18，MEMS装置302和第二集成电路304固定并安装在封装体腔内(而不是如图17中示出的那样固定和安装在盖体218上)。图18A示出了具有附接的盖体218的封装体300，图18B示出了没有盖体218的封装体300。在此实施例中，封装体300可包括底侧(未示出)之上的开放口，使得MEMS装置302可感测例如温度、压力等的环境参数。在此情况下，封装体包括可例如通过焊线连接至MEMS装置302和/或第二集成电路304的内部结合焊垫。所述内部结合焊垫可设置在底部204部分的内侧之上。替代地，封装体可包括模制化合物的升高部分，导电焊垫设置在所述升高部分之上。
使用例如“之下”、“下方”、“下部”、“上方”、“上部”等等的空间相对术语用来简化描述以解释一个元件相对于第二元件的布置。这些术语旨在涵盖附图中示出的各种取向以外，装置的各种取向。另外，例如“第一”、“第二”等等的术语也被使用来描述各种元件、区域、部分等等，并且也不旨在表示限制的意义。在本文中，相似的术语指代相似的元件。
如本文所使用的，术语“具有”、“包含”、“包括”、“含有”等等是开放性术语，表示所陈述的元件或特征的存在性，而不排除附加元件或特征的存在性。除非文中明确说明，否则词语“一”、“一个”和“所述”旨在包括复数以及单数。
考虑到上述变化和应用的范围，应该理解的是本发明不受限于上文描述，也不受限于附图。而是，本发明仅由所附权利要求及其法律等同方案限定。

Claims (24)

1.一种形成半导体封装体的方法，包括：
提供基板，所述基板具有第一侧，所述第一侧包括：升高部分、侧向包围所述升高部分的凹进部分和从所述凹进部分延伸至所述升高部分的竖直面；
用金属层至少覆盖所述竖直面的一部分；
在所述第一侧之上形成模制化合物结构，所述金属层设置在所述第一侧与所述模制化合物结构之间，使得所述模制化合物结构包括侧向包围凹进部分的升高部分和从所述模制化合物结构的所述凹进部分竖直地延伸至所述模制化合物结构的所述升高部分的相反边缘面，其中，所述模制化合物结构的所有相反边缘面被金属层覆盖；和
随后去除所述基板的至少一部分，使得覆盖所述模制化合物结构的相反边缘面的金属层完全暴露，从而使得所述金属层形成围绕所述相反边缘面的完整环。
2.根据权利要求1所述的方法，其中，用金属层至少覆盖所述竖直面的一部分的步骤包括沿所述基板的整个竖直面形成所述金属层，在去除所述基板的至少一部分之后，所有所述相反边缘面都被形成在所述基板的所述竖直面之上的所述金属层覆盖。
3.根据权利要求2所述的方法，其中，用金属层至少覆盖所述竖直面的一部分的步骤包括用所述金属层覆盖所述基板的所述升高部分、所述基板的所述凹进部分和所述基板的所述竖直面，在去除所述基板的至少一部分之后，所述模制化合物结构的所述升高部分和所述模制化合物结构的所述相反边缘面被所述金属层的连续部分覆盖。
4.根据权利要求3所述的方法，还包括图案化所述金属层的所述连续部分。
5.根据权利要求4所述的方法，其中，图案化所述金属层的所述连续部分包括在覆盖所述模制化合物结构的所述升高部分的所述金属层中形成一个或一个以上隔离的金属焊垫。
6.根据权利要求5所述的方法，其中，所述隔离的金属焊垫具有条形形状。
7.根据权利要求3所述的方法，其中，形成模制化合物结构包括：
形成填充所述基板的所述凹进部分且覆盖所述基板的所述升高部分的第一模制化合物部分；
在背离所述基板的所述第一侧的背面薄化所述第一模制化合物部分；和
在所述第一模制化合物部分的背面形成第二模制化合物部分。
8.根据权利要求7所述的方法，还包括在薄化所述第一模制化合物部分之后，并且在形成所述第二模制化合物部分之前，形成一个或一个以上导电封装体引线。
9.根据权利要求8所述的方法，其中，薄化所述第一模制化合物部分包括平坦化所述背面直到去除覆盖所述基板的所述升高部分的所述金属层并且暴露出所述基板的所述升高部分，其中，形成所述一个或一个以上导电封装体引线包括在所述基板的暴露的所述升高部分之上形成金属结构。
10.根据权利要求8所述的方法，其中，薄化所述第一模制化合物部分包括平坦化所述背面直到暴露出覆盖所述基板的所述升高部分的所述金属层，并使得在所述平坦化之后所述基板的所述升高部分保持被所述金属层覆盖，其中，形成所述一个或一个以上导电封装体引线包括掩蔽蚀刻覆盖所述基板的所述升高部分的所述金属层。
11.根据权利要求1所述的方法，其中，提供所述基板包括：
提供具有平坦外侧的金属片；和
将所述平坦外侧转变成非平坦表面，从而形成所述第一侧的所述升高部分、所述凹进部分和所述竖直面。
12.根据权利要求11所述的方法，其中，金属片包括不锈钢，转变所述平坦外侧包括压印、蚀刻和磨削中的至少一种。
13.根据权利要求1所述的方法，还包括沿所述模制化合物结构的所述升高部分的外周形成凹槽。
14.根据权利要求13所述的方法，其中，形成所述凹槽包括激光切割、锯切和注射成型中的至少一种。
15.一种半导体封装体，包括：
电绝缘模制腔部分，所述电绝缘模制腔部分包括底部和竖直地延伸远离所述底部的外侧壁，所述底部和所述外侧壁限定所述半导体封装体的内部腔；
粘附至所述外侧壁的至少一部分的金属层，所述金属层在所述外侧壁上形成围绕所述内部腔的完整环；
在所述底部的外侧处暴露的导电引线，所述外侧与所述内部腔相反；和
盖体，所述盖体的尺寸适于使盖体放置在所述外侧壁的顶部边缘之上以便覆盖所述内部腔。
16.根据权利要求15所述的半导体封装体，其中，所述金属层形成沿所述外侧壁包围所述内部腔的连续电磁屏蔽。
17.根据权利要求15所述的半导体封装体，其中，所述金属层电连接至所述导电引线中的一个。
18.根据权利要求15所述的半导体封装体，其中，所述外侧壁包括沿外周设置在所述顶部边缘处的凹槽，所述外侧壁的所述外周背离所述内部腔，所述盖体的尺寸适于使盖体稳固地配合在所述凹槽中。
19.根据权利要求18所述的半导体封装体，还包括设置在所述电绝缘模制腔部分的一部分之上的导电的第一焊垫，其中，所述盖体还包括第二焊垫，当所述盖体稳固地配合在所述凹槽中时，所述第一焊垫和所述第二焊垫彼此对正。
20.根据权利要求19所述的半导体封装体，其中，所述第一焊垫在第一方向上伸长，所述第二焊垫在第二方向上伸长，所述第一方向与所述第二方向彼此垂直。
21.一种封装的半导体装置，包括：
半导体封装体，包括：
模制腔部分，所述模制腔部分由电绝缘体形成并且包括底部和从所述底部竖直地延伸远离的外侧壁，所述底部和所述外侧壁限定所述半导体封装体的内部腔；
一个或一个以上导电引线，所述一个或一个以上导电引线从所述模制腔部分的外侧暴露并且提供到所述内部腔的电接入；
粘附至所述外侧壁的至少一部分的金属层，所述金属层在所述外侧壁上形成围绕所述内部腔的完整环；和
设置在所述模制腔部分的顶部边缘之上的盖体，以便形成围绕所述模制腔部分的外周的密封；和
半导体装置，所述半导体装置设置在所述内部腔中并连接至所述一个或一个以上导电引线。
22.根据权利要求21所述的封装的半导体装置，其中，导电层完全内衬于外侧壁，以便形成沿所述外侧壁包围所述内部腔的连续电磁屏蔽。
23.根据权利要求21所述的封装的半导体装置，其中，所述半导体封装体还包括沿外周设置在所述顶部边缘处的凹槽，所述盖体布置在所述凹槽内。
24.根据权利要求23所述的封装的半导体装置，其中，所述半导体封装体还包括设置在所述外侧壁中之一的所述顶部边缘之上的导电的第一焊垫，所述盖体还包括与所述第一焊垫对正的第二焊垫，所述第一焊垫在第一方向上伸长，所述第二焊垫在第二方向上伸长，所述第一方向与所述第二方向彼此垂直。
CN201710182449.8A 2016-03-24 2017-03-24 具有嵌入导电层和增强密封的模制腔封装体 Active CN107230641B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/079,593 2016-03-24
US15/079,593 US9868632B2 (en) 2016-03-24 2016-03-24 Molded cavity package with embedded conductive layer and enhanced sealing

Publications (2)

Publication Number Publication Date
CN107230641A CN107230641A (zh) 2017-10-03
CN107230641B true CN107230641B (zh) 2020-11-17

Family

ID=59814381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710182449.8A Active CN107230641B (zh) 2016-03-24 2017-03-24 具有嵌入导电层和增强密封的模制腔封装体

Country Status (3)

Country Link
US (1) US9868632B2 (zh)
CN (1) CN107230641B (zh)
DE (1) DE102017204118A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603193B2 (en) * 2001-09-06 2003-08-05 Silicon Bandwidth Inc. Semiconductor package
WO2013181768A1 (zh) * 2012-06-06 2013-12-12 益芯科技股份有限公司 具有线路布局的预注成形模穴式立体封装模块
CN104604248A (zh) * 2012-09-10 2015-05-06 罗伯特·博世有限公司 具有模制互联器件的mems麦克风封装
WO2015152364A1 (ja) * 2014-04-04 2015-10-08 アルプス電気株式会社 電子部品の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US20040134772A1 (en) 2002-10-01 2004-07-15 Microfabrica Inc. Monolithic structures including alignment and/or retention fixtures for accepting components
US6977187B2 (en) 2002-06-19 2005-12-20 Foster-Miller, Inc. Chip package sealing method
US6781231B2 (en) 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
JP2005223036A (ja) * 2004-02-04 2005-08-18 Alps Electric Co Ltd 電子部品及びその製造方法
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US20070071268A1 (en) 2005-08-16 2007-03-29 Analog Devices, Inc. Packaged microphone with electrically coupled lid
WO2012074775A1 (en) 2010-11-19 2012-06-07 Analog Devices, Inc. Packaged integrated device with electrically conductive lid
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603193B2 (en) * 2001-09-06 2003-08-05 Silicon Bandwidth Inc. Semiconductor package
WO2013181768A1 (zh) * 2012-06-06 2013-12-12 益芯科技股份有限公司 具有线路布局的预注成形模穴式立体封装模块
CN104604248A (zh) * 2012-09-10 2015-05-06 罗伯特·博世有限公司 具有模制互联器件的mems麦克风封装
WO2015152364A1 (ja) * 2014-04-04 2015-10-08 アルプス電気株式会社 電子部品の製造方法

Also Published As

Publication number Publication date
US20170275159A1 (en) 2017-09-28
US9868632B2 (en) 2018-01-16
CN107230641A (zh) 2017-10-03
DE102017204118A1 (de) 2017-09-28

Similar Documents

Publication Publication Date Title
EP1946369B1 (en) Method of packaging semiconductor dies
US9613877B2 (en) Semiconductor packages and methods for forming semiconductor package
US20140374848A1 (en) Semiconductor sensor device with metal lid
JP2007507108A (ja) 半導体パッケージの形成方法及びその構造
US20170084519A1 (en) Semiconductor package and method of manufacturing same
US9899290B2 (en) Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
US11193821B2 (en) Ambient light sensor with light protection
US20140071642A1 (en) Low stress component package
JP3173006U (ja) センサ素子
JP2018109613A (ja) リードフレームを備えた集積回路パッケージ
US9475691B1 (en) Molded package structure with glue bleed stopper for sealing a MEMs device method of packaging a MEMs device
US20170283247A1 (en) Semiconductor device including a mems die
US7633763B1 (en) Double mold memory card and its manufacturing method
EP3260821B1 (en) Sensor package and method of producing the sensor package
TWI538113B (zh) 微機電晶片封裝及其製造方法
US20170082466A1 (en) Electronic Module, Method and Device for Manufacturing an Electronic Module
EP3601957B1 (en) Sensor package
KR20190137699A (ko) 압력 감지 애플리케이션들에 대한 오버몰딩된 리드 프레임 조립체
CN111344718A (zh) 具有期望的部件轮廓的指纹传感器封装以及用于制造该指纹传感器封装的方法
US10118816B2 (en) Method of forming a protective coating for a packaged semiconductor device
CN107230641B (zh) 具有嵌入导电层和增强密封的模制腔封装体
US20070277607A1 (en) Semiconductor acceleration sensor
US20100282507A1 (en) Molded housing used in force fit method
EP2613349B1 (en) Semiconductor package with improved thermal properties
CN211125639U (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant