JP2018096978A - 電流センサ及び電流センサを作製する方法 - Google Patents

電流センサ及び電流センサを作製する方法 Download PDF

Info

Publication number
JP2018096978A
JP2018096978A JP2017224598A JP2017224598A JP2018096978A JP 2018096978 A JP2018096978 A JP 2018096978A JP 2017224598 A JP2017224598 A JP 2017224598A JP 2017224598 A JP2017224598 A JP 2017224598A JP 2018096978 A JP2018096978 A JP 2018096978A
Authority
JP
Japan
Prior art keywords
contact
electrical
semiconductor chip
current sensor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017224598A
Other languages
English (en)
Inventor
バウリー，ブルーノ
Boury Bruno
カチアート，アントニーノ
Cacciato Antonino
チェン，ジェン
Jian Chen
デュポン，グイド
Dupont Guido
ラーチュ，ロバート
Racz Robert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Technologies SA
Original Assignee
Melexis Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Technologies SA filed Critical Melexis Technologies SA
Publication of JP2018096978A publication Critical patent/JP2018096978A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/28—Arrangements for measuring currents or voltages or for indicating presence or sign thereof adapted for measuring in circuits having distributed constants
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/205—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using magneto-resistance devices, e.g. field plates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

【課題】信頼性が高く、製造しやすい電流センサを提供する。
【解決手段】電流センサ１が、第１の部分８、測定部分９及び第２の部分１０を有する電流導体３を備え、第１の部分８は１つ又は複数の第１の電気端子５を含み、第２の部分１０は１つ又は複数の第２の電気端子６を含む。更に、第３の電気端子７及び半導体チップ４を備える。半導体チップ４は、アクティブ表面内に配置される１つ又は複数の磁場センサを有し、アクティブ表面が電流導体３に面する状態で電流導体３に取り付けられる。アクティブ表面は第１の接点１４を含む。半導体チップ４は、第１の接点１４にわたって配置されるとともに電気的に接続される電気的な貫通接続部を含む。半導体チップ４の後面が第２の接点１７を含み、第２の接点１７のそれぞれは、電気的な貫通接続部のうちの１つに電気的に接続される。ワイヤ結合部１９が、第２の接点１７と第３の電気端子７とを電気的に接続する。
【選択図】図１

Description

本発明は、ＩＣハウジング（ＩＣ＝集積回路）内に包装されるとともに、測定される電流が通って流れる一体化された電流導体を有する電流センサに関する。本発明は、そのような電流センサを作製する方法に更に関する。
電流センサは、多くの構造及び変形形態で入手可能である。電流によって生成される磁場を検出し、従来のＩＣハウジング内に包装されるとともに、測定される電流が通って流れる電流導体がハウジングを通してガイドされる電流センサが、例えば、特許文献１、特許文献２、特許文献３及び特許文献４から既知である。そのような電流センサは、電気端子を取り付けるとともに製造するために使用されるリードフレームの一部として形成される電流導体、及び、リードフレームに取り付けられる半導体チップを含み、この半導体チップは、少なくとも１つの磁場センサ、並びに、その動作及びその出力信号を処理するために必要な電子部品を備える。
現在の電流センサは、多くの要件、特に高い感度、温度変化及び応力に対する耐性、電流導体と電子部品との間の通常は２ｋＶ〜４ｋＶの高い絶縁耐力、並びに、最終的に低い製造コストを満たす必要がある。
米国特許第７１２９６９１号明細書 国際公開第２００５／０２６７４９号 国際公開第２００６／１３０３９３号 米国特許出願公開第２０１０／１５６３９４号明細書
本発明の目的は、かなり信頼性が高く、製造しやすい電流センサを開発することである。
本発明による電流センサは、
ハウジング、
第１の部分、測定部分及び第２の部分を有する電流導体を形成する第１のリードフレーム部分であって、第１の部分は１つ又は複数の第１の電気端子を含み、第２の部分は１つ又は複数の第２の電気端子を含む、第１のリードフレーム部分、
第３の電気端子を形成する第２のリードフレーム部分、並びに
アクティブ表面及び後面を有する半導体チップ
を備え、
半導体チップは、アクティブ表面内又はアクティブ表面上に配置される１つ又は複数の磁場センサを有し、
半導体チップは、アクティブ表面が第１のリードフレーム部分に面する状態で第１のリードフレーム部分に取り付けられ、
半導体チップのアクティブ表面は第１の接点を含み、
半導体チップは、第１の接点にわたって配置されるとともに電気的に接続される電気的な貫通接続部を含み、
半導体チップの後面は第２の接点を含み、第２の接点のそれぞれは、電気的な貫通接続部のうちの１つに電気的に接続され、
第２の接点は第３の電気端子に電気的に接続され、
第１の接点、電気的な貫通接続部及び第２の接点の数は、電力を提供するとともに、測定された電流に応答して出力信号を出力するために、少なくとも３つである。
当該技術分野において、「電気的なＳｉ貫通接続部」という用語は、多くの場合に、多くの用途がシリコンベースの技術を使用するため、「電気的な貫通接続部」という用語と同義語として使用される。電気的な貫通接続部は、Ｓｉ貫通電極であるものとすることができる。第２の接点は好ましくは、ワイヤ結合部によって第３の電気端子に電気的に接続される。電流センサは、半導体チップのアクティブ表面と電流導体との間に配置されるとともに、アクティブ表面を少なくとも部分的に覆う１つ又は複数の絶縁層を更に含むことができる。好ましくは、１つ又は複数の絶縁層のうちの少なくとも１つは、半導体チップの２つ以上の縁にわたって突出する。１つ又は複数の絶縁層はセラミックプレートを含むことができる。第１の端子及び第２の端子は、ハウジングの２つの縁、好ましくはハウジングの３つの縁に配置され、オーム抵抗を最小限に抑える。第１の接点は、保護層によって覆うことができる。金属層を、電子回路の少なくとも幾つかの部分と電流導体との間に配置することができ、金属層は、第１の接点のうちの１つに電気的に接続される。
本発明による電流センサを作製する方法は、
第１のリードフレーム部分、第２のリードフレーム部分、並びに、第１のリードフレーム部分及び第２のリードフレーム部分を接続するフレームを有するリードフレームを準備することであって、第１のリードフレーム部分は、第１の部分、測定部分及び第２の部分を有する電流導体を形成し、第１の部分は、１つ又は複数の第１の電気端子を含み、第２の部分は１つ又は複数の第２の電気端子を含み、第２のリードフレーム部分は第３の電気端子を形成する、準備すること、
半導体チップを準備することであって、半導体チップは、
アクティブ表面内又はアクティブ表面上に配置される１つ又は複数の磁場センサ、
アクティブ表面に配置される第１の接点、
第１の接点にわたって配置されるとともに電気的に接続される電気的な貫通接続部、
半導体チップの後面に配置される第２の接点であって、第２の接点のそれぞれは、電気的な貫通接続部のうちの１つに電気的に接続され、後面は、アクティブ表面とは反対側に配置され、第１の接点、電気的な貫通接続部及び第２の接点の数は少なくとも３つである、第２の接点
を備える、準備すること、
アクティブ表面が第１のリードフレーム部分に面する状態で半導体チップを第１のリードフレーム部分に取り付けること、
第２の接点と第３の電気端子との間の電気接続部を作ること、
ハウジングを作製すること、並びに
リードフレームのフレームを切り取ること
を含む。
好ましくは、第２の接点と第３の電気端子との間の電気接続部を作ることは、第２の接点と第３の電気端子との間のワイヤ結合部を作ることである。
本明細書に組み込まれるとともに本明細書の一部を構成する添付の図面は、本発明の１つ又は複数の実施形態を示し、詳細な説明とともに、本発明の原理及び実施態様を説明する役割を果たす。図面は一定の縮尺ではない。
本発明による電流センサの底部側への上面図である。 電流センサの断面図である。 本発明による電流センサの更なる実施形態の底部側への上面図である。 本発明による電流センサの更なる実施形態の底部側への上面図である。 Ｓｉ貫通電極（ＴＳＶ）の断面図である。 本発明による電流センサの更なる実施形態の断面図である。
図１及び図２は、本発明による電流センサ１の一実施形態を示している。図１は、電流センサ１の底部側への図を示しており、図２は、図１の線Ｉ−Ｉに沿った断面を示している。図１において、多くの要素が、透明であるかのように示されている。電流センサ１は、プラスチックのハウジング２、電流導体３、半導体チップ４、並びに、１つ又は複数の第１の電気端子５、１つ又は複数の第２の電気端子６及び少なくとも３つの第３の電気端子７を備える。電気端子５、６及び７は、ハウジング２の縁に沿って配置され、ハウジング２の外側に露出される。この実施形態では、ハウジング２は、いわゆるＱＦＮパッケージ（クワッドフラットノーリードパッケージ）である。電流導体３は、第１の部分８、測定部分９及び第２の部分１０を有する第１のリードフレーム部分から形成される。第１の部分８は１つ又は複数の第１の電気端子５を含み、第２の部分１０は１つ又は複数の第２の電気端子６を含む。電気端子５及び６は、リードフレームの第１の部分８及び第２の部分１０の、ハウジング２の外側に露出されるとともに、電流導体３を、プリント回路基板等の外側（遮断されるか又は遮断されない）電流導体に接続するのに使用される部分である。第１の電気端子５及び第２の電気端子６のそれぞれの形状は、実線によって示されている。１つ又は複数の第１の電気端子５及び１つ又は複数の第２の電気端子６は、電流導体３の、ハウジング２の外側から及びハウジング２の外側に測定される電流を供給及び排出するのに使用される部分であり：使用時に、電流センサ１はプリント回路基板等に取り付けられ、測定される電流は、１つ又は複数の第１の端子５、第１の部分８、測定部分９、第２の部分１０を通して供給され、１つ又は複数の第２の端子６を通して排出される。測定部分９、並びに、第１の部分８及び第２の部分１０の隣接する部分は、ハウジング２内に封入することができるか、又は、ハウジング２と面一であり、したがって、ハウジング２の外側に露出されることができる。第３の電気端子７は、半導体チップ４に電力を供給するとともに、測定部分９を通って流れる電流に応答して少なくとも１つの出力信号を出力するのに使用される。付加的な第３の電気端子７を設け、例えば、校正ステップにおいて電流センサ１の感度を調整するために、電子回路を試験及び／又は構成することができる。第１の部分８、測定部分９、第２の部分１０及び端子５〜７は、全て同じ材料、すなわち金属リードフレームから作製され、そのフレームは、製造プロセスの終わりにおいて切り取られる。
図３及び図４は、本発明による電流センサ１の２つの更なる実施形態を示しており、図１のように、電流センサ１の底部側への図を示している。図１、図３及び図４において示されている実施形態は、第１の端子５及び第２の端子６の数及び配置、並びに、電流導体３のレイアウトが互いに異なる。外部の電流導体と電流導体３との間のオーム抵抗を低減するために、可能な限り多くの第１の電気端子５及び第２の電気端子６を有することが好ましい。したがって、図１及び図３において示されているように、ハウジング２の３つの縁に配置される第１の端子及び第２の端子を有することが好ましい。図４において示されている実施形態では、第１の電気端子５及び第２の電気端子６は、ハウジング２の２つの反対の側に配置される。しかし、特定の用途に関して、１つのみの第１の電気端子５及び１つのみの第２の電気端子６があるものとすることができる。
半導体チップ４は、アクティブ表面１１、及び、アクティブ表面１１とは反対側の後面１２を有する。アクティブ表面１１は、１つ又は複数の磁場センサ１３、及び、１つ又は複数の磁場センサ１３を動作させるとともに、少なくとも１つの出力信号を出力するための好ましくは電子回路も備える。１つ又は複数の磁場センサ１３は好ましくは、Ｚ方向に延び、したがって電流導体３の測定部分８に隣接して配置される測定部分９を通って流れる電流によって生成される磁場の成分に敏感である。１つ又は複数の磁場センサ１３は代替的に、Ｘ方向に延び、したがって電流導体３の測定部分８にわたって配置される測定部分９を通って流れる電流によって生成される磁場の成分に対して敏感であってもよい。１つ又は複数の磁場センサ１３は、例えば、ホール効果センサ、ＡＭＲ（異方性磁気抵抗）センサ、ＧＭＲセンサ（巨大磁気抵抗）、及び／又は、磁場コンセントレータを含むホール効果センサであるものとすることができる。１つ又は複数の磁場センサ１３は、ＣＭＯＳ技術で作製し、アクティブ表面１１に配置されるようなものとすることができるが、代替的には、例えばＧａＡｓ基板を使用して別の技術で作製してもよく、これは次に、半導体チップ４のアクティブ表面１１に配置される。
半導体チップ４は、アクティブ表面１１に配置される複数の第１の接点１４、同じ数の電気的な貫通接続部、及び、後面１２に配置される同じ数の第２の接点１７を備える。第２の接点１７は、再配線層を通常は使用して作製されるとともに、所望の位置に配置されるため、再配線接点とも称される。この実施形態では、電気的な貫通接続部は、いわゆるＴＳＶ１５（Ｓｉ貫通電極）である。第２の接点１７は、第３の電気端子７の近傍にある。電気的な貫通接続部、この場合はＴＳＶ１５は、第１の接点１４にわたって配置される。第２の接点１７は、ＴＳＶ１５から横方向に変位される。第１の接点１４は好ましくは、Ｃｕ若しくはＡｌから作製されるか又はＣｕ若しくはＡｌを含む。Ａｌは、例えばＡｌＳｉＣｕ合金又はＡｌＣｕ合金として、Ｓｉ及び／又はＣｕと組み合わせて使用することができる。ＴＳＶ１５は、複数の異なる層、例えば、側壁保護層、バリア／接着層、種層及び金属層を含む。バリア／接着層は、例えば、Ｔｉを含む層、例えばＴｉＮ層であるものとすることができ、種層はＣｕ層であるものとすることができ、金属層もＣｕであり、特に、電気めっきＣｕであるものとすることができる。例えばＴｉＷのバリア層、Ｗの種層及びＣｕ又はＷ又はＡｌＣｕの層である、層の他の組み合わせも可能である。種層及び金属層を使用して第２の接点１７を形成することもできる。代替的には、異なる導電材料をＴＳＶ１５及び第２の接点１７に使用することができる。特に電気めっき、ＰＶＤ（物理的気相成長法）、ＰＥ−ＣＶＤ（プラズマ強化化学蒸着）及びＭＯＣＶＤ（有機金属気相成長法）である、複数の異なる方法を使用して導電材料を堆積させることができる。そのため、第１の接点１４のそれぞれは、ＴＳＶ１５のうちの１つ及び金属線を介して、第２の接点１７のうちの１つに電気的に接続される。したがって、ＴＳＶ１５は、アクティブ表面１１に配置される第１の接点１４と、半導体チップ４の後面１２に配置される第２の接点１７との間に電気接続部を提供する。
半導体チップ４は、アクティブ表面１１が電流導体３に面する状態で電流導体３に取り付けられる。第２の接点１７は、好ましくはワイヤ結合部１９によって第３の電気端子７に電気的に接続される。
高い絶縁耐力を達成するために、半導体チップ４は好ましくは、アクティブ表面１１に配置される１つ又は複数の絶縁層１６を有し、１つ又は複数の絶縁層１６は好ましくは、アクティブ表面１１を完全に覆うが、アクティブ表面１１を少なくとも部分的に覆い、すなわち、アクティブ表面１１の、電流導体３の上に直接的にある部分を覆う。より好ましくは、１つ又は複数の絶縁層１６のうちの少なくとも１つは、半導体チップ４の縁の少なくとも２つにわたって少なくとも０．４ｍｍだけ突出する。そのため、１つ又は複数の絶縁層１６は、電流導体３と半導体チップ４との間のいずれの場所にも、０．４ｍｍの最小隔離距離を提供する。１つ又は複数の絶縁層１６は、セラミックプレート又はテープ又はダイアタッチフィルム（ＤＡＦ）を含むことができる。さらに、電流導体３の任意の部分と第３の電気端子７との間の最小距離は、少なくとも４ｍｍ、幾つかの場合に少なくとも７ｍｍである。
さらに又は代替的に、保護層、特に酸化ケイ素又は窒化ケイ素又はポリイミドから作製される保護層は、電子回路と電流導体３との間の高電圧分離を提供するために、第１の接点１４を覆うことができる。
図５は、ＴＳＶ１５の断面を示している。ＴＳＶ１５は、第１の接点１４にわたって配置され、導電層、例えば金属層２１が設けられる穴である。金属層２１は、第１の接点１４と第２の接点１７との間に電気接続部を作る。第１の接点１４は、アクティブ表面１１上にあり、一方で、第２の接点１７は半導体チップ４の後面１２にある。ＴＳＶ１５は、通常は約５０マイクロメートルの直径を有する円形の断面を有することができるが、任意の他の好適な断面及び／又はサイズを有することができる。ＴＳＶ１５の穴は、ＲＩＥ（反応性イオンエッチング）プロセスによって作製される。したがって、ＴＳＶ１５の側壁は、実質的に垂直な壁である。上述したように、異なる材料の層を使用して、ＴＳＶ１５、特に側壁保護層２２、接着／バリア層、及び、接着／バリア層上に堆積される種層が作製されており、２つの層が参照符号２３及び金属層２１によって示されている。
別の実施形態では、ハウジングはＳＯＩＣハウジングであるものとすることができ、第１の電気端子５、第２の電気端子６及び第３の電気端子７は、ハウジング２から突出するリード線である。
第２の接点１７とＴＳＶ１５との間の電気接続部を作るのに使用される金属層は、後面１２の残りのエリアも少なくとも部分的に覆い、電磁遮蔽を提供することができる。
半導体チップ４のアクティブ表面１１は、１つ又は複数の構造化された金属層を含み、磁場センサを含む電気的な構成要素間に電気接続部を提供する。金属層のうちの１つは、半導体チップ４と電流導体３との間の容量結合を低減し、したがって、電流導体３によって誘発される電磁波による障害の影響を低減又は排除するために、少なくとも磁場センサ及び／又は電子回路の幾つかのアナログ部分にわたって配置され、使用時に、接地（ＧＮＤ）に電気的に接続されることができる。電子回路のデジタル部分もこの金属層によって覆うことができる。したがって、金属層は、対応するＴＳＶ１５を介して、電源のＧＮＤを半導体チップ４の電子回路に供給するのに使用される第３の電気端子７に接続される上記第１の接点１４のうちの１つに接続されるか、又は、付加的なＴＳＶ１５の下に配置され、したがって、ワイヤ結合部によって、使用時にＧＮＤに接続される付加的な第３の端子７に接続される付加的な第２の接点１７に接続されることができる。図６は、そのような接地された金属層２０を有する電流センサ１の一実施形態の断面を示している。
本発明は幾つかの利点を提供する：
−電流導体を外部に接続するのに使用される第１の電気端子及び第２の電気端子を、ハウジングの３つの縁に沿って配置することができる。可能な限り多くの第１の電気端子及び第２の電気端子を配置することができ、これは、これらの端子のそれぞれがオーム抵抗を低減するためである。
−半導体チップのアクティブ表面は、電流導体から完全に絶縁され、したがって、高い絶縁耐力を提供する。
−電流導体と第３の電気端子のいずれかとの間の最小距離は比較的大きく、加えて絶縁耐力を増大させる。
−多くの場合に、熱的変動から生じる、フリップチップ技術を使用するときに生じるはんだボールと第３の電気端子との間の亀裂が減少する。
−ワイヤ結合技術は、損傷に対する電流センサの高いロバスト性を保証し、これを低コストで保証する。
本発明の実施形態及び用途を示し記載したが、本開示の恩恵を受ける当業者には、本明細書における発明の概念から逸脱することなく、上記で述べたものよりも多くの変更形態が可能であることが明らかであろう。本発明はしたがって、添付の特許請求の範囲の主旨及びそれらの均等物におけるものを除いて、限定されないものとする。

Claims (15)

  1. 電流センサ（１）であって、
    ハウジング（２）、
    第１の部分（８）、測定部分（９）及び第２の部分（１０）を有する電流導体（３）を形成する第１のリードフレーム部分であって、前記第１の部分（８）は１つ又は複数の第１の電気端子（５）を含み、前記第２の部分（１０）は１つ又は複数の第２の電気端子（６）を含む、第１のリードフレーム部分、
    第３の電気端子（７）を形成する第２のリードフレーム部分、並びに
    アクティブ表面（１１）及び後面（１２）を有する半導体チップ（４）
    を備え、
    前記半導体チップ（４）は、前記アクティブ表面（１１）内又は該アクティブ表面（１１）上に配置される１つ又は複数の磁場センサ（１３）を有し、
    前記半導体チップ（４）は、前記アクティブ表面（１１）が前記第１のリードフレーム部分に面する状態で該第１のリードフレーム部分に取り付けられ、
    前記半導体チップ（４）の前記アクティブ表面（１１）は第１の接点（１４）を含み、
    前記半導体チップ（４）は、前記第１の接点（１４）にわたって配置されるとともに電気的に接続される電気的な貫通接続部を含み、
    前記半導体チップ（４）の前記後面（１２）は第２の接点（１７）を含み、該第２の接点（１７）のそれぞれは、前記電気的な貫通接続部のうちの１つに電気的に接続され、
    前記第２の接点（１７）は前記第３の電気端子（７）に電気的に接続され、
    前記第１の接点（１４）、前記電気的な貫通接続部及び前記第２の接点（１７）の数は、少なくとも３つである、電流センサ。
  2. 前記電気的な貫通接続部はＳｉ貫通電極（１５）である、請求項１に記載の電流センサ。
  3. 前記第２の接点（１７）は、ワイヤ結合部（１９）によって前記第３の電気端子（７）に電気的に接続される、請求項１又は２に記載の電流センサ。
  4. 前記半導体チップ（４）の前記アクティブ表面（１１）と前記電流導体（３）との間に配置されるとともに、前記アクティブ表面（１１）を少なくとも部分的に覆う１つ又は複数の絶縁層（１６）を更に備える、請求項１〜３のいずれか一項に記載の電流センサ。
  5. 前記１つ又は複数の絶縁層（１６）のうちの少なくとも１つは、前記半導体チップ（４）の２つ以上の縁にわたって突出する、請求項４に記載の電流センサ。
  6. 前記１つ又は複数の絶縁層（１６）はセラミックプレートを含む、請求項４又は５に記載の電流センサ。
  7. 前記第１の電気端子（５）及び前記第２の電気端子（６）は、前記ハウジング（２）の２つの縁に配置される、請求項１〜６のいずれか一項に記載の電流センサ。
  8. 前記第１の電気端子（５）及び前記第２の電気端子（６）は、前記ハウジング（２）の３つの縁に配置される、請求項１〜６のいずれか一項に記載の電流センサ。
  9. 前記第１の接点（１４）は保護層によって覆われる、請求項１〜８のいずれか一項に記載の電流センサ。
  10. 金属層が、前記アクティブ表面（１１）に配置される電子回路の少なくとも幾つかの部分と前記電流導体（３）との間に配置され、前記金属層は、前記第１の接点（１４）のうちの１つに電気的に接続される、請求項１〜９のいずれか一項に記載の電流センサ。
  11. 電流センサ（１）を作製する方法であって、
    第１のリードフレーム部分、第２のリードフレーム部分、並びに、前記第１のリードフレーム部分及び前記第２のリードフレーム部分を接続するフレームを有するリードフレームを準備することであって、前記第１のリードフレーム部分は、第１の部分（８）、測定部分（９）及び第２の部分（１０）を有する電流導体（３）を形成し、前記第１の部分（８）は、１つ又は複数の第１の電気端子（５）を含み、前記第２の部分（１０）は１つ又は複数の第２の電気端子（６）を含み、前記第２のリードフレーム部分は第３の電気端子（７）を形成する、準備すること、
    半導体チップ（４）を準備することであって、該半導体チップ（４）は、
    アクティブ表面（１１）内又はアクティブ表面（１１）上に配置される１つ又は複数の磁場センサ（１３）、
    前記アクティブ表面（１１）に配置される第１の接点（１４）、
    前記第１の接点（１４）にわたって配置されるとともに電気的に接続される電気的な貫通接続部、
    前記半導体チップ（４）の後面（１２）に配置される第２の接点（１７）であって、該第２の接点（１７）のそれぞれは、前記電気的な貫通接続部のうちの１つに電気的に接続され、
    前記後面（１２）は、前記アクティブ表面（１１）とは反対側に配置され、前記第１の接点（１４）、前記電気的な貫通接続部及び前記第２の接点（１７）の数は少なくとも３つである、準備すること、
    前記アクティブ表面（１１）が前記第１のリードフレーム部分に面する状態で前記半導体チップ（４）を前記第１のリードフレーム部分に取り付けること、
    前記第２の接点（１７）と前記第３の電気端子（７）との間の電気接続部を作ること、
    ハウジング（２）を作製すること、並びに
    前記リードフレームのフレームを切り取ること
    を含む、方法。
  12. 前記電気的な貫通接続部はＳｉ貫通電極（１５）である、請求項１１に記載の方法。
  13. 前記第２の接点（１７）と前記第３の電気端子（７）との間の電気接続部を作ることは、前記第２の接点（１７）と前記第３の電気端子（７）との間のワイヤ結合部（１９）を作ることである、請求項１１又は１２に記載の方法。
  14. 前記第１の電気端子（５）及び前記第２の電気端子（６）は、前記ハウジング（２）の２つの縁に配置される、請求項１１〜１３のいずれか一項に記載の方法。
  15. 前記第１の電気端子（５）及び前記第２の電気端子（６）は、前記ハウジング（２）の３つの縁に配置される、請求項１１〜１３のいずれか一項に記載の方法。
JP2017224598A 2016-12-12 2017-11-22 電流センサ及び電流センサを作製する方法 Pending JP2018096978A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/376,584 US10290554B2 (en) 2016-12-12 2016-12-12 Current sensor and method of making a current sensor
US15/376,584 2016-12-12

Publications (1)

Publication Number Publication Date
JP2018096978A true JP2018096978A (ja) 2018-06-21

Family

ID=60574431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017224598A Pending JP2018096978A (ja) 2016-12-12 2017-11-22 電流センサ及び電流センサを作製する方法

Country Status (6)

Country Link
US (1) US10290554B2 (ja)
EP (1) EP3333580A1 (ja)
JP (1) JP2018096978A (ja)
KR (1) KR20180067411A (ja)
CN (1) CN108226627A (ja)
CH (1) CH713241A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3090120B1 (fr) * 2018-12-12 2021-12-10 Melexis Tech Capteur de courant à conducteur de courant intégré
CN111721989A (zh) * 2019-03-22 2020-09-29 迈来芯电子科技有限公司 电流传感器
DE102020108880B4 (de) * 2020-03-31 2024-05-08 Infineon Technologies Ag Sensorvorrichtungen mit Bypassstrompfad und zugehörige Herstellungsverfahren
CN111668365A (zh) * 2020-06-11 2020-09-15 苏州纳芯微电子股份有限公司 应用于电流传感器的隔离结构及电流传感器
CN112595874B (zh) * 2020-12-16 2024-01-26 成都芯进电子有限公司 一种高绝缘电压单芯片电流传感器封装结构
US11519946B1 (en) * 2021-08-23 2022-12-06 Allegro Microsystems, Llc Packaged current sensor integrated circuit
US11768229B2 (en) * 2021-08-23 2023-09-26 Allegro Microsystems, Llc Packaged current sensor integrated circuit
KR102521738B1 (ko) * 2023-03-14 2023-04-17 (주)에너담 무전원 스위치형 전류 센서

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107382A (ja) 2000-09-27 2002-04-10 Asahi Kasei Corp 半導体装置およびその製造方法、並びに電流センサ
US7129691B2 (en) 2001-11-01 2006-10-31 Sentron Ag Current sensor and current sensor manufacturing method
US20060219436A1 (en) 2003-08-26 2006-10-05 Taylor William P Current sensor
US7709754B2 (en) 2003-08-26 2010-05-04 Allegro Microsystems, Inc. Current sensor
US9222992B2 (en) * 2008-12-18 2015-12-29 Infineon Technologies Ag Magnetic field current sensors
US8283742B2 (en) 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors
US8722514B2 (en) 2011-01-17 2014-05-13 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof
KR20140077590A (ko) 2012-12-14 2014-06-24 삼성전기주식회사 홀 센서 및 그 제조 방법
CH707687B1 (de) 2013-03-08 2016-09-15 Melexis Technologies Nv Stromsensor.
US9658296B2 (en) 2013-07-10 2017-05-23 Infineon Technologies Ag Current sensor device
EP3275025B1 (en) 2015-04-10 2020-05-06 Allegro MicroSystems, LLC Hall effect sensing element

Also Published As

Publication number Publication date
US20180166350A1 (en) 2018-06-14
EP3333580A1 (en) 2018-06-13
KR20180067411A (ko) 2018-06-20
US10290554B2 (en) 2019-05-14
CH713241A2 (de) 2018-06-15
CN108226627A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
JP2018096978A (ja) 電流センサ及び電流センサを作製する方法
US11262385B2 (en) Systems and methods for integrated shielding in a current sensor
CN105247678B (zh) 具有暴露的传感器阵列的传感器封装以及制造其的方法
EP2342747B1 (en) Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
CN104034935A (zh) 电流传感器
CN108155157B (zh) 包括引线框的集成电路封装体
CN106461705A (zh) 电流传感器
US9231118B2 (en) Chip package with isolated pin, isolated pad or isolated chip carrier and method of making the same
WO2011151961A1 (ja) 半導体装置及びその製造方法
US20230314485A1 (en) Current sensor
JP6256819B2 (ja) 電流センサ及び電流測定装置
US9331046B2 (en) Integrated circuit package with voltage distributor
CN102153045A (zh) 具微机电元件的封装结构及其制法
US20160313375A1 (en) Chip scale current sensor package and method of producing a current sensor package
CN207067372U (zh) 霍尔传感器以及镜头模块
KR101868760B1 (ko) 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈
US6924537B2 (en) Semiconductor device including a potential drawing portion formed at a corner
EP3712630B1 (en) Magnetic field sensor
CN109075155B (zh) 封装电路系统结构
JP2016046477A (ja) 半導体装置
JP2013229116A (ja) 加速度信号処理装置および電子デバイス