JP2018096978A - 電流センサ及び電流センサを作製する方法 - Google Patents
電流センサ及び電流センサを作製する方法 Download PDFInfo
- Publication number
- JP2018096978A JP2018096978A JP2017224598A JP2017224598A JP2018096978A JP 2018096978 A JP2018096978 A JP 2018096978A JP 2017224598 A JP2017224598 A JP 2017224598A JP 2017224598 A JP2017224598 A JP 2017224598A JP 2018096978 A JP2018096978 A JP 2018096978A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- electrical
- semiconductor chip
- current sensor
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 230000008878 coupling Effects 0.000 claims abstract description 3
- 238000010168 coupling process Methods 0.000 claims abstract description 3
- 238000005859 coupling reaction Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims description 2
- 241000724291 Tobacco streak virus Species 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910016570 AlCu Inorganic materials 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012995 silicone-based technology Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/28—Arrangements for measuring currents or voltages or for indicating presence or sign thereof adapted for measuring in circuits having distributed constants
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
- G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
- G01R15/205—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using magneto-resistance devices, e.g. field plates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
- G01R15/207—Constructional details independent of the type of device used
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
【課題】信頼性が高く、製造しやすい電流センサを提供する。
【解決手段】電流センサ1が、第1の部分8、測定部分9及び第2の部分10を有する電流導体3を備え、第1の部分8は1つ又は複数の第1の電気端子5を含み、第2の部分10は1つ又は複数の第2の電気端子6を含む。更に、第3の電気端子7及び半導体チップ4を備える。半導体チップ4は、アクティブ表面内に配置される1つ又は複数の磁場センサを有し、アクティブ表面が電流導体3に面する状態で電流導体3に取り付けられる。アクティブ表面は第1の接点14を含む。半導体チップ4は、第1の接点14にわたって配置されるとともに電気的に接続される電気的な貫通接続部を含む。半導体チップ4の後面が第2の接点17を含み、第2の接点17のそれぞれは、電気的な貫通接続部のうちの1つに電気的に接続される。ワイヤ結合部19が、第2の接点17と第3の電気端子7とを電気的に接続する。
【選択図】図1
【解決手段】電流センサ1が、第1の部分8、測定部分9及び第2の部分10を有する電流導体3を備え、第1の部分8は1つ又は複数の第1の電気端子5を含み、第2の部分10は1つ又は複数の第2の電気端子6を含む。更に、第3の電気端子7及び半導体チップ4を備える。半導体チップ4は、アクティブ表面内に配置される1つ又は複数の磁場センサを有し、アクティブ表面が電流導体3に面する状態で電流導体3に取り付けられる。アクティブ表面は第1の接点14を含む。半導体チップ4は、第1の接点14にわたって配置されるとともに電気的に接続される電気的な貫通接続部を含む。半導体チップ4の後面が第2の接点17を含み、第2の接点17のそれぞれは、電気的な貫通接続部のうちの1つに電気的に接続される。ワイヤ結合部19が、第2の接点17と第3の電気端子7とを電気的に接続する。
【選択図】図1
Description
本発明は、ICハウジング(IC=集積回路)内に包装されるとともに、測定される電流が通って流れる一体化された電流導体を有する電流センサに関する。本発明は、そのような電流センサを作製する方法に更に関する。
電流センサは、多くの構造及び変形形態で入手可能である。電流によって生成される磁場を検出し、従来のICハウジング内に包装されるとともに、測定される電流が通って流れる電流導体がハウジングを通してガイドされる電流センサが、例えば、特許文献1、特許文献2、特許文献3及び特許文献4から既知である。そのような電流センサは、電気端子を取り付けるとともに製造するために使用されるリードフレームの一部として形成される電流導体、及び、リードフレームに取り付けられる半導体チップを含み、この半導体チップは、少なくとも1つの磁場センサ、並びに、その動作及びその出力信号を処理するために必要な電子部品を備える。
現在の電流センサは、多くの要件、特に高い感度、温度変化及び応力に対する耐性、電流導体と電子部品との間の通常は2kV〜4kVの高い絶縁耐力、並びに、最終的に低い製造コストを満たす必要がある。
本発明の目的は、かなり信頼性が高く、製造しやすい電流センサを開発することである。
本発明による電流センサは、
ハウジング、
第1の部分、測定部分及び第2の部分を有する電流導体を形成する第1のリードフレーム部分であって、第1の部分は1つ又は複数の第1の電気端子を含み、第2の部分は1つ又は複数の第2の電気端子を含む、第1のリードフレーム部分、
第3の電気端子を形成する第2のリードフレーム部分、並びに
アクティブ表面及び後面を有する半導体チップ
を備え、
半導体チップは、アクティブ表面内又はアクティブ表面上に配置される1つ又は複数の磁場センサを有し、
半導体チップは、アクティブ表面が第1のリードフレーム部分に面する状態で第1のリードフレーム部分に取り付けられ、
半導体チップのアクティブ表面は第1の接点を含み、
半導体チップは、第1の接点にわたって配置されるとともに電気的に接続される電気的な貫通接続部を含み、
半導体チップの後面は第2の接点を含み、第2の接点のそれぞれは、電気的な貫通接続部のうちの1つに電気的に接続され、
第2の接点は第3の電気端子に電気的に接続され、
第1の接点、電気的な貫通接続部及び第2の接点の数は、電力を提供するとともに、測定された電流に応答して出力信号を出力するために、少なくとも3つである。
ハウジング、
第1の部分、測定部分及び第2の部分を有する電流導体を形成する第1のリードフレーム部分であって、第1の部分は1つ又は複数の第1の電気端子を含み、第2の部分は1つ又は複数の第2の電気端子を含む、第1のリードフレーム部分、
第3の電気端子を形成する第2のリードフレーム部分、並びに
アクティブ表面及び後面を有する半導体チップ
を備え、
半導体チップは、アクティブ表面内又はアクティブ表面上に配置される1つ又は複数の磁場センサを有し、
半導体チップは、アクティブ表面が第1のリードフレーム部分に面する状態で第1のリードフレーム部分に取り付けられ、
半導体チップのアクティブ表面は第1の接点を含み、
半導体チップは、第1の接点にわたって配置されるとともに電気的に接続される電気的な貫通接続部を含み、
半導体チップの後面は第2の接点を含み、第2の接点のそれぞれは、電気的な貫通接続部のうちの1つに電気的に接続され、
第2の接点は第3の電気端子に電気的に接続され、
第1の接点、電気的な貫通接続部及び第2の接点の数は、電力を提供するとともに、測定された電流に応答して出力信号を出力するために、少なくとも3つである。
当該技術分野において、「電気的なSi貫通接続部」という用語は、多くの場合に、多くの用途がシリコンベースの技術を使用するため、「電気的な貫通接続部」という用語と同義語として使用される。電気的な貫通接続部は、Si貫通電極であるものとすることができる。第2の接点は好ましくは、ワイヤ結合部によって第3の電気端子に電気的に接続される。電流センサは、半導体チップのアクティブ表面と電流導体との間に配置されるとともに、アクティブ表面を少なくとも部分的に覆う1つ又は複数の絶縁層を更に含むことができる。好ましくは、1つ又は複数の絶縁層のうちの少なくとも1つは、半導体チップの2つ以上の縁にわたって突出する。1つ又は複数の絶縁層はセラミックプレートを含むことができる。第1の端子及び第2の端子は、ハウジングの2つの縁、好ましくはハウジングの3つの縁に配置され、オーム抵抗を最小限に抑える。第1の接点は、保護層によって覆うことができる。金属層を、電子回路の少なくとも幾つかの部分と電流導体との間に配置することができ、金属層は、第1の接点のうちの1つに電気的に接続される。
本発明による電流センサを作製する方法は、
第1のリードフレーム部分、第2のリードフレーム部分、並びに、第1のリードフレーム部分及び第2のリードフレーム部分を接続するフレームを有するリードフレームを準備することであって、第1のリードフレーム部分は、第1の部分、測定部分及び第2の部分を有する電流導体を形成し、第1の部分は、1つ又は複数の第1の電気端子を含み、第2の部分は1つ又は複数の第2の電気端子を含み、第2のリードフレーム部分は第3の電気端子を形成する、準備すること、
半導体チップを準備することであって、半導体チップは、
アクティブ表面内又はアクティブ表面上に配置される1つ又は複数の磁場センサ、
アクティブ表面に配置される第1の接点、
第1の接点にわたって配置されるとともに電気的に接続される電気的な貫通接続部、
半導体チップの後面に配置される第2の接点であって、第2の接点のそれぞれは、電気的な貫通接続部のうちの1つに電気的に接続され、後面は、アクティブ表面とは反対側に配置され、第1の接点、電気的な貫通接続部及び第2の接点の数は少なくとも3つである、第2の接点
を備える、準備すること、
アクティブ表面が第1のリードフレーム部分に面する状態で半導体チップを第1のリードフレーム部分に取り付けること、
第2の接点と第3の電気端子との間の電気接続部を作ること、
ハウジングを作製すること、並びに
リードフレームのフレームを切り取ること
を含む。
第1のリードフレーム部分、第2のリードフレーム部分、並びに、第1のリードフレーム部分及び第2のリードフレーム部分を接続するフレームを有するリードフレームを準備することであって、第1のリードフレーム部分は、第1の部分、測定部分及び第2の部分を有する電流導体を形成し、第1の部分は、1つ又は複数の第1の電気端子を含み、第2の部分は1つ又は複数の第2の電気端子を含み、第2のリードフレーム部分は第3の電気端子を形成する、準備すること、
半導体チップを準備することであって、半導体チップは、
アクティブ表面内又はアクティブ表面上に配置される1つ又は複数の磁場センサ、
アクティブ表面に配置される第1の接点、
第1の接点にわたって配置されるとともに電気的に接続される電気的な貫通接続部、
半導体チップの後面に配置される第2の接点であって、第2の接点のそれぞれは、電気的な貫通接続部のうちの1つに電気的に接続され、後面は、アクティブ表面とは反対側に配置され、第1の接点、電気的な貫通接続部及び第2の接点の数は少なくとも3つである、第2の接点
を備える、準備すること、
アクティブ表面が第1のリードフレーム部分に面する状態で半導体チップを第1のリードフレーム部分に取り付けること、
第2の接点と第3の電気端子との間の電気接続部を作ること、
ハウジングを作製すること、並びに
リードフレームのフレームを切り取ること
を含む。
好ましくは、第2の接点と第3の電気端子との間の電気接続部を作ることは、第2の接点と第3の電気端子との間のワイヤ結合部を作ることである。
本明細書に組み込まれるとともに本明細書の一部を構成する添付の図面は、本発明の1つ又は複数の実施形態を示し、詳細な説明とともに、本発明の原理及び実施態様を説明する役割を果たす。図面は一定の縮尺ではない。
図1及び図2は、本発明による電流センサ1の一実施形態を示している。図1は、電流センサ1の底部側への図を示しており、図2は、図1の線I−Iに沿った断面を示している。図1において、多くの要素が、透明であるかのように示されている。電流センサ1は、プラスチックのハウジング2、電流導体3、半導体チップ4、並びに、1つ又は複数の第1の電気端子5、1つ又は複数の第2の電気端子6及び少なくとも3つの第3の電気端子7を備える。電気端子5、6及び7は、ハウジング2の縁に沿って配置され、ハウジング2の外側に露出される。この実施形態では、ハウジング2は、いわゆるQFNパッケージ(クワッドフラットノーリードパッケージ)である。電流導体3は、第1の部分8、測定部分9及び第2の部分10を有する第1のリードフレーム部分から形成される。第1の部分8は1つ又は複数の第1の電気端子5を含み、第2の部分10は1つ又は複数の第2の電気端子6を含む。電気端子5及び6は、リードフレームの第1の部分8及び第2の部分10の、ハウジング2の外側に露出されるとともに、電流導体3を、プリント回路基板等の外側(遮断されるか又は遮断されない)電流導体に接続するのに使用される部分である。第1の電気端子5及び第2の電気端子6のそれぞれの形状は、実線によって示されている。1つ又は複数の第1の電気端子5及び1つ又は複数の第2の電気端子6は、電流導体3の、ハウジング2の外側から及びハウジング2の外側に測定される電流を供給及び排出するのに使用される部分であり:使用時に、電流センサ1はプリント回路基板等に取り付けられ、測定される電流は、1つ又は複数の第1の端子5、第1の部分8、測定部分9、第2の部分10を通して供給され、1つ又は複数の第2の端子6を通して排出される。測定部分9、並びに、第1の部分8及び第2の部分10の隣接する部分は、ハウジング2内に封入することができるか、又は、ハウジング2と面一であり、したがって、ハウジング2の外側に露出されることができる。第3の電気端子7は、半導体チップ4に電力を供給するとともに、測定部分9を通って流れる電流に応答して少なくとも1つの出力信号を出力するのに使用される。付加的な第3の電気端子7を設け、例えば、校正ステップにおいて電流センサ1の感度を調整するために、電子回路を試験及び/又は構成することができる。第1の部分8、測定部分9、第2の部分10及び端子5〜7は、全て同じ材料、すなわち金属リードフレームから作製され、そのフレームは、製造プロセスの終わりにおいて切り取られる。
図3及び図4は、本発明による電流センサ1の2つの更なる実施形態を示しており、図1のように、電流センサ1の底部側への図を示している。図1、図3及び図4において示されている実施形態は、第1の端子5及び第2の端子6の数及び配置、並びに、電流導体3のレイアウトが互いに異なる。外部の電流導体と電流導体3との間のオーム抵抗を低減するために、可能な限り多くの第1の電気端子5及び第2の電気端子6を有することが好ましい。したがって、図1及び図3において示されているように、ハウジング2の3つの縁に配置される第1の端子及び第2の端子を有することが好ましい。図4において示されている実施形態では、第1の電気端子5及び第2の電気端子6は、ハウジング2の2つの反対の側に配置される。しかし、特定の用途に関して、1つのみの第1の電気端子5及び1つのみの第2の電気端子6があるものとすることができる。
半導体チップ4は、アクティブ表面11、及び、アクティブ表面11とは反対側の後面12を有する。アクティブ表面11は、1つ又は複数の磁場センサ13、及び、1つ又は複数の磁場センサ13を動作させるとともに、少なくとも1つの出力信号を出力するための好ましくは電子回路も備える。1つ又は複数の磁場センサ13は好ましくは、Z方向に延び、したがって電流導体3の測定部分8に隣接して配置される測定部分9を通って流れる電流によって生成される磁場の成分に敏感である。1つ又は複数の磁場センサ13は代替的に、X方向に延び、したがって電流導体3の測定部分8にわたって配置される測定部分9を通って流れる電流によって生成される磁場の成分に対して敏感であってもよい。1つ又は複数の磁場センサ13は、例えば、ホール効果センサ、AMR(異方性磁気抵抗)センサ、GMRセンサ(巨大磁気抵抗)、及び/又は、磁場コンセントレータを含むホール効果センサであるものとすることができる。1つ又は複数の磁場センサ13は、CMOS技術で作製し、アクティブ表面11に配置されるようなものとすることができるが、代替的には、例えばGaAs基板を使用して別の技術で作製してもよく、これは次に、半導体チップ4のアクティブ表面11に配置される。
半導体チップ4は、アクティブ表面11に配置される複数の第1の接点14、同じ数の電気的な貫通接続部、及び、後面12に配置される同じ数の第2の接点17を備える。第2の接点17は、再配線層を通常は使用して作製されるとともに、所望の位置に配置されるため、再配線接点とも称される。この実施形態では、電気的な貫通接続部は、いわゆるTSV15(Si貫通電極)である。第2の接点17は、第3の電気端子7の近傍にある。電気的な貫通接続部、この場合はTSV15は、第1の接点14にわたって配置される。第2の接点17は、TSV15から横方向に変位される。第1の接点14は好ましくは、Cu若しくはAlから作製されるか又はCu若しくはAlを含む。Alは、例えばAlSiCu合金又はAlCu合金として、Si及び/又はCuと組み合わせて使用することができる。TSV15は、複数の異なる層、例えば、側壁保護層、バリア/接着層、種層及び金属層を含む。バリア/接着層は、例えば、Tiを含む層、例えばTiN層であるものとすることができ、種層はCu層であるものとすることができ、金属層もCuであり、特に、電気めっきCuであるものとすることができる。例えばTiWのバリア層、Wの種層及びCu又はW又はAlCuの層である、層の他の組み合わせも可能である。種層及び金属層を使用して第2の接点17を形成することもできる。代替的には、異なる導電材料をTSV15及び第2の接点17に使用することができる。特に電気めっき、PVD(物理的気相成長法)、PE−CVD(プラズマ強化化学蒸着)及びMOCVD(有機金属気相成長法)である、複数の異なる方法を使用して導電材料を堆積させることができる。そのため、第1の接点14のそれぞれは、TSV15のうちの1つ及び金属線を介して、第2の接点17のうちの1つに電気的に接続される。したがって、TSV15は、アクティブ表面11に配置される第1の接点14と、半導体チップ4の後面12に配置される第2の接点17との間に電気接続部を提供する。
半導体チップ4は、アクティブ表面11が電流導体3に面する状態で電流導体3に取り付けられる。第2の接点17は、好ましくはワイヤ結合部19によって第3の電気端子7に電気的に接続される。
高い絶縁耐力を達成するために、半導体チップ4は好ましくは、アクティブ表面11に配置される1つ又は複数の絶縁層16を有し、1つ又は複数の絶縁層16は好ましくは、アクティブ表面11を完全に覆うが、アクティブ表面11を少なくとも部分的に覆い、すなわち、アクティブ表面11の、電流導体3の上に直接的にある部分を覆う。より好ましくは、1つ又は複数の絶縁層16のうちの少なくとも1つは、半導体チップ4の縁の少なくとも2つにわたって少なくとも0.4mmだけ突出する。そのため、1つ又は複数の絶縁層16は、電流導体3と半導体チップ4との間のいずれの場所にも、0.4mmの最小隔離距離を提供する。1つ又は複数の絶縁層16は、セラミックプレート又はテープ又はダイアタッチフィルム(DAF)を含むことができる。さらに、電流導体3の任意の部分と第3の電気端子7との間の最小距離は、少なくとも4mm、幾つかの場合に少なくとも7mmである。
さらに又は代替的に、保護層、特に酸化ケイ素又は窒化ケイ素又はポリイミドから作製される保護層は、電子回路と電流導体3との間の高電圧分離を提供するために、第1の接点14を覆うことができる。
図5は、TSV15の断面を示している。TSV15は、第1の接点14にわたって配置され、導電層、例えば金属層21が設けられる穴である。金属層21は、第1の接点14と第2の接点17との間に電気接続部を作る。第1の接点14は、アクティブ表面11上にあり、一方で、第2の接点17は半導体チップ4の後面12にある。TSV15は、通常は約50マイクロメートルの直径を有する円形の断面を有することができるが、任意の他の好適な断面及び/又はサイズを有することができる。TSV15の穴は、RIE(反応性イオンエッチング)プロセスによって作製される。したがって、TSV15の側壁は、実質的に垂直な壁である。上述したように、異なる材料の層を使用して、TSV15、特に側壁保護層22、接着/バリア層、及び、接着/バリア層上に堆積される種層が作製されており、2つの層が参照符号23及び金属層21によって示されている。
別の実施形態では、ハウジングはSOICハウジングであるものとすることができ、第1の電気端子5、第2の電気端子6及び第3の電気端子7は、ハウジング2から突出するリード線である。
第2の接点17とTSV15との間の電気接続部を作るのに使用される金属層は、後面12の残りのエリアも少なくとも部分的に覆い、電磁遮蔽を提供することができる。
半導体チップ4のアクティブ表面11は、1つ又は複数の構造化された金属層を含み、磁場センサを含む電気的な構成要素間に電気接続部を提供する。金属層のうちの1つは、半導体チップ4と電流導体3との間の容量結合を低減し、したがって、電流導体3によって誘発される電磁波による障害の影響を低減又は排除するために、少なくとも磁場センサ及び/又は電子回路の幾つかのアナログ部分にわたって配置され、使用時に、接地(GND)に電気的に接続されることができる。電子回路のデジタル部分もこの金属層によって覆うことができる。したがって、金属層は、対応するTSV15を介して、電源のGNDを半導体チップ4の電子回路に供給するのに使用される第3の電気端子7に接続される上記第1の接点14のうちの1つに接続されるか、又は、付加的なTSV15の下に配置され、したがって、ワイヤ結合部によって、使用時にGNDに接続される付加的な第3の端子7に接続される付加的な第2の接点17に接続されることができる。図6は、そのような接地された金属層20を有する電流センサ1の一実施形態の断面を示している。
本発明は幾つかの利点を提供する:
−電流導体を外部に接続するのに使用される第1の電気端子及び第2の電気端子を、ハウジングの3つの縁に沿って配置することができる。可能な限り多くの第1の電気端子及び第2の電気端子を配置することができ、これは、これらの端子のそれぞれがオーム抵抗を低減するためである。
−半導体チップのアクティブ表面は、電流導体から完全に絶縁され、したがって、高い絶縁耐力を提供する。
−電流導体と第3の電気端子のいずれかとの間の最小距離は比較的大きく、加えて絶縁耐力を増大させる。
−多くの場合に、熱的変動から生じる、フリップチップ技術を使用するときに生じるはんだボールと第3の電気端子との間の亀裂が減少する。
−ワイヤ結合技術は、損傷に対する電流センサの高いロバスト性を保証し、これを低コストで保証する。
−電流導体を外部に接続するのに使用される第1の電気端子及び第2の電気端子を、ハウジングの3つの縁に沿って配置することができる。可能な限り多くの第1の電気端子及び第2の電気端子を配置することができ、これは、これらの端子のそれぞれがオーム抵抗を低減するためである。
−半導体チップのアクティブ表面は、電流導体から完全に絶縁され、したがって、高い絶縁耐力を提供する。
−電流導体と第3の電気端子のいずれかとの間の最小距離は比較的大きく、加えて絶縁耐力を増大させる。
−多くの場合に、熱的変動から生じる、フリップチップ技術を使用するときに生じるはんだボールと第3の電気端子との間の亀裂が減少する。
−ワイヤ結合技術は、損傷に対する電流センサの高いロバスト性を保証し、これを低コストで保証する。
本発明の実施形態及び用途を示し記載したが、本開示の恩恵を受ける当業者には、本明細書における発明の概念から逸脱することなく、上記で述べたものよりも多くの変更形態が可能であることが明らかであろう。本発明はしたがって、添付の特許請求の範囲の主旨及びそれらの均等物におけるものを除いて、限定されないものとする。
Claims (15)
- 電流センサ(1)であって、
ハウジング(2)、
第1の部分(8)、測定部分(9)及び第2の部分(10)を有する電流導体(3)を形成する第1のリードフレーム部分であって、前記第1の部分(8)は1つ又は複数の第1の電気端子(5)を含み、前記第2の部分(10)は1つ又は複数の第2の電気端子(6)を含む、第1のリードフレーム部分、
第3の電気端子(7)を形成する第2のリードフレーム部分、並びに
アクティブ表面(11)及び後面(12)を有する半導体チップ(4)
を備え、
前記半導体チップ(4)は、前記アクティブ表面(11)内又は該アクティブ表面(11)上に配置される1つ又は複数の磁場センサ(13)を有し、
前記半導体チップ(4)は、前記アクティブ表面(11)が前記第1のリードフレーム部分に面する状態で該第1のリードフレーム部分に取り付けられ、
前記半導体チップ(4)の前記アクティブ表面(11)は第1の接点(14)を含み、
前記半導体チップ(4)は、前記第1の接点(14)にわたって配置されるとともに電気的に接続される電気的な貫通接続部を含み、
前記半導体チップ(4)の前記後面(12)は第2の接点(17)を含み、該第2の接点(17)のそれぞれは、前記電気的な貫通接続部のうちの1つに電気的に接続され、
前記第2の接点(17)は前記第3の電気端子(7)に電気的に接続され、
前記第1の接点(14)、前記電気的な貫通接続部及び前記第2の接点(17)の数は、少なくとも3つである、電流センサ。 - 前記電気的な貫通接続部はSi貫通電極(15)である、請求項1に記載の電流センサ。
- 前記第2の接点(17)は、ワイヤ結合部(19)によって前記第3の電気端子(7)に電気的に接続される、請求項1又は2に記載の電流センサ。
- 前記半導体チップ(4)の前記アクティブ表面(11)と前記電流導体(3)との間に配置されるとともに、前記アクティブ表面(11)を少なくとも部分的に覆う1つ又は複数の絶縁層(16)を更に備える、請求項1〜3のいずれか一項に記載の電流センサ。
- 前記1つ又は複数の絶縁層(16)のうちの少なくとも1つは、前記半導体チップ(4)の2つ以上の縁にわたって突出する、請求項4に記載の電流センサ。
- 前記1つ又は複数の絶縁層(16)はセラミックプレートを含む、請求項4又は5に記載の電流センサ。
- 前記第1の電気端子(5)及び前記第2の電気端子(6)は、前記ハウジング(2)の2つの縁に配置される、請求項1〜6のいずれか一項に記載の電流センサ。
- 前記第1の電気端子(5)及び前記第2の電気端子(6)は、前記ハウジング(2)の3つの縁に配置される、請求項1〜6のいずれか一項に記載の電流センサ。
- 前記第1の接点(14)は保護層によって覆われる、請求項1〜8のいずれか一項に記載の電流センサ。
- 金属層が、前記アクティブ表面(11)に配置される電子回路の少なくとも幾つかの部分と前記電流導体(3)との間に配置され、前記金属層は、前記第1の接点(14)のうちの1つに電気的に接続される、請求項1〜9のいずれか一項に記載の電流センサ。
- 電流センサ(1)を作製する方法であって、
第1のリードフレーム部分、第2のリードフレーム部分、並びに、前記第1のリードフレーム部分及び前記第2のリードフレーム部分を接続するフレームを有するリードフレームを準備することであって、前記第1のリードフレーム部分は、第1の部分(8)、測定部分(9)及び第2の部分(10)を有する電流導体(3)を形成し、前記第1の部分(8)は、1つ又は複数の第1の電気端子(5)を含み、前記第2の部分(10)は1つ又は複数の第2の電気端子(6)を含み、前記第2のリードフレーム部分は第3の電気端子(7)を形成する、準備すること、
半導体チップ(4)を準備することであって、該半導体チップ(4)は、
アクティブ表面(11)内又はアクティブ表面(11)上に配置される1つ又は複数の磁場センサ(13)、
前記アクティブ表面(11)に配置される第1の接点(14)、
前記第1の接点(14)にわたって配置されるとともに電気的に接続される電気的な貫通接続部、
前記半導体チップ(4)の後面(12)に配置される第2の接点(17)であって、該第2の接点(17)のそれぞれは、前記電気的な貫通接続部のうちの1つに電気的に接続され、
前記後面(12)は、前記アクティブ表面(11)とは反対側に配置され、前記第1の接点(14)、前記電気的な貫通接続部及び前記第2の接点(17)の数は少なくとも3つである、準備すること、
前記アクティブ表面(11)が前記第1のリードフレーム部分に面する状態で前記半導体チップ(4)を前記第1のリードフレーム部分に取り付けること、
前記第2の接点(17)と前記第3の電気端子(7)との間の電気接続部を作ること、
ハウジング(2)を作製すること、並びに
前記リードフレームのフレームを切り取ること
を含む、方法。 - 前記電気的な貫通接続部はSi貫通電極(15)である、請求項11に記載の方法。
- 前記第2の接点(17)と前記第3の電気端子(7)との間の電気接続部を作ることは、前記第2の接点(17)と前記第3の電気端子(7)との間のワイヤ結合部(19)を作ることである、請求項11又は12に記載の方法。
- 前記第1の電気端子(5)及び前記第2の電気端子(6)は、前記ハウジング(2)の2つの縁に配置される、請求項11〜13のいずれか一項に記載の方法。
- 前記第1の電気端子(5)及び前記第2の電気端子(6)は、前記ハウジング(2)の3つの縁に配置される、請求項11〜13のいずれか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/376,584 US10290554B2 (en) | 2016-12-12 | 2016-12-12 | Current sensor and method of making a current sensor |
US15/376,584 | 2016-12-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018096978A true JP2018096978A (ja) | 2018-06-21 |
Family
ID=60574431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017224598A Pending JP2018096978A (ja) | 2016-12-12 | 2017-11-22 | 電流センサ及び電流センサを作製する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10290554B2 (ja) |
EP (1) | EP3333580A1 (ja) |
JP (1) | JP2018096978A (ja) |
KR (1) | KR20180067411A (ja) |
CN (1) | CN108226627A (ja) |
CH (1) | CH713241A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3090120B1 (fr) * | 2018-12-12 | 2021-12-10 | Melexis Tech | Capteur de courant à conducteur de courant intégré |
US11698394B2 (en) | 2019-03-22 | 2023-07-11 | Melexis Technologies Sa | Housing via for semiconductor current sensor |
DE102020108880B4 (de) * | 2020-03-31 | 2024-05-08 | Infineon Technologies Ag | Sensorvorrichtungen mit Bypassstrompfad und zugehörige Herstellungsverfahren |
CN111668365A (zh) * | 2020-06-11 | 2020-09-15 | 苏州纳芯微电子股份有限公司 | 应用于电流传感器的隔离结构及电流传感器 |
CN112595874B (zh) * | 2020-12-16 | 2024-01-26 | 成都芯进电子有限公司 | 一种高绝缘电压单芯片电流传感器封装结构 |
US11768229B2 (en) * | 2021-08-23 | 2023-09-26 | Allegro Microsystems, Llc | Packaged current sensor integrated circuit |
US11519946B1 (en) * | 2021-08-23 | 2022-12-06 | Allegro Microsystems, Llc | Packaged current sensor integrated circuit |
KR102521738B1 (ko) * | 2023-03-14 | 2023-04-17 | (주)에너담 | 무전원 스위치형 전류 센서 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002107382A (ja) | 2000-09-27 | 2002-04-10 | Asahi Kasei Corp | 半導体装置およびその製造方法、並びに電流センサ |
TWI273266B (en) | 2001-11-01 | 2007-02-11 | Asahi Kasei Emd Corp | Current sensor and current sensor manufacturing method |
US7709754B2 (en) | 2003-08-26 | 2010-05-04 | Allegro Microsystems, Inc. | Current sensor |
US20060219436A1 (en) | 2003-08-26 | 2006-10-05 | Taylor William P | Current sensor |
US9222992B2 (en) * | 2008-12-18 | 2015-12-29 | Infineon Technologies Ag | Magnetic field current sensors |
US8283742B2 (en) | 2010-08-31 | 2012-10-09 | Infineon Technologies, A.G. | Thin-wafer current sensors |
US8722514B2 (en) | 2011-01-17 | 2014-05-13 | Infineon Technologies Ag | Semiconductor devices having insulating substrates and methods of formation thereof |
KR20140077590A (ko) | 2012-12-14 | 2014-06-24 | 삼성전기주식회사 | 홀 센서 및 그 제조 방법 |
CH707687B1 (de) | 2013-03-08 | 2016-09-15 | Melexis Technologies Nv | Stromsensor. |
US9658296B2 (en) | 2013-07-10 | 2017-05-23 | Infineon Technologies Ag | Current sensor device |
US9857437B2 (en) | 2015-04-10 | 2018-01-02 | Allegro Microsystems, Llc | Hall effect sensing element |
-
2016
- 2016-12-12 US US15/376,584 patent/US10290554B2/en active Active
-
2017
- 2017-11-13 CH CH01366/17A patent/CH713241A2/de not_active Application Discontinuation
- 2017-11-16 KR KR1020170152751A patent/KR20180067411A/ko unknown
- 2017-11-22 JP JP2017224598A patent/JP2018096978A/ja active Pending
- 2017-11-24 CN CN201711186202.XA patent/CN108226627A/zh active Pending
- 2017-12-04 EP EP17205080.9A patent/EP3333580A1/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
KR20180067411A (ko) | 2018-06-20 |
CN108226627A (zh) | 2018-06-29 |
CH713241A2 (de) | 2018-06-15 |
US10290554B2 (en) | 2019-05-14 |
US20180166350A1 (en) | 2018-06-14 |
EP3333580A1 (en) | 2018-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11262385B2 (en) | Systems and methods for integrated shielding in a current sensor | |
JP2018096978A (ja) | 電流センサ及び電流センサを作製する方法 | |
CN105247678B (zh) | 具有暴露的传感器阵列的传感器封装以及制造其的方法 | |
EP2342747B1 (en) | Integrated sensor including sensing and processing die mounted on opposite sides of package substrate | |
CN104034935A (zh) | 电流传感器 | |
CN108155157B (zh) | 包括引线框的集成电路封装体 | |
CN106461705A (zh) | 电流传感器 | |
KR20080078823A (ko) | 마이크로전기기계 컴포넌트의 제조방법 및마이크로전기기계 컴포넌트 | |
US9231118B2 (en) | Chip package with isolated pin, isolated pad or isolated chip carrier and method of making the same | |
JP6256819B2 (ja) | 電流センサ及び電流測定装置 | |
WO2011151961A1 (ja) | 半導体装置及びその製造方法 | |
US20230314485A1 (en) | Current sensor | |
CN102153045B (zh) | 具微机电元件的封装结构及其制法 | |
US20140308779A1 (en) | Integrated circuit package with voltage distributor | |
US20160313375A1 (en) | Chip scale current sensor package and method of producing a current sensor package | |
KR101868760B1 (ko) | 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈 | |
US6924537B2 (en) | Semiconductor device including a potential drawing portion formed at a corner | |
EP3712630B1 (en) | Magnetic field sensor | |
US20240210497A1 (en) | Hall Sensor Using Face Down Structure with Through Substrate Vias | |
JP2016046477A (ja) | 半導体装置 | |
JP2013229116A (ja) | 加速度信号処理装置および電子デバイス |