JP2016046477A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016046477A
JP2016046477A JP2014171764A JP2014171764A JP2016046477A JP 2016046477 A JP2016046477 A JP 2016046477A JP 2014171764 A JP2014171764 A JP 2014171764A JP 2014171764 A JP2014171764 A JP 2014171764A JP 2016046477 A JP2016046477 A JP 2016046477A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
slit
bonding
slt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014171764A
Other languages
English (en)
Inventor
智朗 大槻
Tomoaki Otsuki
智朗 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014171764A priority Critical patent/JP2016046477A/ja
Priority to US14/735,242 priority patent/US20160064346A1/en
Priority to CN201510438556.3A priority patent/CN105390466A/zh
Publication of JP2016046477A publication Critical patent/JP2016046477A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05076—Plural internal layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05566—Both on and outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を向上する。【解決手段】パッドＰＤには、パッドＰＤを貫通するスリット部ＳＬＴが形成されており、パッドＰＤは、平面視において、スリット部ＳＬＴよりも内側のボンディング部ＢＵと、平面視において、スリット部ＳＬＴよりも外側の外縁部ＥＵとを有する。このとき、平面視において、ビアＶＡ１は、スリット部ＳＬＴを内包し、かつ、パッドＰＤのボンディング部ＢＵとパッドＰＤの外縁部ＥＵとに接触している。【選択図】図７

Description

本発明は、半導体装置に関し、例えば、パッドと接続されたビアを有する半導体装置に適用して有効な技術に関する。
特開平９−３６１６６号公報（特許文献１）には、ボンディングパッド上にスリットを形成する技術が記載されている。
特開平９−３６１６６号公報
例えば、パッドにスリットを形成する技術においては、ワイヤボンディングに起因してパッドに加えられるストレスを、ワイヤボンディングの後にスリットに埋め込まれたモールディング化合物で低減することができるため、ストレスによるパッドの腐蝕を抑制することができる。
ところが、スリットは、パッドを貫通するように形成されるため、スリットの内部を通って、水分が半導体チップの内部に浸入するおそれがある。したがって、パッドにスリットを形成する技術においては、半導体チップの内部への水分の浸入を抑制することにより、半導体装置の信頼性を向上することが望まれている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置において、パッドは、パッドを貫通するスリット部と、平面視において、スリット部よりも内側のボンディング部と、平面視において、スリット部よりも外側の外縁部とを有する。このとき、平面視において、ビアは、スリット部を内包し、かつ、パッドのボンディング部とパッドの外縁部とに接触している。
一実施の形態によれば、半導体装置の信頼性を向上することができる。
ＱＦＰパッケージからなる半導体装置を上面から見た平面図である。 図１のＡ−Ａ線で切断した断面図である。 半導体チップのレイアウト構成を示す図である。 関連技術におけるパッドを示す模式的な平面図である。 図４のＡ−Ａ線で切断した断面図である。 実施の形態１におけるパッドを示す模式的な平面図である。 図６のＡ−Ａ線で切断した断面図である。 実施の形態１における半導体装置の製造工程を示す断面図である。 図８に続く半導体装置の製造工程を示す断面図である。 図９に続く半導体装置の製造工程を示す断面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 図１１に続く半導体装置の製造工程を示す断面図である。 図１２に続く半導体装置の製造工程を示す断面図である。 図１３に続く半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。 実施の形態２におけるパッドを示す模式的な平面図である。 図１７のＡ−Ａ線で切断した断面図である。 実施の形態３におけるパッドを示す模式的な平面図である。 実施の形態４における半導体装置の構成例を示す断面図である。 実施の形態４における半導体装置の製造工程を示す断面図である。 図２１に続く半導体装置の製造工程を示す断面図である。 図２２に続く半導体装置の製造工程を示す断面図である。 図２３に続く半導体装置の製造工程を示す断面図である。 図２４に続く半導体装置の製造工程を示す断面図である。 図２５に続く半導体装置の製造工程を示す断面図である。 図２６に続く半導体装置の製造工程を示す断面図である。 図２７に続く半導体装置の製造工程を示す断面図である。 図２８に続く半導体装置の製造工程を示す断面図である。 実施の形態５におけるパッドの平面形状を示す平面図である。 実施の形態５におけるパッドの平面形状を示す平面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜半導体装置（ＱＦＰパッケージ）の構成例＞
半導体装置のパッケージ構造には、例えば、ＢＧＡ（Ball Grid Array）パッケージやＱＦＰ（Quad Flat Package）パッケージなどのように様々な種類がある。本実施の形態１における技術的思想は、これらのパッケージに適用可能であり、以下に、一例として、ＱＦＰパッケージからなる半導体装置の構成について説明する。
図１は、ＱＦＰパッケージからなる半導体装置ＳＡ１を上面から見た平面図である。図１に示すように、半導体装置ＳＡ１は矩形形状をしており、半導体装置ＳＡ１の上面は樹脂（封止体）ＭＲで覆われている。そして、樹脂ＭＲの外形を規定する四辺から外側に向ってアウターリードＯＬが突き出ている。
続いて、半導体装置ＳＡ１の内部構造について説明する。図２は、図１のＡ−Ａ線で切断した断面図である。図２に示すように、チップ搭載部ＴＡＢの裏面は樹脂ＭＲで覆われている。一方、チップ搭載部ＴＡＢの上面には半導体チップＣＨＰが搭載されており、チップ搭載部ＴＡＢはインナーリードＩＬ（リード端子）と分離されている。半導体チップＣＨＰの主面にはパッドＰＤが形成されている。そして、半導体チップＣＨＰに形成されているパッドＰＤは、インナーリードＩＬとワイヤＷで電気的に接続されている。これらの半導体チップＣＨＰ、ワイヤＷおよびインナーリードＩＬは樹脂ＭＲで覆われており、インナーリードＩＬと一体化しているアウターリードＯＬ（リード端子）が樹脂ＭＲから突き出ている。樹脂ＭＲから突き出ているアウターリードＯＬは、ガルウィング形状に成形されており、その表面にめっき膜ＰＦが形成されている。
チップ搭載部ＴＡＢ、インナーリードＩＬ、および、アウターリードＯＬは、例えば、銅材や鉄とニッケルとの合金である４２アロイ（４２Alloy）などから形成されており、ワイヤＷは、例えば、金線から形成されている。半導体チップＣＨＰは、例えば、シリコンや化合物半導体（ＧａＡｓなど）から形成されており、この半導体チップＣＨＰには、ＭＯＳＦＥＴなどの複数の半導体素子が形成されている。そして、半導体素子の上方に層間絶縁膜を介して多層配線が形成されており、この多層配線の最上層に多層配線と接続されるパッドＰＤが形成されている。したがって、半導体チップＣＨＰに形成されている半導体素子は、多層配線を介してパッドＰＤと電気的に接続されていることになる。つまり、半導体チップＣＨＰに形成されている半導体素子と多層配線により集積回路が形成され、この集積回路と半導体チップＣＨＰの外部とを接続する端子として機能するものがパッドＰＤである。このパッドＰＤは、ワイヤＷでインナーリードＩＬと接続され、インナーリードＩＬと一体的に形成されているアウターリードＯＬと接続されている。このことから、半導体チップＣＨＰに形成されている集積回路は、パッドＰＤ→ワイヤＷ→インナーリードＩＬ→アウターリードＯＬ→外部接続機器の経路によって、半導体装置ＳＡ１の外部と電気的に接続することができることがわかる。つまり、半導体装置ＳＡ１に形成されているアウターリードＯＬから電気信号を入力することにより、半導体チップＣＨＰに形成されている集積回路を制御することができることがわかる。また、集積回路からの出力信号をアウターリードＯＬから外部へ取り出すこともできることがわかる。
次に、図３は、半導体チップＣＨＰのレイアウト構成を示す図である。図３において、半導体チップＣＨＰは、例えば、矩形形状をしており、半導体チップＣＨＰの端辺に沿って、複数のパッドＰＤが配置されている。これらの複数のパッドＰＤのそれぞれにおいて、図３では図示されていないが、パッドＰＤの表面の大部分は、表面保護膜に設けられた開口部から露出している一方、パッドＰＤの端部は、表面保護膜で覆われている。
以下では、関連技術におけるパッド構造について説明し、その後、関連技術に存在する改善の余地について説明する。
＜関連技術におけるパッド構造＞
図４は、関連技術におけるパッドＰＤを示す模式的な平面図である。図４において、関連技術におけるパッドＰＤは、矩形形状をしており、内部にスリット部ＳＬＴが形成されている。このスリット部ＳＬＴの外側領域がパッドＰＤの外縁部ＥＵであり、本明細書において、外縁部ＥＵが形成されている領域を外縁領域ＥＲと呼ぶことにする。一方、スリット部ＳＬＴの内側領域がパッドＰＤのボンディング部ＢＵであり、このボンディング部にワイヤが接続される。本明細書において、ボンディング部ＢＵが形成されている領域をボンディング領域ＢＲと呼ぶことにする。
図４において、関連技術におけるパッドＰＤでは、スリット部ＳＬＴの内部に半導体装置を封止する封止体ＭＲ（図２参照）の一部が充填されている。これにより、関連技術によれば、ワイヤボンディングに起因してパッドＰＤに加えられるストレスを、ワイヤボンディング工程後にスリット部ＳＬＴに埋め込まれた封止材料で低減することができるため、ストレスによるパッドＰＤの腐蝕を抑制することができる利点が得られる。
なお、図４に示すように、関連技術におけるパッドＰＤでは、矩形形状をしたパッドＰＤの端辺に沿って、スリット部ＳＬＴが形成されているが、パッドＰＤのボンディング部ＢＵと外縁部ＥＵとを電気的に接続するため、パッドＰＤの端辺の一部に沿って、スリット部ＳＬＴが形成されていないスリット未形成領域が設けられている。
次に、図５は、図４のＡ−Ａ線で切断した断面図である。図５に示すように、層間絶縁膜ＩＬ１には、例えば、ダマシン法により形成された銅配線からなる配線ＷＬが形成されており、この配線ＷＬ上を含む層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２が形成されている。そして、この層間絶縁膜ＩＬ２には、層間絶縁膜ＩＬ２を貫通して配線ＷＬに達するビアＶＡが複数形成されている。さらに、ビアＶＡ上を含む層間絶縁膜ＩＬ２上には、パッドＰＤが形成されており、このパッドＰＤは、ボンディング部ＢＵと外縁部ＥＵとを有している。すなわち、関連技術におけるパッドＰＤには、パッドＰＤを貫通するスリット部ＳＬＴが形成されており、このスリット部ＳＬＴによって、ボンディング部ＢＵと外縁部ＥＵとが区別されている。
図５に示すように、関連技術においては、パッドＰＤのボンディング部ＢＵとビアＶＡが接続されている。すなわち、関連技術では、パッドＰＤのボンディング部ＢＵとパッドＰＤの下層に配置される配線ＷＬとがビアＶＡによって接続されている。そして、パッドＰＤを覆うように表面保護膜ＰＡＳが形成されており、この表面保護膜ＰＡＳには、パッドＰＤの一部領域を露出する開口部ＯＰ１が形成されている。具体的に、開口部ＯＰ１は、パッドＰＤのボンディング部ＢＵ全体と外縁部ＥＵの一部を露出するように形成されている。このとき、開口部ＯＰ１から露出するパッドＰＤのボンディング部ＢＵ上には、ワイヤＷが接続されており、このワイヤＷを覆うように封止体ＭＲが形成されている。この封止体ＭＲは、開口部ＯＰ１内を含む表面保護膜ＰＡＳ上に形成されており、さらに、封止体ＭＲを構成する封止材料が、開口部ＯＰ１から露出するパッドＰＤのスリット部ＳＬＴの内部に充填されている。
以上のようにして、関連技術におけるパッド構造が形成されているが、本発明者が、この関連技術におけるパッド構造を検討したところ、関連技術におけるパッド構造には、半導体チップの内部への水分の浸入を抑制する観点から、改善の余地が存在することが明らかとなった。そこで、以下では、関連技術に存在する改善の余地について説明する。
＜関連技術に存在する改善の余地＞
図５に示すように、関連技術においては、パッドＰＤにスリット部ＳＬＴが形成されており、このスリット部ＳＬＴがパッドＰＤを貫通している。したがって、図５の矢印で示すように、スリット部ＳＬＴから半導体チップの内部に水分が浸入する経路が形成されることがわかる。つまり、関連技術では、ワイヤボンディングに起因してパッドＰＤに加わるストレスを緩和するために、パッドＰＤを貫通するスリット部ＳＬＴを設けているが、このスリット部ＳＬＴを設ける結果、半導体チップの内部に水分が浸入しやすくなるのである。半導体チップの内部に水分が浸入すると、半導体装置の動作不良に代表される信頼性低下を招くことになる。このことから、関連技術では、半導体チップの内部への水分の浸入を抑制して、半導体装置の信頼性を向上する観点から、改善の余地が存在する。そこで、本実施の形態１では、関連技術に存在する改善の余地に対する工夫を施している。以下では、この工夫を施した本実施の形態１における技術的思想について説明する。
＜実施の形態１におけるパッド構造およびビア構造＞
図６は、本実施の形態１におけるパッドＰＤを示す模式的な平面図である。図６において、本実施の形態１におけるパッドＰＤは、矩形形状をしており、パッドＰＤの端辺に沿って、半導体装置の封止材が充填されたスリット部ＳＬＴが形成されている。そして、平面視において、このスリット部ＳＬＴの外側領域が外縁領域ＥＲであり、外縁領域ＥＲにパッドＰＤの外縁部ＥＵが形成されている。一方、平面視において、スリット部ＳＬＴの内側領域がボンディング領域ＢＲであり、ボンディング領域ＢＲにパッドＰＤのボンディング部ＢＵが形成されている。
さらに、図６において、パッドＰＤの下層には、図６の破線で示すビアＶＡ１が形成されており、このビアＶＡ１は、平面視において、パッドＰＤのボンディング部ＢＵとスリット部ＳＬＴとを内包し、かつ、パッドＰＤの外縁部ＥＵとに接触している。
また、図６に示すように、パッドＰＤの表面領域を覆うように表面保護膜ＰＡＳが形成されており、この表面保護膜ＰＡＳには、パッドＰＤの表面の一部領域を開口する開口部ＯＰ１が形成されている。このとき、平面視において、開口部ＯＰ１は、パッドＰＤのボンディング部ＢＵおよびスリット部ＳＬＴを内包している。
続いて、図７は、図６のＡ−Ａ線で切断した断面図である。図７に示すように、例えば、シリコンからなる半導体基板１Ｓの主面には、集積回路を構成する複数の電界効果トランジスタＱが形成されている。そして、この電界効果トランジスタＱを覆うように層間絶縁膜が形成されており、この層間絶縁膜を貫通して、電界効果トランジスタＱと電気的に接続されるプラグＰＬＧが形成されている。そして、プラグＰＬＧを形成した層間絶縁膜上には、例えば、ダマシン法によって、銅を主成分とする配線ＷＬ１が形成されている。この配線ＷＬ１は、プラグＰＬＧを介して、電界効果トランジスタＱと電気的に接続されている。ここで、図７では、図示を省略するが、配線ＷＬ１上には、多層配線が形成されており、この多層配線を覆うように層間絶縁膜ＩＬ１が形成されている。
ここで、本明細書でいう「主成分」とは、部材を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、「銅を主成分とする材料」とは、部材の材料が銅を最も多く含んでいることを意味している。本明細書で「主成分」という言葉を使用する意図は、例えば、部材が基本的に銅から構成されているが、その他に不純物を含む場合を排除するものではないことを表現するために使用している。
図７に示すように、層間絶縁膜ＩＬ１には、例えば、ダマシン法により形成された銅を主成分とする配線ＷＬが形成されており、この配線ＷＬ上を含む層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２が形成されている。この層間絶縁膜ＩＬ２には、接続孔ＣＮＴが形成されており、この接続孔ＣＮＴの内壁に、例えば、タングステン（Ｗ）を主成分とするタングステン膜ＷＦが形成されている。本実施の形態１では、接続孔ＣＮＴの内部に形成されたタングステン膜ＷＦによって、ビアＶＡ１が形成されている。そして、このビアＶＡ１は、層間絶縁膜ＩＬ１に形成された配線ＷＬ上に形成されており、ビアＶＡ１と配線ＷＬとは電気的に接続されている。そして、ビアＶＡ１に内包されるように、パッドＰＤのボンディング部ＢＵが形成されているとともに、ビアＶＡ１の側面から層間絶縁膜ＩＬ２上にわたって、パッドＰＤの外縁部ＥＵが形成されている。したがって、ビアＶＡ１とパッドＰＤのボンディング部ＢＵとが直接、電気的に接続されているとともに、ビアＶＡ１とパッドＰＤの外縁部ＥＵも直接、電気的に接続されている。以上のことから、パッドＰＤと配線ＷＬとは、ビアＶＡ１を介して、電気的に接続されていることになる。
パッドＰＤには、パッドＰＤを貫通するスリット部ＳＬＴが形成されており、このスリット部ＳＬＴによって、パッドＰＤのボンディング部ＢＵとパッドＰＤの外縁部ＥＵとが分離されている。そして、パッドＰＤに形成されているスリット部ＳＬＴの底面からビアＶＡ１の表面が露出している。さらに、本実施の形態１では、図７に示すように、パッドＰＤのボンディング部ＢＵがビアＶＡ１に内包され、かつ、パッドＰＤの外縁部ＥＵがビアＶＡ１の側面から層間絶縁膜ＩＬ２上にわたって形成されていることから、パッドＰＤのボンディング部ＢＵとパッドＰＤの外縁部ＥＵとの間には、段差が生じている。すなわち、本実施の形態１におけるパッドＰＤは、パッドＰＤのボンディング部ＢＵがビアＶＡ１に内包されている一方、パッドＰＤの外縁部ＥＵがビアＶＡ１からはみ出しているというパッドＰＤとビアＶＡ１との位置関係から、パッドＰＤのボンディング部ＢＵの表面の高さは、パッドＰＤの外縁部ＥＵの表面の高さよりも低くなっている。言い換えれば、本実施の形態１におけるパッドＰＤでは、パッドＰＤの外縁部ＥＵの表面の高さは、パッドＰＤのボンディング部ＢＵの表面の高さよりも高くなっている。
次に、図７に示すように、パッドＰＤを覆うように、表面保護膜ＰＡＳが形成されており、この表面保護膜ＰＡＳには、パッドＰＤの表面の一部領域を開口する開口部ＯＰ１が形成されている。具体的には、表面保護膜ＰＡＳに形成された開口部ＯＰ１から、パッドＰＤのボンディング部ＢＵ全体と、パッドＰＤの外縁部ＥＵの一部とが露出している。つまり、図７に示すように、開口部ＯＰ１の端部がパッドＰＤの外縁部ＥＵに位置するように、表面保護膜ＰＡＳに開口部ＯＰ１が形成されている。
そして、パッドＰＤのボンディング部ＢＵ上には、例えば、金線からなるワイヤＷが接続されており、このワイヤＷと開口部ＯＰ１の内部とを覆い、かつ、表面保護膜ＰＡＳ上も覆うように、例えば、樹脂（封止材料）からなる封止体ＭＲが形成されている。したがって、本実施の形態１においても、開口部ＯＰ１から露出するパッドＰＤのスリット部ＳＬＴには、樹脂（封止材料）が充填されていることになる。このことから、本実施の形態１においても、関連技術と同様に、ワイヤボンディングに起因してパッドＰＤに加えられるストレスを、ワイヤボンディング工程後にスリット部ＳＬＴに埋め込まれた封止材料で低減することができるため、ストレスによるパッドＰＤの腐蝕を抑制することができる利点が得られる。
さらに、本実施の形態１においては、図７に示すパッド構造およびビア構造によって、パッドＰＤにスリット部ＳＬＴを設けながらも、半導体チップの内部に水分が浸入することを抑制することができる。つまり、本実施の形態１におけるパッド構造およびビア構造によれば、パッドＰＤにスリット部ＳＬＴを設けることにより、ワイヤボンディングに起因してパッドＰＤに加わるストレスを緩和できるとともに、スリット部ＳＬＴに起因する半導体チップの内部への水分の浸入ポテンシャルを大幅に抑制できる。以下に、このような技術的意義を有する本実施の形態１における特徴点について説明することにする。
＜実施の形態１における特徴＞
本実施の形態１における特徴点は、図７に示すように、パッドＰＤが、スリット部ＳＬＴよりも内側のボンディング部ＢＵと、スリット部ＳＬＴよりも外側の外縁部ＥＵとを有することを前提として、ビアＶＡ１が、ボンディング部ＢＵおよびスリット部ＳＬＴを内包し、かつ、外縁部ＥＵと接触するように形成されている点にある。
これにより、まず、スリット部ＳＬＴの底部が、ビアＶＡ１を構成するタングステン膜ＷＦで覆われることになる。この結果、例えば、スリット部ＳＬＴを通って外部から浸入する水分は、スリット部ＳＬＴの底部で遮断されることになる。同様に、スリット部ＳＬＴの側面にもタングステン膜ＷＦが存在することにより、このビアＶＡ１を構成するタングステン膜ＷＦが水分の浸入の防護壁として機能する。したがって、本実施の形態１によれば、たとえ、パッドＰＤにスリット部ＳＬＴを設けたとしても、ビアＶＡ１の底面と側面にわたって形成されているタングステン膜ＷＦが水分の半導体チップの内部への浸入を防止する防護壁として機能する。つまり、スリット部ＳＬＴから半導体チップの内部への水分の浸入経路が、ビアＶＡ１を構成するタングステン膜ＷＦで遮断されるため、本実施の形態１におけるパッド構造によれば、パッドＰＤを貫通するスリット部ＳＬＴから半導体チップの内部への水分の浸入を効果的に抑制することができる。この結果、本実施の形態１における特徴点によれば、パッドＰＤに封止部材を埋め込んだスリット部ＳＬＴを設けることにより、ワイヤボンディングに起因してパッドＰＤに加わるストレスを緩和できるとともに、スリット部ＳＬＴから半導体チップの内部への水分の浸入を防止できる。したがって、本実施の形態１によれば、半導体装置の信頼性を向上することができる。
このように、本実施の形態１では、スリット部ＳＬＴを内包するようにビアＶＡ１が形成されているため、スリット部ＳＬＴを通って半導体チップの内部へ向かう経路は、必ず、ビアＶＡ１を構成するタングステン膜ＷＦで遮断されることになる。これにより、スリット部ＳＬＴを介した半導体チップの内部への水分の浸入が生じにくくなる。
さらに、図７に示すように、本実施の形態１におけるパッド構造およびビア構造では、ビアＶＡ１の側面にパッドＰＤの外縁部ＥＵが形成されている。すなわち、本実施の形態１におけるパッド構造においては、スリット部ＳＬＴの側面と層間絶縁膜ＩＬ２との間に、ビアＶＡ１を構成するタングステン膜ＷＦだけでなく、パッドＰＤの外縁部ＥＵを構成するアルミニウム膜も形成されていることになる。このことから、ビアＶＡ１を構成するタングステン膜ＷＦとパッドＰＤの外縁部ＥＵを構成するアルミニウム膜とによる二重防護機能によって、特に、スリットＳＬＴの側面を介した水分の浸入を抑制できる。
これは、スリット部ＳＬＴを内包するようにビアＶＡ１を形成し、かつ、外縁部ＥＵの一部がビアＶＡ１からはみ出して形成されるという本実施の形態１における特徴点により、必然的に備わる構成である。別の表現をすれば、本実施の形態１における特徴点によって、パッドＰＤのボンディング部ＢＵの表面の高さが、パッドＰＤの外縁部ＥＵの表面の高さよりも低くなる段差構造が実現される。この結果、本実施の形態１におけるパッド構造によれば、この段差構造によって、スリットＳＬＴの側面に、ビアＶＡ１を構成するタングステン膜ＷＦとパッドＰＤの外縁部ＥＵを構成するアルミニウム膜とによる二重防護機能が実現され、スリット部ＳＬＴからの水分の浸入を確実に防止できるのである。
なお、本実施の形態１においては、図７に示すように、ビアＶＡ１によって、パッドＰＤのボンディング部ＢＵと外縁部ＥＵとが電気的に接続されている。このことから、本実施の形態１では、図４に示す関連技術のように、矩形形状をしたパッドＰＤの四辺のうちの三辺に沿ってスリット部ＳＬＴを形成し、残りの一辺（内部回路領域側の辺）には、ボンディング部ＢＵと外縁部ＥＵとを接続するために、スリット部ＳＬＴを形成しない構造とする必要はない。このため、本実施の形態１では、矩形形状をしたパッドＰＤの四辺全部に沿ってスリット部ＳＬＴを形成することもできる。この場合、スリット部ＳＬＴが完全にパッドＰＤのボンディング部ＢＵを囲んでいるため、パッドＰＤの全方位において、ワイヤボンディングに起因してパッドＰＤに加えられるストレスを、ワイヤボンディング工程後にスリット部ＳＬＴに埋め込まれた封止材料で均等に低減することができる利点が得られる。そして、この場合も、本実施の形態１におけるビア構造を採用することにより、スリット部ＳＬＴからの水分の浸入を確実に防止できる。
＜実施の形態１における半導体装置の製造方法＞
本実施の形態１における半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
まず、例えば、シリコンからなる半導体基板を用意し、この半導体基板に複数の電界効果トランジスタを形成する。その後、複数の電界効果トランジスタを形成した半導体基板上に多層配線層を形成する。図８では、多層配線層の上層に形成されている層間絶縁膜ＩＬ１が図示されている。この層間絶縁膜ＩＬ１は、例えば、酸化シリコン膜や、酸化シリコン膜よりも誘電率の低い低誘電率膜（ＳｉＯＣ膜など）から形成され、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用することにより形成することができる。そして、図８に示すように、例えば、ダマシン法を使用することにより、層間絶縁膜ＩＬ１に形成された溝に、例えば、窒化タンタル膜とタンタル膜との積層膜からなるバリア導体膜と銅を主成分とする銅膜とを埋め込んだ配線ＷＬを形成する。
次に、図９に示すように、配線ＷＬを形成した層間絶縁膜ＩＬ１上に、層間絶縁膜ＩＬ２を形成する。層間絶縁膜ＩＬ２は、例えば、酸化シリコン膜や低誘電率膜から形成され、例えば、ＣＶＤ法を使用することにより形成することができる。
その後、図１０に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ２に接続孔ＣＮＴを形成する。この接続孔ＣＮＴは、層間絶縁膜ＩＬ２を貫通して、配線ＷＬの表面に達するように形成される。
続いて、図１１に示すように、例えば、ＣＶＤ法を使用することにより、接続孔ＣＮＴの内壁を含む層間絶縁膜ＩＬ２上に、タングステンを主成分とするタングステン膜ＷＦを形成する。そして、図１２に示すように、例えば、化学的機械的研磨法（ＣＭＰ法：Chemical Mechanical Polishing）を使用することにより、層間絶縁膜ＩＬ２上に形成されている不要なタングステン膜ＷＦを除去する。これにより、図１２に示すように、層間絶縁膜ＩＬ２に形成された接続孔ＣＮＴの内壁にだけタングステン膜ＷＦを残存させることができ、これによって、接続孔ＣＮＴにタングステン膜ＷＦからなるビアＶＡ１を形成できる。
次に、図１３に示すように、ビアＶＡ１を形成した層間絶縁膜ＩＬ２上に、例えば、スパッタリング法を使用することにより、例えば、窒化チタン膜からなるバリア導体膜ＢＣＦを形成した後、このバリア導体膜ＢＣＦ上に、アルミニウム膜やアルミニウム合金膜（ＡｌＳｉ膜やＡｌＳｉＣｕ膜など）からなる導体膜ＡＬＦを形成する。その後、図１４に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、導体膜ＡＬＦおよびバリア導体膜ＢＣＦをパターニングすることにより、パッドＰＤを形成する。このときのパターニング工程で、パッドＰＤを貫通するスリット部ＳＬＴも形成する。これにより、スリット部ＳＬＴにより区別されたボンディング部ＢＵと外縁部ＥＵとからなるパッドＰＤを形成することができる。
このとき、パッドＰＤのボンディング部ＢＵは、ビアＶＡ１に内包され、かつ、パッドＰＤの外縁部ＥＵは、一部がビアＶＡ１からはみ出して層間絶縁膜ＩＬ２上に配置されるように形成される。この結果、図１４に示すように、スリット部ＳＬＴの底面は、ビアＶＡ１を構成するタングステン膜ＷＦで塞がれ、かつ、スリット部ＳＬＴの側面には、パッドＰＤの外縁部ＥＵの一部を構成する導体膜ＡＬＦとビアＶＡ１を構成するタングステン膜ＷＦとによる二重防護壁構造が形成される。これにより、本実施の形態１によれば、スリット部ＳＬＴから半導体チップの内部への水分の浸入を防止できるパッド構造を実現することができ、これによって、半導体装置の信頼性を向上することができる。
続いて、図１５に示すように、パッドＰＤを形成した層間絶縁膜ＩＬ２上に、表面保護膜ＰＡＳを形成する。表面保護膜ＰＡＳは、例えば、酸化シリコン膜と窒化シリコン膜との積層膜から形成され、例えば、ＣＶＤ法を使用することにより形成することができる。
その後、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳに開口部ＯＰ１を形成する。このとき、表面保護膜ＰＡＳに形成された開口部ＯＰ１からは、パッドＰＤのボンディング部ＢＵとパッドＰＤの外縁部ＥＵの一部とが露出する。すなわち、開口部ＯＰ１の端部は、パッドＰＤの外縁部ＥＵ上に形成される。以上のようにして、本実施の形態１におけるパッド構造を形成することができる。
次に、図示は省略するが、半導体基板（半導体ウェハ）をダイシングすることにより、半導体基板を複数の半導体チップに個片化した後、個々の半導体チップは、リードフレームに設けられているチップ搭載部に搭載される（ダイボンディング）。そして、半導体チップに形成されているパッドＰＤとリードフレームに設けられているリードとを、例えば、金線からなるワイヤで電気的に接続する（ワイヤボンディング）。このとき、本実施の形態１におけるパッドＰＤには、ワイヤボンディング工程に起因したストレスが加わる。
その後、例えば、金型を使用したモールド工程によって、半導体チップを樹脂からなる封止体で封止する。このとき、パッドＰＤに形成されているスリット部ＳＬＴの内部に封止体を構成する封止材料が充填される。この結果、本実施の形態１によれば、ワイヤボンディングに起因してパッドＰＤに加えられるストレスを、ワイヤボンディング工程後にスリット部ＳＬＴに埋め込まれた封止材料で低減することができる。そして、リードを切断成形することにより、本実施の形態１における半導体装置を製造することができる。
以上のことから、本実施の形態１によれば、図７に示すように、たとえ、パッドＰＤにスリット部ＳＬＴを設けたとしても、ビアＶＡ１の底面と側面にわたって形成されているタングステン膜ＷＦが水分の半導体チップの内部への浸入を防止する防護壁として機能する。つまり、スリット部ＳＬＴから半導体チップの内部への水分の浸入経路が、ビアＶＡ１を構成するタングステン膜ＷＦで遮断されるため、本実施の形態１におけるパッド構造によれば、パッドＰＤを貫通するスリット部ＳＬＴから半導体チップの内部への水分の浸入を効果的に抑制することができる。この結果、本実施の形態１によれば、パッドＰＤに封止部材を埋め込んだスリット部ＳＬＴを設けることにより、ワイヤボンディングに起因してパッドＰＤに加わるストレスを緩和できるとともに、スリット部ＳＬＴから半導体チップの内部への水分の浸入を防止できる。したがって、本実施の形態１によれば、半導体装置の信頼性を向上することができる。
（実施の形態２）
続いて、本実施の形態２におけるパッド構造およびビア構造について説明する。図１７は、本実施の形態２におけるパッドＰＤを示す模式的な平面図である。図１７において、本実施の形態２におけるパッドＰＤは、図６に示す前記実施の形態１におけるパッドＰＤとほぼ同様の構成をしているため、相違点を中心に説明する。
図１７に示すように、本実施の形態２におけるパッドＰＤにも、スリット部ＳＬＴが形成されており、このスリット部ＳＬＴを囲むように、パッドＰＤの下層にビアＶＡ２が形成されている。すなわち、前記実施の形態１におけるビアＶＡ１は、図６に示すように、ボンディング部ＢＵおよびスリット部ＳＬＴを内包する大きなサイズで形成されている。これに対し、本実施の形態２におけるビアＶＡ２は、図１７に示すように、スリット部ＳＬＴを内包する一方、ボンディング部ＢＵを内包しない小さなサイズで形成されている。つまり、本実施の形態２におけるビアＶＡ２も、前記実施の形態１におけるビアＶＡ１と同様に、平面視において、スリット部ＳＬＴを内包するように形成されている一方、本実施の形態２におけるビアＶＡ２のサイズは、前記実施の形態１におけるビアＶＡ１のサイズよりも大幅に小さくなっている。
さらに、本実施の形態２においては、図１７に示すように、ビアＶＡ２の内側に、ボンディング部ＢＵと接続するビアＶＡ３が複数設けられている。例えば、このビアＶＡ３の平面サイズは、スリット部ＳＬＴを囲むビアＶＡ２の平面サイズよりも小さい。このように、本実施の形態２では、パッドＰＤと接続する２種類のビアＶＡ２とビアＶＡ３とが設けられている。なお、図１７において、ボンディング部ＢＵと接続するビアＶＡ３の平面形状が円形形状の円形ビア（粒状ビア）として示しているが、これに限らず、このビアＶＡ３は、直線形状（スリット形状）をしてもよいし、複数のビアＶＡ３が組み合わされて、格子状に配置されていてもよい。
次に、図１８は、図１７のＡ−Ａ線で切断した断面図である。図１８に示すように、本実施の形態２では、スリット部ＳＬＴを囲むビアＶＡ２が形成されている。すなわち、本実施の形態２におけるビアＶＡ２は、スリット部ＳＬＴを内包し、かつ、パッドＰＤのボンディング部ＢＵと外縁部ＥＵとの両方に接続するように形成されている。
これにより、本実施の形態２においても、スリット部ＳＬＴの底部が、ビアＶＡ２を構成するタングステン膜ＷＦで覆われることになる。この結果、例えば、スリット部ＳＬＴを通って外部から浸入する水分は、スリット部ＳＬＴの底部で遮断されることになる。同様に、スリット部ＳＬＴの側面にもタングステン膜ＷＦが存在することにより、このビアＶＡ２を構成するタングステン膜ＷＦが水分の浸入の防護壁として機能する。したがって、本実施の形態２でも、たとえ、パッドＰＤにスリット部ＳＬＴを設けたとしても、ビアＶＡ２の底面と側面にわたって形成されているタングステン膜ＷＦが水分の半導体チップの内部への浸入を防止する防護壁として機能する。つまり、スリット部ＳＬＴから半導体チップの内部への水分の浸入経路が、ビアＶＡ２を構成するタングステン膜ＷＦで遮断されるため、本実施の形態２におけるパッド構造およびビア構造によれば、パッドＰＤを貫通するスリット部ＳＬＴから半導体チップの内部への水分の浸入を効果的に抑制することができる。
さらに、図１８に示すように、本実施の形態２においては、ビアＶＡ２の内側に、配線ＷＬとパッドＰＤのボンディング部ＢＵとを接続する複数のビアＶＡ３が設けられている。これにより、ビアＶＡ２のサイズを小さくしても、パッドＰＤと配線ＷＬとをビアＶＡ２と複数のビアＶＡ３で接続することができるため、パッドＰＤと配線ＷＬとの間の接続抵抗を低減することができる。
本実施の形態２に特有の特徴は、スリット部ＳＬＴを囲む前記実施の形態１におけるビアＶＡ１のサイズに比べて、スリット部ＳＬＴを囲む本実施の形態２におけるビアＶＡ２のサイズを小さくしている点にある。これにより、本実施の形態２によれば、ビアＶＡ２のサイズと、ビアＶＡ２と同層に形成されるその他のビアとのサイズとを差を小さくすることができる。この場合、接続孔の加工工程において、ビアＶＡ２を形成する接続孔ＣＮＴのサイズと、その他のビアを形成する接続孔のサイズとの相違に起因するエッチングレートの差を小さくすることができる。この結果、本実施の形態２によれば、サイズの小さな接続孔での過剰なオーバエッチングを抑制することができる。
（実施の形態３）
続いて、本実施の形態３におけるパッド構造およびビア構造について説明する。図１９は、本実施の形態３におけるパッドＰＤを示す模式的な平面図である。図１９において、本実施の形態３におけるパッドＰＤは、図１７に示す前記実施の形態２におけるパッドＰＤとほぼ同様の構成をしているため、相違点を中心に説明する。
図１９において、本実施の形態３における特徴は、平面視において、パッドＰＤのボンディング部ＢＵとパッドＰＤの外縁部ＥＵとが、スリット部ＳＬＴによって分離されている点にある。すなわち、本実施の形態３におけるパッドＰＤでは、図１９に示すように、スリット部ＳＬＴが完全にパッドＰＤのボンディング部ＢＵを囲んでいる。言い換えれば、図１９に示すように、本実施の形態３におけるパッドＰＤでも、矩形形状をしたパッドＰＤの端辺に沿って、スリット部ＳＬＴが形成されているが、パッドＰＤの端辺に沿って、スリット未形成領域が設けられていない。つまり、本実施の形態３におけるパッドＰＤは、四辺を有する矩形形状をしており、スリット部ＳＬＴは、パッドＰＤの四辺に沿って配置されている。
これにより、本実施の形態３によれば、パッドＰＤの全体にわたって、ワイヤボンディングに起因してパッドＰＤに加えられるストレスを、ワイヤボンディング工程後にスリット部ＳＬＴに埋め込まれた封止材料で低減することができる。すなわち、パッドＰＤの一部領域に、スリット部ＳＬＴが形成されていないスリット未形成領域が設けられている場合には、このスリット未形成領域において、ワイヤボンディングに起因してパッドＰＤに加えられるストレスを、ワイヤボンディング工程後にスリット部ＳＬＴに埋め込まれた封止材料で低減しにくくなる。これに対し、本実施の形態３によれば、図１９に示すように、スリット部ＳＬＴが完全にパッドＰＤのボンディング部ＢＵを囲んでいるため、パッドＰＤの全方位において、ワイヤボンディングに起因してパッドＰＤに加えられるストレスを、ワイヤボンディング工程後にスリット部ＳＬＴに埋め込まれた封止材料で均等に低減することができる利点が得られる。
このように、本実施の形態３では、スリット部ＳＬＴが、パッドＰＤの四辺に沿って、パッドＰＤのボンディング部ＢＵを完全に囲むように配置されている。この場合、パッドＰＤのボンディングＢＵとパッドＰＤの外縁部ＥＵとが電気的に接続されなくなることが懸念される。この点に関し、本実施の形態３では、スリット部ＳＬＴが、パッドＰＤの四辺に沿って、パッドＰＤのボンディング部ＢＵを完全に囲むように配置されている場合であっても、本実施の形態３におけるビア構造によって、パッドＰＤのボンディングＢＵとパッドＰＤの外縁部ＥＵとを電気的に接続することができる。
具体的に、図１９のＡ−Ａ線で切断した断面図は、前記実施の形態２で説明した図１８と同様である。図１８に示すように、スリット部ＳＬＴを囲むビアＶＡ２は、パッドＰＤのボンディング部ＢＵと接続しているとともに、パッドＰＤの外縁部ＥＵとも接続している。したがって、パッドＰＤのボンディング部ＢＵとパッドＰＤの外縁部ＥＵとは、ビアＶＡ２を介して電気的に接続されることになるのである。つまり、本実施の形態３のように、ボンディング部ＢＵと外縁部ＥＵとが、スリット部ＳＬＴによって完全に分離されている場合であっても、図１８に示すように、パッドＰＤのボンディング部ＢＵとパッドＰＤの外縁部ＥＵとは、ビアＶＡ２を介して電気的に接続されるのである。この結果、本実施の形態３におけるパッド構造およびビア構造によれば、例えば、図１９に示すように、たとえ、ボンディング部ＢＵと外縁部ＥＵとが、スリット部ＳＬＴによって完全に分離されている場合であっても、パッドＰＤの外縁部ＥＵから引き出された引き出し配線ＤＷＬとボンディング部ＢＵに接続されるワイヤとを電気的に接続することができるのである。
（実施の形態４）
前記実施の形態１では、パッドＰＤの下層に形成されている配線ＷＬを銅配線から構成する例について説明したが、本実施の形態４では、パッドＰＤの下層に形成されている配線ＷＬをアルミニウム配線（アルミニウム合金配線）から構成する例について説明する。
＜実施の形態４における半導体装置の構成＞
図２０は、本実施の形態４における半導体装置の構成例を示す断面図である。図２０に示す本実施の形態４における半導体装置の構成は、図７に示す前記実施の形態１における半導体装置の構成とほぼ同様である。ただし、図２０に示すように、本実施の形態４における半導体装置では、層間絶縁膜ＩＬ１上に、例えば、バリア導体膜（チタン膜と窒化チタン膜との積層膜）で挟まれたアルミニウム膜からなるアルミニウム配線（配線ＷＬ）が形成されている。すなわち、図２０に示す本実施の形態４における半導体装置では、図７に示す銅配線からなる配線ＷＬに替えて、アルミニウム配線からなる配線ＷＬが形成されている点で相違する。その他の構成は、前記実施の形態１と同様である。
＜実施の形態４における半導体装置の製造方法＞
本実施の形態４における半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
例えば、図２１に示すように、層間絶縁膜ＩＬ１に、例えば、チタン膜と窒化チタン膜との積層膜からなる第１バリア導体膜とアルミニウムを主成分とするアルミニウム膜とチタン膜と窒化チタン膜との積層膜からなる第２バリア導体膜との積層膜からなる配線ＷＬを形成する。この配線ＷＬは、例えば、スパッタリング法を使用することにより、層間絶縁膜ＩＬ１上に第１バリア導体膜とアルミニウム膜と第２バリア導体膜とからなる積層膜を形成し、フォトリソグラフィ技術およびエッチング技術を使用して、この積層膜をパターニングすることにより形成することができる。
次に、図２２に示すように、配線ＷＬを形成した層間絶縁膜ＩＬ１上に、層間絶縁膜ＩＬ２を形成する。層間絶縁膜ＩＬ２は、例えば、酸化シリコン膜から形成され、例えば、ＣＶＤ法を使用することにより形成することができる。
その後、図２３に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ２に接続孔ＣＮＴを形成する。この接続孔ＣＮＴは、層間絶縁膜ＩＬ２を貫通して、配線ＷＬの表面に達するように形成される。
続いて、図２４に示すように、例えば、ＣＶＤ法を使用することにより、接続孔ＣＮＴの内壁を含む層間絶縁膜ＩＬ２上に、タングステンを主成分とするタングステン膜ＷＦを形成する。そして、図２５に示すように、例えば、化学的機械的研磨法を使用することにより、層間絶縁膜ＩＬ２上に形成されている不要なタングステン膜ＷＦを除去する。これにより、図２５に示すように、層間絶縁膜ＩＬ２に形成された接続孔ＣＮＴの内壁にだけタングステン膜ＷＦを残存させることができ、これによって、接続孔ＣＮＴにタングステン膜ＷＦからなるビアＶＡ１を形成することができる。
次に、図２６に示すように、ビアＶＡ１を形成した層間絶縁膜ＩＬ２上に、例えば、スパッタリング法を使用することにより、例えば、窒化チタン膜からなるバリア導体膜ＢＣＦを形成した後、このバリア導体膜ＢＣＦ上に、アルミニウム膜やアルミニウム合金膜（ＡｌＳｉ膜やＡｌＳｉＣｕ膜など）からなる導体膜ＡＬＦを形成する。その後、図２７に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、導体膜ＡＬＦおよびバリア導体膜ＢＣＦをパターニングすることにより、パッドＰＤを形成する。このときのパターニング工程で、パッドＰＤを貫通するスリット部ＳＬＴも形成する。これにより、スリット部ＳＬＴにより区別されたボンディング部ＢＵと外縁部ＥＵとからなるパッドＰＤを形成することができる。
このとき、パッドＰＤのボンディング部ＢＵは、ビアＶＡ１に内包され、かつ、パッドＰＤの外縁部ＥＵは、一部がビアＶＡ１からはみ出して層間絶縁膜ＩＬ２上に配置されるように形成される。この結果、図２７に示すように、スリット部ＳＬＴの底面は、ビアＶＡ１を構成するタングステン膜ＷＦで塞がれ、かつ、スリット部ＳＬＴの側面には、パッドＰＤの外縁部ＥＵの一部を構成する導体膜ＡＬＦとビアＶＡ１を構成するタングステン膜ＷＦとによる二重防護壁構造が形成される。これにより、本実施の形態４によれば、スリット部ＳＬＴから半導体チップの内部への水分の浸入を防止できるパッド構造を実現することができ、これによって、半導体装置の信頼性を向上することができる。
続いて、図２８に示すように、パッドＰＤを形成した層間絶縁膜ＩＬ２上に、表面保護膜ＰＡＳを形成する。表面保護膜ＰＡＳは、例えば、酸化シリコン膜と窒化シリコン膜との積層膜から形成され、例えば、ＣＶＤ法を使用することにより形成することができる。
その後、図２９に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳに開口部ＯＰ１を形成する。このとき、表面保護膜ＰＡＳに形成された開口部ＯＰ１からは、パッドＰＤのボンディング部ＢＵとパッドＰＤの外縁部ＥＵの一部とが露出する。すなわち、開口部ＯＰ１の端部は、パッドＰＤの外縁部ＥＵ上に形成される。以上のようにして、本実施の形態４におけるパッド構造を形成することができる。その後、前記実施の形態１と同様の工程を経ることにより、本実施の形態４における半導体装置を製造することができる。
（実施の形態５）
図３０および図３１は、本実施の形態５におけるパッドＰＤの平面形状を示す平面図である。図３０および図３１に示すように、本実施の形態５におけるパッドＰＤでは、四隅の角部に面取りが施されている。この結果、本実施の形態５におけるパッドＰＤは、八角形形状となり、このような多角形形状のパッドＰＤにも、前記実施の形態１における技術的思想を適用することができる。このとき、パッドＰＤに形成されているスリット部ＳＬＴは、例えば、図３０に示す形状とすることもできるし、図３１に示す形状とすることもできる。なお、パッドＰＤに形成されているスリット部ＳＬＴは、図３０に示す形状に限らず、スリット未形成領域が設けられておらず、四角形形状のボンディング部ＢＵを完全に囲む形状とすることもできる。同様に、パッドＰＤに形成されているスリット部ＳＬＴは、図３１に示す形状に限らず、スリット未形成領域が設けられておらず、八角形形状のボンディング部ＢＵを完全に囲む形状とすることもできる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＢＵ ボンディング部
ＥＵ 外縁部
ＰＤ パッド
ＳＬＴ スリット部
ＶＡ１ ビア

Claims (15)

  1. 半導体基板、
    前記半導体基板の上方に形成された配線、
    前記配線上に形成され、かつ、前記配線と電気的に接続される第１ビア、
    前記第１ビア上に形成され、かつ、前記第１ビアと電気的に接続されるパッド、
    前記パッドを覆う表面保護膜、
    前記表面保護膜に形成され、前記パッドの表面の一部を露出する開口部、
    を備え、
    前記パッドは、
    前記パッドを貫通するスリット部、
    平面視において、前記スリット部よりも内側のボンディング部、
    平面視において、前記スリット部よりも外側の外縁部、
    を有し、
    平面視において、前記第１ビアは、前記スリット部を内包し、かつ、前記パッドの前記ボンディング部と前記パッドの前記外縁部とに接触している、半導体装置。
  2. 請求項１に記載の半導体装置において、
    平面視において、前記第１ビアは、前記パッドの前記ボンディング部および前記スリット部を内包し、かつ、前記パッドの前記外縁部と接触している、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記スリット部の底面から前記第１ビアの表面が露出している、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記スリット部には、前記半導体装置の封止材が充填されている、半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記パッドの前記ボンディング部の表面の高さは、前記パッドの前記外縁部の表面の高さよりも低い、半導体装置。
  6. 請求項１に記載の半導体装置において、
    平面視において、前記開口部は、前記パッドの前記ボンディング部および前記スリット部を内包している、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記半導体装置は、さらに、前記配線と前記パッドとに接続される第２ビアを有する、半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第２ビアは、前記パッドの前記ボンディング部と接続される、半導体装置。
  9. 請求項８に記載の半導体装置において、
    平面視において、前記第２ビアは、前記パッドの前記ボンディング部に内包される、半導体装置。
  10. 請求項７に記載の半導体装置において、
    前記第２ビアは、複数存在する、半導体装置。
  11. 請求項７に記載の半導体装置において、
    前記第２ビアのサイズは、前記第１ビアのサイズより小さい、半導体装置。
  12. 請求項１に記載の半導体装置において、
    平面視において、前記パッドの前記ボンディング部と前記パッドの前記外縁部とは、前記スリット部によって分離されている、半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記スリット部は、前記パッドの前記ボンディング部を囲んでいる、半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記パッドは、四辺を有する矩形形状をしており、
    前記スリット部は、前記パッドの前記四辺に沿って配置されている、半導体装置。
  15. 請求項１２に記載の半導体装置において、
    前記パッドの前記ボンディング部と前記パッドの前記外縁部とは、前記第１ビアによって電気的に接続されている、半導体装置。
JP2014171764A 2014-08-26 2014-08-26 半導体装置 Pending JP2016046477A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014171764A JP2016046477A (ja) 2014-08-26 2014-08-26 半導体装置
US14/735,242 US20160064346A1 (en) 2014-08-26 2015-06-10 Semiconductor device
CN201510438556.3A CN105390466A (zh) 2014-08-26 2015-07-22 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014171764A JP2016046477A (ja) 2014-08-26 2014-08-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2016046477A true JP2016046477A (ja) 2016-04-04

Family

ID=55403375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014171764A Pending JP2016046477A (ja) 2014-08-26 2014-08-26 半導体装置

Country Status (3)

Country Link
US (1) US20160064346A1 (ja)
JP (1) JP2016046477A (ja)
CN (1) CN105390466A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007074529A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置

Also Published As

Publication number Publication date
US20160064346A1 (en) 2016-03-03
CN105390466A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
US10818601B1 (en) Semiconductor device and method of manufacturing the same
TWI557812B (zh) 半導體裝置及其製造方法
US10056319B2 (en) Power module package having patterned insulation metal substrate
US7906848B2 (en) Semiconductor device
US9530721B2 (en) Semiconductor device
US10204853B2 (en) Semiconductor device
KR20090013417A (ko) 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 이의제조방법
US10354936B2 (en) Electronic component having a heat dissipation member formed on a sealing member
US9607962B2 (en) Semiconductor device and manufacturing method thereof
CN107256856B (zh) 半导体装置
US9972555B2 (en) Semiconductor device and method of manufacturing same
US20200312806A1 (en) Semiconductor device and semiconductor package
JP2012146720A (ja) 半導体装置およびその製造方法
US10541212B2 (en) Semiconductor arrangement with a sealing structure
US9627344B2 (en) Semiconductor device
JP2016046477A (ja) 半導体装置
JP2016152328A (ja) 半導体装置およびその製造方法
US20220013481A1 (en) Semiconductor device and method of manufacturing the same
JP2017183672A (ja) 半導体装置の製造方法
JP2016139711A (ja) 半導体装置およびその製造方法
JP2015103776A (ja) 多層配線用パッド構造
KR20120123874A (ko) 반도체 패키지용 배선