JP2015103776A - 多層配線用パッド構造 - Google Patents

多層配線用パッド構造 Download PDF

Info

Publication number
JP2015103776A
JP2015103776A JP2013245779A JP2013245779A JP2015103776A JP 2015103776 A JP2015103776 A JP 2015103776A JP 2013245779 A JP2013245779 A JP 2013245779A JP 2013245779 A JP2013245779 A JP 2013245779A JP 2015103776 A JP2015103776 A JP 2015103776A
Authority
JP
Japan
Prior art keywords
pad
interlayer insulating
wiring
insulating film
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013245779A
Other languages
English (en)
Inventor
井田 実
Minoru Ida
実 井田
栗島 賢二
Kenji Kurishima
賢二 栗島
典秀 柏尾
Norihide Kayao
典秀 柏尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013245779A priority Critical patent/JP2015103776A/ja
Publication of JP2015103776A publication Critical patent/JP2015103776A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】多層配線構造の半導体チップにおいて耐湿性の高いパッド構造を提供する。
【解決手段】本発明に係る多層配線用パッド構造は、半導体基板(101)上に層間絶縁膜(107〜109)を介して積層された複数のパッド用配線パターン部(102〜105)と、層間絶縁膜を貫通して形成され、夫々のパッド用配線パターン部を電気的に接続するコンタクトプラグ(106_1〜106_3)と、最上位の配線層の直下に形成された層間絶縁膜(109)を貫通し、前記コンタクトプラグを囲んで形成された金属から成る構造体(110)と、パッド領域の一部に開口部を有し、最上位層に形成された保護膜(111)とを有する。
【選択図】図1

Description

本発明は、多層配線用パッド構造に関し、特に、化合物半導体の多層配線用パッド構造に関する。
化合物半導体を用いた高周波用の半導体装置では、一般に、半導体基板上に形成される配線パターン(メタル配線)の金属材料として、抵抗率が低く、且つ厚膜化が容易な金(Au)が用いられ、層間絶縁膜として、誘電率が低い有機材料が用いられる。
高周波用の半導体装置では、信号の配線遅延を低減するために配線パターンと層間絶縁膜の双方を厚膜化することが有効である。また、半導体装置の高集積化には、配線パターンが形成される配線層の多層化が有効である。そのため、半導体装置の高速化・高集積化が進むと半導体チップが全体として厚くなる傾向がある。
半導体チップが全体として厚くなると、信頼性の高い半導体装置を製造するのは容易ではない。例えば、半導体チップに形成される内部回路のノードを外部に引き出すための外部電極(パッド)を高品質に作製するには工夫が必要である。例えば、図3に示されるように、2層の配線層を有し、層間絶縁膜も薄い半導体チップの場合、半導体基板301上の第1の配線パターン302の直上に形成された層間絶縁膜304に第1の配線パターン302よりも径の小さいコンタクトホール306を形成し、そのコンタクトホール306内に第2の配線パターン305を形成することで、容易にパッドを形成することができる。しかしながら、このパッド形成手法では、配線層の数が増加した場合に、パッドの端部とパッドの中心部との間に形成される段差が大きくなるという問題がある。例えば、図4に示されるように、配線層が4層の場合、下位(厚さ方向における半導体基板401側)の配線パターンに上位(厚さ方向における半導体基板401と反対側)の配線パターンが直接積み重なるパッド構造となるので、パッドの最上位の配線パターン401が平坦ではなく、大きな段差を持って形成される。バッドにこのような大きな段差があると、半導体チップの実装工程において、ボンディングによって金ワイヤをパッドに圧着する際に、ボンディング装置のツール先端部がパッドの縁(段差の高い部分)に当たり、パッドが損傷する虞がある。パッドの面積を十分に広くすることで、ボンディング時にパッドが損傷することを回避できるが、パッド面積の増大は半導体チップの製造コストの増加につながるため、好ましくない。
これに対し、層間絶縁膜の上下の配線パターンを電気的に接続するためのコンタクトプラグを従来よりも小さくし、そのコンタクトプラグを複数個アレイ状に並べて形成したパッド構造が知られている(例えば、下記特許文献1、2、及び非特許文献1を参照)。これにより、最上位の配線パターンが層間絶縁膜上に形成されるので、大きな段差のないパッドを形成することが可能となる。
特開平5−347358号公報 特開平9−219451号公報
S. Sugitani, K. Nishimura, K. Onodera, and H. Kamitsuna, "Advanced multilayer interconnect technology for switch ICs using InP HEMTs," International Conference of Compound Semiconductor Manufacturing Technology (CS MANTECH) Digest, pp. 107-110, Chicago, IL, April 2008.
ところで、近年、更なる低コスト化のため、プラスチックパッケージを採用した化合物半導体を用いた高周波用半導体装置が増えつつある。プラスチックパッケージを用いる場合、パッケージ本体のみによって半導体装置の耐湿性を確保することが困難であるため、半導体チップ自体の耐湿性を高めるような工夫が必要となる。例えば、化合物半導体の高周波用半導体装置では、一般に、水分が透過しにくいシリコン窒化膜を半導体チップの最上位に堆積することによって半導体チップの耐湿性を確保している。
しかしながら、半導体チップ、特に化合物半導体から成る半導体チップに前述の複数のコンタクトプラグをアレイ状に形成するパッド構造を採用した場合、半導体チップの耐湿性が低下する虞があることを本発明者らは見出した。以下、この問題について、図5及び図6を用いて詳細に説明する。
図5は、複数のコンタクトプラグをアレイ状に形成したパッド構造を有する4層配線構造の半導体チップの断面を模式的に示す図である。図6は、図5に示した半導体チップの平面を模式的に示した図である。図5に示される半導体基板501は、例えば化合物半導体から構成される。なお、配線パターンを含む層を配線層とも称する。
図5において、最上位の配線パターン505がパッドとして使用される。層間絶縁膜507〜509における配線パターン505の直下の領域において、図3及び図4で示したコンタクトホールよりも径の小さいコンタクトホールに金属材料が充填されたコンタクトプラグ506_1〜506_3が、対応する層間絶縁膜507〜509を貫通してアレイ状に形成される。これにより、大きな段差のないパッドを形成することができる。
半導体チップ500においては、最上位層にシリコン窒化膜からなる保護膜510がパッド開口部511を除いて形成される。これにより、保護膜510で覆われた領域では下層への水分の侵入が阻止される。一方、パッド開口部511では、ボンディングワイヤとの電気的な接続を得るために保護膜510が選択的に除去されるが、最上位に配線パターン505が形成されているので、パッド開口部511からの水分の侵入を防ぐことができる。また、高周波用の化合物半導体から成る半導体チップでは、前述したように配線パターンの金属材料として金が用いられることが一般的であるため、配線パターン505は酸化し難い。これらの構成により、パッド開口部511における耐湿性を確保している。
しかしながら、例えば製品出荷前の電気的特性の測定等において、プローブ針をパッドに押し当てた場合、最上層の配線パターン505やその直下の層間絶縁膜509が変形し、層間絶縁膜509の一部が露出する可能性がある。電気的な接続を確保するという点ではパッドの表面が多少変形しても特に問題はないが、層間絶縁膜の一部が露出してしまうと、その露出した部分から水分が侵入し、耐湿性が低下する虞がある。特に、高周波用の化合物半導体から成る半導体チップは、前述したように層間絶縁膜として有機材料が用いられることが多く、有機材料は機械的強度が弱いため、耐湿性の低下が懸念される。
本発明は、以上のような問題点を解消するためになされたものであり、多層配線構造の半導体チップにおいて耐湿性の高いパッド構造を提供することを目的とする。
本発明に係る多層配線用パッド構造は、半導体基板上に層間絶縁膜を介して積層された複数のパッド用配線パターンと、前記層間絶縁膜を貫通し夫々の前記パッド用配線パターンを電気的に接続するコンタクトプラグと、最上位の前記層間絶縁膜を貫通し前記コンタクトプラグを囲んで形成された金属から成る構造体と、最上位層に形成され、最上位の前記パッド用配線パターン上の一部に開口部を有する保護膜とを有することを特徴とする。
上記多層配線用パッド構造において、前記構造体は金を含んだ金属材料から構成してもよい。また、上記多層配線用パッド構造において、前記半導体基板は化合物半導体から構成してもよい。更に、上記半導体チップにおいて、前記層間絶縁膜は有機絶縁材料から構成してもよい。
上記多層配線用パッド構造において、前記構造体は、最上位の配線層に形成されたパッド用配線パターンとその直下の配線層に形成されたパッド用配線パターンとを電気的に接続し、前記コンタクトプラグと前記構造体とは同一の金属材料から構成してもよい。
以上説明したことにより、本発明によれば、万一、パッドを形成する配線パターン直下の層間絶縁膜の中心部分が一部露出した場合であっても、層間絶縁膜の露出した部分から上記構造体の外側に水分が侵入することを防ぐことができ、半導体チップの耐湿性を向上させることができる。
図1は、本発明の一実施の形態に係る多層配線用パッド構造を有する半導体チップの断面を模式的に示す図である。 図2は、本発明の一実施の形態に係る多層配線用パッド構造を有する半導体チップの平面を模式的に示す図である。 図3は、従来の2層の配線層を有する半導体チップにおけるパッドの断面を模式的に示す図である。 図4は、従来の4層の配線層を有する半導体チップにおけるパッドの断面を模式的に示す図である。 図5は、複数のコンタクトプラグをアレイ状に形成したパッド構造を有する4層配線構造の半導体チップの断面を模式的に示す図である。 図6は、複数のコンタクトプラグをアレイ状に形成したパッド構造を有する4層配線構造の半導体チップの平面を模式的に示す図である。
以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明の一実施の形態に係る多層配線用パッド構造を有する半導体チップの断面を模式的に示す図である。
図1に示されるように、半導体チップ100は、半導体基板101上に層間絶縁膜107〜109を介して複数の配線パターンが積層された多層配線層構造を備える。図1には、一例として、半導体チップ100が複数の配線パターンが形成される配線層が4層の場合が示されている。また、図1には、説明の便宜上、半導体チップ100に形成される複数の配線パターンのうち、後述するパッド用配線パターン102〜105が図示されている。
半導体チップ100は、半導体基板101に形成されたトランジスタ、抵抗、及び容量等の回路素子が積層された複数の配線パターンによって夫々接続されることにより、集積回路を構成する。特に制限されないが、上記集積回路は、例えば高周波の信号を処理するための高周波(RF:Radio Frequency)回路を含む。半導体チップ100は、例えば、それ単体又はその他の半導体チップとともに半導体パッケージに封止され、一つの半導体装置を実現する。上記半導体パッケージとしては、プラスチックパッケージを例示することができる。
半導体基板101は、例えば、GaAs、GaP、InP等のIII−V族化合物半導体から構成される。各層の配線パターンは、例えば金を含んだ金属材料から構成される。層間絶縁膜107〜109は、例えば有機絶縁材料から構成される。上記有機絶縁材料としてはベンゾシクロブテン(BCB)を例示することができる。
半導体チップ100は、回路領域と、単数又は複数のパッド領域とを有する。ここで、回路領域とは、複数の回路素子が形成される領域である。また、パッド領域とは、上記回路領域に回路素子によって構成された内部回路の所定ノードを外部に引き出すための1つの外部電極(パッド)が形成される領域である。なお、パッド領域は、例えば外部に引き出すノードの数に応じて複数設けることができる。
以下、パッド領域に形成されるパッドの構造について、図1及び図2を用いて具体的に説明する。
図2は、本発明の一実施の形態に係る多層配線用パッド構造を有する半導体チップの平面を模式的に示す図である。図2には、ボンディングワイヤ(例えば金ワイヤ)を圧着するためのボンディングパッドが形成されるパッド領域ARPDが例示されている。なお、図2では、最上位層となる保護膜111と最上位のパッド用配線パターン105の図示を省略している。図2におけるパッド領域ARPDをX−X’線で切断した場合の模式的な断面が、図1に例示されている。なお、パッド領域ARPDは、上述したように半導体チップ100においてパッドが形成される領域であるが、図1及び図2では、一例として配線パターン105の外周で囲まれる領域をパッド領域ARPDとして図示している。
パッド領域ARPDに形成されるボンディングパッドは、本実施の形態に係る多層配線用パッド構造を有する。具体的に、上記多層配線用パッド構造は、層間絶縁膜107〜109を介して夫々形成されたパッド用配線パターン102〜105と、コンタクトプラグ106_1〜106_3と、構造体110と、保護膜111とを有する。
本実施の形態に係る多層配線用パッド構造において、図1に示されるように、パッド用配線パターン102が半導体基板101上に形成され、層間絶縁膜107がパッド用配線パターン102及び半導体基板101を覆うように形成される。また、パッド用配線パターン103が層間絶縁膜107上に形成され、層間絶縁膜108がパッド用配線パターン103と層間絶縁膜107とを覆うように形成される。また、パッド用配線パターン104が層間絶縁膜108上に形成され、層間絶縁膜109がパッド用配線パターン104と層間絶縁膜108とを覆うように形成される。更に、パッド用配線パターン105が層間絶縁膜109上に形成され、保護膜111がパッド用配線パターン105の一部と層間絶縁膜109を覆うように形成される。
本実施の形態に係る多層配線用パッド構造において、パッド用配線パターン102〜105は、要求されるパッド形状に対応するように形成された配線パターンである。最上位に形成されるパッド用配線パターン105は、半導体基板101上に形成されるパッドの一つとして用いられる。また、その他のパッド用配線パターン102〜104は、必要に応じて、対応する各配線層に形成された他の配線を経由して上記内部回路の所定ノードに接続される。パッド用配線パターン102〜104は、半導体チップ100の厚さ方向にパッド用配線パターン105の少なくとも一部と重なりを持って形成される。図1及び図2では、平面視においてパッド用配線パターン102〜104をパッド用配線パターン105と同一形状とした場合が例示されているが、パッド用配線パターン102〜104の形状に特に制限はない。
本実施の形態に係る多層配線用パッド構造において、コンタクトプラグ106_1〜106_3(総称する場合はコンタクトプラグ106と表記する。)は、対応する層間絶縁膜107〜109を夫々貫通して形成され、層間絶縁膜の上層及び下層に形成されたパッド用配線パターンを夫々電気的に接続する。ここで、コンタクトプラグ106とは、層間絶縁膜を貫通して形成されたコンタクトホール(穴)に充填された金属材料からなる構造体を言う。コンタクトホールに充填される金属材料は、パッド用配線パターン102〜104と同様に、金を含んだ金属材料を用いることができる。
例えば、コンタクトプラグ106_1は、層間絶縁膜107を介して上下に形成されたパッド用配線パターン102とパッド用配線パターン103とを電気的に接続する。同様に、コンタクトプラグ106_2は、層間絶縁膜108を介して上下に形成されたパッド用配線パターン104とパッド用配線パターン103とを電気的に接続し、コンタクトプラグ106_3は、層間絶縁膜109を介して上下に形成されたパッド用配線パターン105とパッド用配線パターン104とを電気的に接続する。
コンタクトプラグ106は、層間絶縁膜107〜109の夫々において、平面視でアレイ状に複数形成される。例えば、図1及び図2には、16個(4×4)の円形状のコンタクトプラグ106が層間絶縁膜毎にアレイ状に形成された構成が例示されている。このようにコンタクトプラグ106を複数個形成することにより、層間絶縁膜を挟んだ上下の配線パターン間の電気抵抗を小さくすることができる。例えば、コンタクトプラグ106_3の個数を増やすことにより、層間絶縁膜109の上下の配線層に形成されたパッド用配線パターン105とパッド用配線パターン104の間の電気抵抗を小さくすることができる。
なお、図1及び図2では、層間絶縁膜107、厚さ方向において半導体基板101と反対側の最上位の層間絶縁膜109に形成するコンタクトプラグ106_3と同様に、108に形成するコンタクトプラグ106_1、106_2を複数個アレイ状に形成する構成を例示しているが、これに限られない。例えば、コンタクトプラグ106_1、106_2を、最上位のコンタクトプラグ106_3よりも個数を減らし、且つ径を大きくした構造としても良い。例えば、ボンディングパッドの段差が許容される場合には、最上位のコンタクトプラグ106_3を上記のように複数個アレイ状に形成し、その下のコンタクトプラグ106_1、106_2を、図3及び図4で示したような一つのコンタクトホール306に金属材料を充填して形成しても良い。
本実施の形態に係る多層配線用パッド構造において、保護膜111は、例えば最上位の層間絶縁膜109とパッド用配線パターン105とを覆うように形成され、パッド領域ARPDの内側に一部に開口部112を有する。例えば、断面視において、保護膜111は、パッド用配線パターン105の外周部分と重なるように形成され、開口部112は平面視においてパッド領域ARPDの内側に形成される。パッド保護膜111は、例えば窒化シリコンから構成される。これにより、保護膜111で被覆された領域の直下にある層間絶縁膜等に対する損傷や水分の侵入を防ぐことができる。
本実施の形態に係る多層配線用パッド構造において、構造体110は、最上位のパッド用配線パターン105の直下に形成された層間絶縁膜109を貫通し、コンタクトプラグ106_3を囲んで形成される。ここで、平面視において、構造体110の内周部分によって囲まれる領域を参照符号ARAで表す。
具体的に、構造体110は、層間絶縁膜109を貫通してコンタクトプラグ106_3を囲んで形成された溝部(穴)113と、溝部113に充填された金属材料114とを含む。構造体110の溝部113に充填する金属材料114としては、酸化し難い金を含んだ金属(例えば、金を主成分とする合金)を用いることができる。
上記のように、層間絶縁膜109において構造体110をコンタクトプラグ106_3を囲んで形成することにより、層間絶縁膜109における領域ARAの直下の領域は、構造体110とその上下に配置されたパッド用配線パターン104、105によって密閉される。すなわち、層間絶縁膜109は、領域ARAとその外側の領域とで分離される。これにより、構造体110は、層間絶縁膜109における防水壁として機能する。例えば、製品出荷前の電気的特性の測定等においてプローブ針をボンディングパッドに押し当てることにより、パッド領域ARPDにおける最上層のパッド用配線パターン105やその直下の層間絶縁膜109が変形し、領域ARAにおける層間絶縁膜109の一部が露出した場合であっても、その露出した部分から侵入した水分が構造体110で堰き止められ、層間絶縁膜109における領域ARA直下の領域からその外側の領域に水分が侵入することを防ぐことができる。これにより、半導体チップ100の耐湿性を向上させることができる。
構造体110は、コンタクトプラグ106_3を囲んで形成されていれば、その平面視における形状に特に制限はない。例えば、図2に示されるような矩形状であっても良いし、円形状又は、矩形を面取りした形状等であっても良い。また、構造体110の防水壁としての厚さ(溝部113の幅)Yは、層間絶縁膜109における領域ARAからその外側の領域への水分の侵入を防ぐことができれば、特に制限はない。一例として挙げるとすれば、構造体110の厚さYは、約3μm〜4μmとされる。また、構造体110とパッド用配線パターン104、105とによって層間絶縁膜109におけるパッド領域ARPD直下の領域を密閉することができれば、構造体110が形成される位置に特に制限はない。例えば、図1において、構造体110の内周部が保護膜111の開口部112の端部よりもパッドの外側に形成(図1において領域ARAが開口部112よりも外側に形成)されても良い。
次に、本実施の形態に係る多層配線用パッド構造の製造方法について説明する。
先ず、トランジスタ、抵抗、及び容量等の回路素子が形成された半導体基板101上に、例えば電界めっき法により、金を含む金属材料を堆積させてパッド用配線パターン102を含む配線層を形成する。パッド用配線パターン102の厚さは例えば約0.5μm〜2μmである。次に、半導体基板101上に有機絶縁材料としてベンゾシクロブテンをスピンコート法で塗布し、熱処理を行ない、厚さが約1μm〜4μmの層間絶縁膜107を形成する。なお、層間絶縁膜の厚さの目安は、パッド用配線パターンの2倍程度であれば良い。次に、エッチング法等により層間絶縁膜107にコンタクトプラグ106_1のためのコンタクトホールを形成する。次に、層間絶縁膜107の表面に、電界めっき法により、コンタクトプラグ106_1のためのコンタクトホールに金を含む金属材料を堆積させるとともに、パッド用配線パターン103を形成する。なお、必要に応じて、コンタクトプラグ106_1のためのコンタクトホールに金を含む金属材料を堆積させる前に、スパッタ法等によりタングステンからなる密着性を向上させるための金属膜を形成しても良い。
次に、パッド用配線パターン102及び層間絶縁膜107上にベンゾシクロブテンをスピンコート法で塗布し、熱処理を行ない、層間絶縁膜108を形成する。その後、上記と同様の方法により、コンタクトプラグ106_2、パッド用配線パターン104、及び層間絶縁膜109を形成する。
次に、エッチング法等により層間絶縁膜109にコンタクトプラグ106_3のコンタクトホール及び構造体110の溝部113を形成する。次に、層間絶縁膜109の表面に、電界めっき法により、コンタクトプラグ106_3のコンタクトホール及び構造体110の溝部113に金の合金を堆積させるとともに、パッド用配線パターン105を形成する。なお、必要に応じて、コンタクトプラグ106_3のコンタクトホール及び構造体110に金を含む金属材料を堆積させる前に、スパッタ法等によりタングステンからなる密着性を向上させるための金属膜を形成しても良い。
次に、CVD(Chemical Vapor Deposition)法等により、最上位のパッド用配線パターン105及び層間絶縁膜109の表面に、シリコン窒化膜からなる保護膜111を形成する。その後、リソグラフィー法及びエッチング等により、保護膜111を選択的に除去して開口部112を形成する。
以上、本発明によれば、パッド領域ARPDに構造体110を形成することにより、半導体チップの耐湿性を向上させることができる。
また、本実施の形態のように化合物半導体から成る半導体チップに上記多層配線用パッド構造を採用することにより、機械的強度の低い有機絶縁材料を層間絶縁膜に用いた場合であっても、耐湿性の高い半導体装置を提供することができる。
また、構造体110の溝部113に充填する金属材料114として、酸化し難い金を含んだ金属を用いることにより、半導体チップの耐湿性を更に向上させることができる。
更に、構造体110とコンタクトプラグ106に同一の金属材料を用いるので、上述のように、構造体110をコンタクトプラグ106_3と同様の製造工程で生成することができる。これにより、構造体110を多層配線構造の半導体チップに作り込むことによる新たな工程の追加はなく、従来の製造プロセスに対する製造コストの増大を抑えることができる。
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、配線の層数が4層の場合を例に示したが、特に4層に限るものではなく、2層、3層、5層、それ以上の層数にも適用可能である。
また、上記実施の形態では、上記多層配線用パッド構造をボンディングパッドに適用する場合を例示したが、電気的特性の評価時やトリミング時等においてプローブ針が当てられるが、製品出荷段階ではボンディングされないようなテストパッド等にも、上記多層配線用パッド構造を適用することができる。
また、上記実施の形態では、構造体110を最上位の層間絶縁膜109に設ける場合を例示したが、その下層の層間絶縁膜108、107にも同様に構造体110を設けることも可能である。
また、コンタクトプラグ106_1〜106_3の形状、個数、及び配置等は、特に制限されず、種々変更可能である。例えば、コンタクトプラグ106_1〜106_3の個数は、パッドに許容される電気抵抗やプロセスルール等に応じて変更することも可能である。
また、層間絶縁膜に用いられる有機絶縁材料として、ベンゾシクロブテンを例示したが、これに限られず、例えばポリイミド等の別の有機絶縁材料を用いることも可能である。
また、コンタクトプラグ106のコンタクトホール及び構造体110の溝部113に金を含む金属材料を埋め込む方法として、電解めっき法を例示したが、上記コンタクトホール及び上記溝部113に金属材料114を十分に埋め込むことができれば、非電解めっき法等の別の方法であっても良い。
また、構造体110の溝部113とコンタクトプラグ106のコンタクトホールに同一の金属材料を埋め込む場合を例示したが、半導体の製造プロセスの増加が許容できる場合には、別個の金属材料を用いることも可能である。
また、構造体110の溝部113に埋め込む材料として、金を含む金属材料を用いる場合を例示したが、防水壁として構造体110を機能させることができれば、その他の金属を用いることもできる。例えば、金を含む金属材料の代わりに、アルミ(Al)を含む金属材料(例えばアルミを主成分とする合金)を用いることも可能である。この場合、アルミの表面の酸化によって構造体110が劣化し、防水機能が低下することを防ぐため、構造体110の厚さYを金を用いる場合よりも大きくすることが望ましい。また、アルミを含む金属材料を構造体の溝部113に埋め込む方法としては、スパッタ法やCVD法を例示することができる。
また、保護膜111として窒化シリコンを用いる場合を例示したが、保護膜111の直下にある層間絶縁膜等に対する損傷や水分の侵入を防ぐことができれば、別の材料を用いることも可能である。例えば、窒化シリコンの代わりに、酸窒化シリコンや、窒化シリコンと酸化シリコンの多層膜を用いても良い。
また、半導体基板101が化合物半導体である場合を例示したが、シリコンであってもよい。
100…半導体チップ、101…半導体基板、102〜105…パッド用配線パターン、106、106_1〜106_3…コンタクトプラグ、107〜109…層間絶縁膜、110…構造体、111…保護膜、112…開口部、113…溝部、114…溝部に充填された金属材料、ARPD…パッド領域、ARA…コンタクトプラグが形成される領域、Y…構造体の厚さ。

Claims (5)

  1. 半導体基板上に層間絶縁膜を介して積層された複数のパッド用配線パターンと、
    前記層間絶縁膜を貫通し、夫々の前記パッド用配線パターンを電気的に接続するコンタクトプラグと、
    最上位の前記層間絶縁膜を貫通し、前記コンタクトプラグを囲んで形成された金属から成る構造体と、
    最上位層に形成され、最上位の前記パッド用配線パターン上の一部に開口部を有する保護膜と
    を有することを特徴とする多層配線用パッド構造。
  2. 請求項1に記載の多層配線用パッド構造において、
    前記構造体は、金を含んだ金属材料から構成される
    ことを特徴とする多層配線用パッド構造。
  3. 請求項1または2に記載の多層配線用パッド構造において、
    前記半導体基板は、化合物半導体から構成される
    ことを特徴とする多層配線用パッド構造。
  4. 請求項1乃至3のいずれか一項に記載の半導体チップにおいて、
    前記層間絶縁膜は、有機絶縁材料から構成される
    ことを特徴とする多層配線用パッド構造。
  5. 請求項1乃至4のいずれか一項に記載の多層配線用パッド構造において、
    前記構造体は、最上位の配線層に形成されたパッド用配線パターン部とその直下の配線層に形成されたパッド用配線パターン部とを電気的に接続し、
    前記コンタクトプラグと前記構造体とは、同一の金属材料から構成される
    ことを特徴とする多層配線用パッド構造。
JP2013245779A 2013-11-28 2013-11-28 多層配線用パッド構造 Pending JP2015103776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013245779A JP2015103776A (ja) 2013-11-28 2013-11-28 多層配線用パッド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013245779A JP2015103776A (ja) 2013-11-28 2013-11-28 多層配線用パッド構造

Publications (1)

Publication Number Publication Date
JP2015103776A true JP2015103776A (ja) 2015-06-04

Family

ID=53379226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013245779A Pending JP2015103776A (ja) 2013-11-28 2013-11-28 多層配線用パッド構造

Country Status (1)

Country Link
JP (1) JP2015103776A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165419A (ja) * 2004-12-10 2006-06-22 Elpida Memory Inc 半導体装置
JP2006332533A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体素子及びその製造方法
JP2009105160A (ja) * 2007-10-22 2009-05-14 Renesas Technology Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165419A (ja) * 2004-12-10 2006-06-22 Elpida Memory Inc 半導体装置
JP2006332533A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体素子及びその製造方法
JP2009105160A (ja) * 2007-10-22 2009-05-14 Renesas Technology Corp 半導体装置

Similar Documents

Publication Publication Date Title
CN205177838U (zh) 半导体器件
US10410967B1 (en) Electronic device comprising a conductive pad on a protruding-through electrode
KR100718063B1 (ko) 반도체 장치, 회로 기판 및 전자 기기
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
WO2016075791A1 (ja) 半導体装置およびその製造方法
WO2010035379A1 (ja) 半導体装置及びその製造方法
US9240439B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20070040783A (ko) 향상된 신뢰성을 갖는 구리 금속화를 위한 본드 패드 구조및 그것의 제조방법
TWI766918B (zh) 貫通電極基板、半導體裝置及貫通電極基板之製造方法
US9053973B2 (en) Semiconductor device
US10128163B2 (en) Chip part and method for manufacturing a chip part
US10354936B2 (en) Electronic component having a heat dissipation member formed on a sealing member
US10685875B2 (en) Semiconductor device having multiple lateral anti-diffusion films
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JP6731777B2 (ja) チップコンデンサ
JP2017195322A (ja) チップコンデンサ
KR102508909B1 (ko) 반도체 장치 및 그 제조 방법
JP2016129161A (ja) 半導体装置
JP2015053371A (ja) 半導体装置およびその製造方法
JP5559599B2 (ja) 半導体装置およびその製造方法ならびに半導体ウエハ
JP2015103776A (ja) 多層配線用パッド構造
JP6819894B2 (ja) 電子部品
JP2018206896A (ja) 化合物半導体集積回路及びその作製方法
JP2016139711A (ja) 半導体装置およびその製造方法
JP2018093038A (ja) 配線構造及び容量素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170509