CN108155157B - 包括引线框的集成电路封装体 - Google Patents

包括引线框的集成电路封装体 Download PDF

Info

Publication number
CN108155157B
CN108155157B CN201711268379.4A CN201711268379A CN108155157B CN 108155157 B CN108155157 B CN 108155157B CN 201711268379 A CN201711268379 A CN 201711268379A CN 108155157 B CN108155157 B CN 108155157B
Authority
CN
China
Prior art keywords
integrated circuit
recess
leads
semiconductor die
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711268379.4A
Other languages
English (en)
Other versions
CN108155157A (zh
Inventor
P·蒙特罗
J·陈
D·雅兹伯克
J·毕尔巴鄂德蒙迪扎巴尔
W·严
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Electronic Technology Co ltd
Original Assignee
Melexis Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Electronic Technology Co ltd filed Critical Melexis Electronic Technology Co ltd
Publication of CN108155157A publication Critical patent/CN108155157A/zh
Application granted granted Critical
Publication of CN108155157B publication Critical patent/CN108155157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Abstract

本发明涉及一种包括引线框(1)的集成电路封装体(10)，所述引线框包括多条引线以及电流导体，所述电流导体形成连接所述多条引线中的至少两条引线(13，14)的导电路径。所述封装体还包括半导体裸片(2)，所述半导体裸片包括集成电路并具有相反的第一和第二表面，所述第一表面接近所述电流导体。所述至少两条引线中的每一条引线包括凹槽(4)，所述凹槽用于在垂直于所述第一表面的方向上将所述引线与所述半导体裸片局部地隔开，其中，所述凹槽(4)至少包括所述引线的与所述半导体裸片的边缘重叠的一部分。

Description

包括引线框的集成电路封装体
技术领域
本发明涉及集成电路封装体领域。更确切地，本发明涉及一种包括引线框的集成电路封装体(比如这种包括引线框的封装体中的集成电路电流传感器)、以及一种用于制造这种集成电路封装体的方法。
背景技术
包括引线框的集成电路封装体(例如，IC塑料模制封装体)在本领域中是已知的。例如至少在未提供有意电连接的接口处，会需要引线框与封装的集成电路裸片(die)之间的良好电绝缘，例如，从而避免电气短路。在高电流和/或高电压应用中，良好的电绝缘会特别重要，例如，为了在设计中提供足够的安全性隔离以便满足目标高电压应用。例如，可能需要引线框与集成电路裸片之间充足的距离以避免将裸片与引线框绝缘的材料的电击穿或引线框与集成电路之间的局部放电。然而，具体应用还可能需要引线框与裸片之间的小间隔，例如以实现封装体的低轮廓高度，或以提高磁场的所感测的磁通量，所述磁场与流经引线框的(具有对这样的磁场敏感的裸片部件的)部分的电流相关联。
例如，可以将集成电路传感器设置在集成电路封装体中，例如塑料模制封装体，其中，通过金属引线框结构形成电气隔离的电流导体并且在与这个电气隔离的电流导体非常接近的半导体裸片中安排了磁性霍尔感测元件或磁性传感器。
本领域中已知的是，一般需要将安全性隔离并入用于高电压应用的IC封装体的设计中，比如塑料模制封装体中的集成电流传感器的设计中，例如以便满足目标高电压应用的要求。例如，引线框和集成电路需要被足够的距离或绝缘体彼此隔开。虽然集成电路可以包括钝化层(例如聚酰亚胺钝化)作为主要保护，生产工艺的限制可以防止集成电路被完全地覆盖，例如在集成电路的边缘仅提供有限的保护。因此，在引线框与集成电路的边缘之间会发生高电压部分隔离问题。
在本领域已知的电流传感器中，可以将电流导体定位在离磁性传感器的受控制的距离处，并定位在与磁性传感器基本上平行的位置以提高灵敏度。集成电路的表面上的塑料模制化合物以及一层聚酰亚胺钝化或二氧化硅可以被用作电流导体与磁性传感器之间的绝缘介质。集成电路芯片可以进一步通过焊接的金属凸块连接至引线框。在本领域已知的电流传感器中，电流导体与集成电路钝化之间的距离可以约等于金属凸块连接器的高度。然而，由于封装装配约束，电流导体与集成电路芯片之间的距离会由于工艺变化而被折中。
本领域还已知的是在引线框与集成电路的钝化之间设置底层填充材料。本领域中还已知的是在集成电路钝化与引线框之间应用粘着性绝缘胶带。然而，用于改善裸片上的钝化所提供的固有绝缘的此类附加措施会不利地需要额外装配工艺步骤，并因此会提高制造成本。
发明内容
本发明的实施例的目标的提供用于将引线框内的电流导体与集成电路封装体中的集成电路的至少一部分电气地绝缘的良好且高效的装置和方法。
通过根据本发明的方法和设备来完成上述目标。
本发明的实施例的优点是可以实现有成本效益的装配封装。
本发明的实施例的优点是，提供了廉价的解决方案来获得引线框与集成电路之间的良好电绝缘。
本发明的实施例的优点是，除了片上钝化之外，不需要应用直接绝缘材料比如底层填充材料或聚酰亚胺胶带材料来获得引线框电流导体与封装的集成电路的钝化的表面之间的良好电气隔离。
本发明的实施例的优点是，在不需要额外处理步骤的情况下，可以轻易地克服与作为集成电路上的主要保护的钝化层(例如聚酰亚胺钝化)的应用有关的装配工艺限制。例如，此类限制可以防止用钝化材料完全覆盖集成电路，例如使得在集成电路的边缘通过钝化材料获得了仅有限的保护。
本发明的实施例的优点是，可以防止、避免和/或减轻引线框与集成电路的边缘之间发生的高电压部分隔离问题，例如，优点是可以避免和/或减少引线框与集成电路之间的局部放电。
在第一方面，本发明涉及一种包括引线框的集成电路封装体，所述引线框具有多条引线并具有电流导体，所述电流导体形成连接所述多条引线中的至少两条引线的导电路径。所述封装体还包括半导体裸片，所述半导体裸片包括集成电路并具有相反的第一和第二表面，所述第一表面接近所述电流导体并且所述第二表面远离所述电流导体。所述至少两条引线中的每一条引线包括凹槽，所述凹槽用于在垂直于所述第一表面的方向上将所述引线与所述半导体裸片局部地隔开，其中，所述凹槽至少包括所述引线的与所述半导体裸片的边缘重叠的一部分。
如本领域中一般地理解的，“引线框(lead frame)”可以指金属框，例如整体形成的金属框，所述金属框为集成电路芯片或裸片以及电气引线提供支撑从而将裸片或芯片上的集成电路与其他电气部件或触点互连。引线框可以指集成电路封装体内部携带从裸片到外部的电信号的金属结构，和/或反之亦然。例如，可以将封装体内部的裸片粘合至引线框，并且可以建立引线与裸片的裸片焊盘之间的连接。可以在例如塑料外壳中塑造引线框，从而形成裸片的壳体。引线框的延伸出所述壳体的一部分可以暴露以使能与外壳中受保护裸片的连接。例如，引线框可以是片状金属框，将集成电路(例如用环氧树脂)附接、丝焊并传递模制在所述片状金属框上。
引线框可以是由金属板整体地形成的，例如由具有铜或铜合金的扁平金属板。可以通过将材料从金属板移除来制造引线框。例如，可以通过对金属板进行蚀刻或压印来移除材料。
在根据本发明的实施例的集成电路封装体中，凹槽沿着引线的纵向方向可以具有V状或U状轮廓。
在根据本发明的实施例的集成电路封装体中，相对于凹槽外部的引线高度，凹槽可以由减小高度的引线形成。
在根据本发明的实施例的集成电路封装体中，可以使所述至少两条引线中的每一条引线的顶表面凹入以形成所述凹槽，其中，这个顶表面邻近所述半导体裸片。
在根据本发明的实施例的集成电路封装体中，所述至少两条引线中的每一条在垂直于所述第一表面的所述方向上在预定距离上(例如，至少10微米)、相对于所述凹槽外部的所述引线在所述凹槽内可以偏移。
在根据本发明的实施例的集成电路封装体中，所述半导体裸片可以进一步包括所述第一表面上的钝化层。
在根据本发明的实施例的集成电路封装体中，所述钝化层可以包括聚酰亚胺钝化层。
在根据本发明的实施例的集成电路封装体中，所述集成电路封装体可以是电流传感器，其中，所述半导体裸片的所述集成电路包括磁场感测电路。所述磁场感测电路可以被适配用于感测与初级电流相关联的磁场。所述集成电路可以进一步被适配用于基于所述所感测的磁场提供指示所述初级电流的输出信号。所述至少两条引线可以被适配用于接收所述初级电流并且所述电流导体可以被安排为使得允许所述磁场与所述磁场感测电路之间的相互作用。
在根据本发明的实施例的集成电路封装体中，所述磁场感测电路包括至少一个霍尔传感器。
在根据本发明的实施例的集成电路封装体中，所述磁场感测电路包括被配置用于在差分模式下运行的至少两个磁性传感器。
在根据本发明的实施例的集成电路封装体中，所述至少一个电流导体与所述集成电路电流地(galvanically)绝缘。
根据本发明的实施例的集成电路封装体可以进一步包括：模制材料，形成在所述引线框的至少一部分以及所述半导体裸片的至少一部分的周围，从而形成模制封装体主体。
在第二方面，本发明的实施例涉及一种用于制造集成电路封装体的方法。所述方法包括：提供半导体裸片，所述半导体裸片具有相反的第一和第二表面并包括集成电路；提供引线框，所述引线框包括多条引线并且包括电流导体，所述电流导体形成连接所述多条引线中的至少两条引线的导电路径；在所述至少两条引线中的每一条中设置凹槽；以及将所述引线框和所述半导体裸片安排成使得所述半导体裸片的所述第一表面接近所述电流导体并且所述第二表面远离所述电流导体。所述凹槽设置在所述至少两条引线中的每一条中，使得所述凹槽在垂直于所述第一表面的方向将所述引线与所述半导体裸片局部地隔开，并且使得所述凹槽至少包括所述引线的与所述半导体裸片的边缘重叠的一部分。
在根据本发明的实施例的方法中，提供所述引线框可以包括：通过压印金属片来提供所述引线框，由此通过在垂直于所述第一表面的方向上在预定距离上使所述凹槽内的所述引线相对于所述凹槽外部的所述引线偏移来形成所述凹槽。
在根据本发明的实施例的方法中，提供所述引线框可以包括：通过蚀刻金属片来提供所述引线框，由此通过将所述引线部分地蚀刻掉以相对于所述凹槽外部的所述引线的高度减小所述凹槽内的所述引线的高度来形成所述凹槽。
在所附独立权利要求和从属权利要求中陈列了本发明的具体和优选方面。来自从属权利要求的特征可以与独立权利要求的特征组合并且可以酌情并且并不仅仅如权利要求书中清楚陈列地与其他从属权利要求的特征组合。
本发明的这些和其他方面将从下文所描述的(多个)实施例清楚或将参照下文所描述的(多个)实施例对其进行阐述。
附图简要说明
图1示出了根据本发明的实施例的第一示例性集成电路封装体。
图2示出了根据本发明的实施例的所述第一示例性集成电路封装体沿着图1中的线II-II的截面。
图3示出了根据本发明的实施例的第二示例性集成电路封装体。
图4示出了根据本发明的实施例的所述第二示例性集成电路封装体沿着图3中的线IV-IV的截面。
图5示出了根据本发明的实施例的第三示例性集成电路封装体。
图6示出了根据本发明的实施例的所述第三示例性集成电路封装体的横截面。
图7提供了根据本发明的实施例的集成电路封装体中中央区域的详细示意图。
图8提供了根据本发明的实施例的集成电路封装体中中央区域的详细示意图。
所述附图仅为示意性的并且是非限制性的。在附图中，出于示意性目的，所述元件中的一些的大小可能被夸大并且未按比例绘制。
权利要求书中的任何参考标记不应该被解释为限制范围。
在不同的附图中，相同的参考标记指代相同或相似的元件。
示意性实施例的详细说明
将相对于具体实施例并参照某些附图对本发明进行描述，但本发明不限于此而仅受权利要求书的限制。所描述的附图仅为示意性的并且是非限制性的。在附图中，出于示意性目的，所述元件中的一些的大小可能被夸大并且未按比例绘制。尺寸和相对尺寸不对应于用于实践本发明的实际简化。
此外，说明书中和权利要求书中的术语“第一”、“第二”等用于在类似元件之间进行区分并且不一定用于描述顺序，无论是时序上、空间上、排序上还是以任何其他方式。要理解的是，这样使用的术语在适当的情况下是可互换的并且在此所描述的本发明的实施例与在此所描述或展示的相比能够以其他顺序运转。
而且，说明书和权利要求书中的术语“顶部”、“下方”等用于说明性目的并且不一定用于描述相对位置。要理解的是，这样使用的术语在适当的情况下是可互换的并且在此所描述的本发明的实施例与在此所描述或展示的相比能够以其他取向运转。
要注意的是，权利要求书中所使用的术语“包括”不应该被解释为限于其后所列出的装置；它不排除其他元件或步骤。因而，它将被解释为限定如提到的所阐明的特征、整体、步骤或部件的存在，但不排除一个或多个其他特征、整体、步骤或部件、或其组的存在或添加。因而，表达“包括装置A和B的设备”的范围不应该限于仅由部件A和B组成的设备。这意味着，相对于本发明，设备的仅有的相关部件是A和B。
贯穿本说明书提到“一个实施例”或“实施例”指结合该实施例所述的具体特征、结构或特性包含在本发明的至少一个实施例中。因而，短语“在一个实施例中”或“在实施例中”在贯穿本说明书中各地方的出现不一定、但可以全都指相同的实施例。此外，在一个实施例中，可以通过任何适当的方式组合具体的特征、结构、或特性，如从本公开中将对本领域技术人员明显的。
类似地，应该理解的是，在本发明的示例性实施例的描述中，有时在单个实施例、附图、或其描述中将本发明的各个特征聚集在一起以用于使本公开合理化并帮助理解各发明方面中的一个或多个方面。然而，本公开的方法并不被解释为反映以下意图：所要求保护的发明需要比每项权利要求中明确表述的特征更多的特征。而是被解释为：所附权利要求书反映了发明方面在于比单个前述公开的实施例的全部特征少。因此，据此将详细说明所附权利要求书清楚地结合到具体实施方式中，每一项权利要求独立地代表本发明的单独实施例。
此外，虽然在此所述的一些实施例包括其他实施例中所包括的一些而非其他特征，不同实施例的特征的组合旨在在本发明的范围内，并形成不同实施例，如本领域技术人员将理解的。例如，在所附权利要求书中，要求保护的实施例中的任一个实施例可以以任何组合使用。
在本文所提供的描述中，陈述了众多具体细节。然而，要理解的是，可以在不具有这些特定的细节的情况下实践本发明的实施例。在其他情况下，未详细示出公知的方法、结构和技术，以避免模糊对本说明书的理解。
在本说明书中参照示例性电流传感器时，要理解的是，虽然本发明的实施例可以特别有利于集成电路电流传感器封装体的应用中，本发明的实施例可以同样地涉及其他类型的IC封装体，在所述其他类型的IC封装体中，引线框设计需要引线框或至少其部分与集成电路芯片之间的良好电绝缘。
在第一方面，本发明涉及一种集成电路封装体，所述集成电路封装体包括具有集成电路的半导体裸片、以及引线框。所述引线框包括多条引线并且包括电流导体，所述电流导体形成连接所述多条引线中的至少两条引线的导电路径，例如，所述电流导体可以包括所述多条引线中的所述至少两条引线的耦合。所述半导体具有相反的第一和第二表面，所述第一表面接近所述电流导体并且所述第二表面远离所述电流导体。此外，所述至少两条引线中的每一条引线包括凹槽，所述凹槽用于在垂直于所述第一表面的方向上将所述引线与所述半导体裸片局部地隔开。所述凹槽进一步包括所述引线的与所述半导体裸片的边缘重叠的一部分。
所述集成电路封装体可以包括安置在所述引线框与所述半导体裸片之间的绝缘结构，例如，所述绝缘结构的至少一部分可以安置在所述引线框的一至少部分与所述半导体裸片的至少一部分之间。所述半导体裸片可以取向为平行于引线框的主表面。
例如，所述至少两条引线中的每一条引线可以包括凹槽，在所述凹槽处，所述引线跨越所述引线框的边缘区域，由所述半导体裸片的圆周边缘在垂直于所述半导体裸片的所述第一表面的方向上向所述引线框上的平行投影限定所述引线框的边缘区域。所述凹槽可以在垂直于所述第一表面的方向上、在这个边缘区域将所述至少一条引线与所述半导体裸片局部地隔开，例如，以便防止绝缘结构的电击穿和/或半导体裸片的边缘附近的局部放电。
参照图1，示意性地展示了根据本发明的实施例的集成电路封装体10。图2展示了沿着图1中的线II-II所取的截面。集成电路封装体可以是半导体裸片封装体。
集成电路封装体10包括半导体裸片2，所述半导体裸片包括集成电路。
例如，所述集成电路封装体可以包括电流传感器，例如可以是电流传感器。半导体裸片2的集成电路可以包括磁场感测电路3，所述磁场感测电路在半导体裸片的邻近引线框的表面上，例如裸片的面向引线框的表面上。可替代地，半导体裸片2的集成电路可以包括磁场感测电路3，所述磁场感测电路在半导体裸片的远离引线框的表面上，例如裸片的背离引线框的表面上。
例如，图7和图8提供了与图1中所示类似的示例性实施例中的、半导体裸片2周围的中央区域的更详细的示意图，所述示意图示出了示例性磁场感测电路3。
此磁场感测电路可以被适配用于感测与初级电流相关联的磁场。此外，所述集成电路可以被适配用于基于所述所感测的磁场提供指示此初级电流的输出信号。例如，所述多条引线可以包括至少一条信号引线，所述至少一条信号引线通过电气互连耦合至半导体裸片，例如通过焊接金属凸块7，并且半导体裸片的集成电路可以被适配用于通过所述至少一条信号引线输出所述输出信号。
例如，磁场感测电路可以包括一个或多个磁性传感器，比如霍尔传感器。例如，多个磁性传感器(例如至少两个磁性传感器)可以在差分模式下运行。然而，本发明的实施例并不限于此。
磁场感测电路3可以包括至少一个磁阻式传感器，例如各向异性磁阻(AMR)传感器、巨磁电阻(GMR)传感器、庞磁电阻(CMR)传感器、隧道磁电阻(TMR)传感器和/或异常磁电阻(EMR)传感器。
磁场感测电路3可以包括至少一个霍尔传感器，例如一个或多个平面霍尔传感器和/或一个或多个垂直霍尔传感器。例如，所述至少一个霍尔传感器沿着垂直于半导体裸片的表面的轴线可以是灵敏的。
集成电路封装体10包括引线框1。引线框可以是导电结构，例如金属结构，比如铜或铜合金结构。例如，可以通过从扁平金属板选择性地移除材料材料来形成引线框，例如通过蚀刻和/或压印。可以将引线框设置在集成电路中以使能半导体与外部之间的信号交换，例如通过提供与集成电路导电连接的外部连接器。
引线框可以包括多个单独的结构，例如初级引线框和次级引线框。引线框可以包括裸片附接表面。引线框1、或其一部分(比如，其次级引线框部分)可以附接(例如，直接或间接附接)至半导体裸片2。例如，可以将半导体裸片粘合至引线框。例如，所述次级引线框可以包括连接至集成电路的信号引线，同时初级引线框可以包括电流导体，所述电流导体形成连接所述多条引线中的所述至少两条引线13、14的导电路径，例如，以便于将电流导体与集成电路并与次级引线框电气地隔离。
可以在半导体裸片与引线框、或其一部分之间建立机械连接和电气连接，例如将引线框的(例如次级引线框部分的)引线电连接至集成电路。例如，引线框可以通过焊接金属凸块7附接至半导体裸片。此外，绝缘结构可以在半导体裸片与引线框之间提供机械连接。然而，绝缘结构不一定包括这种机械连接，例如，不一定具有实质的结构支撑功能。例如，次级引线框可以通过焊接金属凸块7连接至半导体裸片，以便将信号引线连接至集成电路。这些焊接金属凸块7可以为集成电路提供电气连接和机械支撑两者。此外，可以另外地提供仿造的金属凸块用来机械地支撑裸片，而不需要也提供功能性电连接。此外，间隙21可以将半导体裸片(例如，集成电路)与引线框的至少一部分分隔开，例如与形成初级电流导体的初级引线框分隔开，例如，如图2和图4中所示的。
因而，可以将集成电路设置在半导体裸片的面向引线框的一侧，并且可以通过焊接凸块在裸片附接焊盘与引线框的引线之间建立电气连接。然而，本发明的实施例不一定局限于此。例如，裸片焊盘可以通过焊线连接至引线。具体地，所述多条引线中的通过引线框的电流导体彼此电连接的所述至少两条引线可以完全不与半导体裸片电连接，例如可以与半导体裸片电气地隔离。
引线框进一步包括可以在外部引线连接器中结束的多条引线5，例如，导电引线。
所述多条引线可以包括至少一条信号线，所述至少一条信号线通过电气互连(例如，通过焊接金属凸块7)耦合至半导体裸片。
引线框1进一步包括电流导体，所述电流导体形成连接所述多条引线中的至少两条引线13、14的导电路径。例如，所述引线框可以包括至少一个电流导体，所述至少一个电流导体具有由所述多条引线中的至少两条引线13、14形成的至少两个末端区域以用于接收上文所提到的初级电流，例如，使得当将此初级电流应用在所述至少两条引线之间时集成电路可以基于所感测的磁场生成指示所述初级电流的输出信号。引线框还可以包括中央区域，所述中央区域被安排为使得允许(与被电流导体传导时的初级电流相关联的)磁场与磁场感测电路3之间的相互作用。
电流导体、或所述至少一个电流导体中的每一个电流导体可以由引线框的导电部分形成，所述导电部分连接所述至少两条引线以形成使所述至少两条引线短路的电流路径。例如，根据本发明的实施例，磁场感测电路3(比如一个或多个霍尔传感器)沿着垂直于半导体裸片的表面的轴线可以是灵敏的，例如最大限度地灵敏的，并且导电部分可以被定位用于与磁场感测电路3的这条轴线相交。
集成电路封装体10可以进一步包括安置在引线框1与半导体裸片2之间的绝缘结构，例如，包括电绝缘材料。例如，所述绝缘结构的至少一部分安置在所述引线框的至少一部分与所述半导体裸片的至少一部分之间。例如，所述绝缘结构可以包括片上钝化层，所述片上钝化层覆盖裸片的面向引线框的表面。
根据本发明的实施例，借助半导体裸片与引线框的至少一部分(例如，形成初级电流导体的初级引线框部分)之间的间隙21，例如，真空或充满气体的间隙，例如，充满空气的间隙，半导体裸片可以与初级电流导体电气地绝缘。与接近磁场感测电路3的区域中的间隙距离相比，由于凹槽4的原因，此间隙21在接近半导体电路的边缘处会更宽，例如，在此处片上钝化可能不太有效。
上文所提及的所述至少一个电流导体可以通过绝缘结构与集成电路电气地绝缘。
所述结缘结构可以包括半导体裸片的钝化层6，所述钝化层覆盖半导体裸片的面向引线框1的一侧。例如，这种钝化层6可以包括聚酰亚胺和/或二氧化硅钝化层。
所述绝缘结构还可以包括模制材料，例如塑料模制材料。例如，可以将引线框模制在塑料外壳中用于绝缘。所述模制材料可以形成在所述引线框的至少一部分以及所述半导体裸片的至少一部分的周围，从而形成模制封装体主体。
例如，根据本发明的实施例，可以在引线框的所述至少两条引线13、14(例如，形成电流导体)与半导体裸片的边缘之间引入代表电击穿安全裕度的距离。此外，可以维持引线框电流导体与集成电路的部件之间的小余隙，例如，用于允许磁性感测元件感测与流经电流导体的电流相关联的磁场。维持电流导体与集成电路之间的小距离可以有利地提供例如由磁性感测元件感测电流时的良好灵敏度。本发明的实施例有利地允许良好的电压隔离，例如，在与本领域中已知的类似设备相比时可以允许增强的电压隔离，而不被提高余隙距离来损害灵敏度。
可以用塑料化合物作为绝缘体介质来填充引线框与半导体裸片之间的余隙，例如，通过绝缘结构的模制材料。然而，本发明的其他实施例可能不要求引线框与半导体裸片之间的这种塑料化合物。
本发明的实施例可以有利地允许增强电压隔离，例如，与现有技术设备相比，同时不损害用于确定由引线框中的电流导体所传导的电流的磁性传感器的灵敏度，例如，同时不会由于提高电流导体与感测元件之间的距离而损害这种灵敏度。
半导体裸片2取向为平行于裸片附接表面11并定位在裸片附接区域12的正上方，使得裸片附接区域12的边缘与半导体裸片2的边缘对准，或另外说，裸片附接区域由半导体裸片在垂直于裸片附接表面的投影方向上到裸片附接表面上的投影来限定。
半导体裸片2具有第一表面和与所述第一表面相反的第二表面，其中，所述第一表面接近所述电流导体并且所述第二表面远离所述电流导体。
此外，所述至少两条引线13、14中的每一条引线包括凹槽4，所述凹槽用于在垂直于所述第一表面的方向上将所述引线与所述半导体裸片局部地隔开。
此凹槽4至少包括所述引线的与半导体裸片的边缘重叠的一部分，例如，当借助垂直于第一表面的方向上的平行投影观看时引线与裸片的边缘的交点。例如，凹槽4可以至少包括所述引线在所述半导体裸片的边缘底下跨越的那部分。
凹槽4可以设置在半导体裸片的一个或多个边缘的至少一部分的下方。在与半导体裸片平行的平面中，凹槽的转角可以被基本上形成为处于基本直角(例如，如图7中所示)，或者可以包括圆角(例如，如图8中所示)。
例如，凹槽4可以在引线的以下部分与半导体裸片的边缘重叠：与引线的更接近磁场感测单元3的部分相比，在引线的这个部分处，(例如，当在平行于半导体裸片的平面中观看时)引线所形成的初级电流导体更宽。因而，引线的有槽部分中的电流密度会比更接近磁场感测电路的无槽部分中的更低，例如，因而有助于半导体裸片与初级电流导体之间的良好电气隔离。
所述至少两条引线13、14可以被适配用于接收上文所提及的初级电流，例如，可以形成上文同样提及的所述至少一个电流导体的所述至少两个末端区域。
引线框、或引线框的形成所述至少两条引线13、14的那部分和所述至少一个电流导体可以例如具有在40μm至400μm范围(例如50μm至300μm，例如100μm至200μm)内的厚度。
所述至少两条引线13、14中的每一条可以因而在垂直于裸片附接表面11的方向上、在引线的有槽部分中与半导体裸片2间隔开，例如，从而防止绝缘结构在裸片的边缘附近的电击穿，例如，从而通过形成将把引线13、14导电地连接至半导体裸片2的、穿过绝缘结构或环绕绝缘结构的边缘的电击穿路径来防止绝缘结构的电击穿。
例如，与引线13、14的在凹槽外部的部分相比，例如，与电流导体的被安排成非常接近磁性感测元件3的部分相比，凹槽可以将引线13、14的有槽部分离裸片局部地隔开更远至少10μm(例如，至少20μm)。
所述至少两条引线13、14中的凹槽4可以例如包括凹陷，比如窄凹陷或槽形的变形。因而，可以在引线13、14的面向半导体裸片的表面中形成沟道、中空、切口和/或凹痕，例如在半导体裸片的边缘的正下方的位置。例如，此凹槽沿着引线的纵向方向可以具有V状或U状轮廓。
相对于凹槽外部引线的高度，可以在凹槽4内减小引线的高度。这些高度可以指在垂直于第一表面的方向测量的高度。例如，可以将此高度减小至凹槽外部的引线的高度的1％至75％范围内的高度，例如10％至70％范围内，例如20％至60％，例如30％至50％范围内(比如约50％)，例如50％。
在凹槽4内，可以将引线13、14部分地蚀刻掉，使得在制造过程中此凹槽内的引线的上部部分的材料被移除，其中，‘上部部分’指邻近半导体裸片的部分，如图2中所展示的。因而，引线13、14的底面在凹槽内和在有槽区域周围是基本上平滑的和/或基本上平坦的，同时可以使引线13、14的顶表面凹入以形成凹槽，其中，‘顶表面’指邻近半导体裸片的表面并且‘底面’指远离半导体裸片的表面。因而，可以通过对引线框设计进行部分地蚀刻(例如，半蚀刻)来形成引线13、14。
参照图3和图4，示出了另一示例性集成电路封装体10。在图1和图2中所示的示例中，凹槽4是通过对引线框应用蚀刻技术可获得的，例如，从而在上文所述的引线框设计中获得经部分蚀刻的凹槽，图3和图4展示了另一示例性实施例，其中，可以通过将凹槽区域中的引线局部地下移安置来产生凹槽，例如使用压印技术。
所述至少两条引线13、14的高度可以是基本上恒定的，例如(相对于凹槽外部)凹槽内。然而，可以在垂直于裸片附接表面的方向上在预定距离上对引线的一部分进行移位(例如，偏移)，从而形成凹槽4。例如，此预定距离可以在所述至少两条引线13、14的高度的1％至90％范围内，例如10％至85％范围内，例如25％至60％，比如50％，例如60％至80％范围内，比如75％。
因而，可以使引线13、14的底面和顶表面均凹入以形成凹槽，其中，‘顶表面’指邻近半导体裸片的表面并且‘底面’指远离半导体裸片的表面。因而，可以通过压印的引线框设计形成所述至少一条引线13、14。
在根据本发明的实施例的集成电路封装体中，形成连接所述至少两条引线13、14的导电路径的电流导体可以是弯曲的，例如，如图1和图3中所示。然而人，在本发明的其他实施例中，引线框的电流导体可以基本上是直的，例如，可以将从半导体裸片的相反边缘朝集成电路延伸的至少两条引线13、14电连接。例如，图5和图6中展示了此类安排。
在第二方面，本发明涉及一种用于制造集成电路封装体的方法，例如，根据本发明的第一方面的实施例的IC封装体，如例如如上文所述的电流传感器。
所述方法包括：提供具有相反的第一和第二表面的半导体裸片，其中，所述半导体裸片包括集成电路，例如，如上文联系本发明的第一方面的实施例所描述的。
所述方法进一步包括：提供包括多条引线的引线框。所述引线框还包括电流导体，所述电流导体形成连接所述多条引线中的至少两条引线的导电路径，
所述方法还包括：在所述至少两条引线中的每一条中设置凹槽。
所述方法进一步包括：将所述引线框和所述半导体裸片安排成使得所述半导体裸片的所述第一表面接近所述电流导体并且所述第二表面远离所述电流导体。例如，所述方法可以包括：将所述引线框附接至所述半导体裸片，例如，使得所述半导体裸片取向为平行于所述引线框。
所述方法还可以包括：在引线框与半导体裸片之间设置绝缘结构。这可以包括：在半导体裸片上(例如其第一表面上)设置钝化层。所述方法还可以包括：在引线框与半导体裸片之间和/或周围设置模制材料。
所述凹槽设置在所述至少两条引线中的每一条中，使得所述凹槽在垂直于所述第一表面的方向将所述引线与所述半导体裸片局部地隔开，并且使得所述凹槽至少包括所述引线的与所述半导体裸片的边缘重叠的一部分。
例如，所述至少两条引线可以被适配用于传导电流传感器的初级电流，在所述设备运行时，使所述电流传感器非常接近集成电路的磁性感测元件以便表征此初级电流。例如，所述至少两条引线可以被适配用于传导大电流或用于接收大电压。例如，电流传感器可以被适配用于安全地确定初级导体中的电流，同时允许例如200A的操作峰值电流、或100A的操作标称电流。例如，电流传感器可以被适配用于接收高电压，例如500V，例如1000V，例如2000V。
在根据本发明的实施例的方法中，可以通过压印金属片来提供所述引线框，由此通过在垂直于所述第一表面的方向上在预定距离上使所述凹槽内的所述引线相对于所述凹槽外部的那条引线偏移来形成所述凹槽。因而，可以使用经压印工具在引线的形成引线框中电流导体的一部分的预定区域内创造下移安置特征。例如，这种下移安置特征可以位于引线框电流导体的与集成电路的边缘平行的部分。因而，可以实现集成电路芯片的边缘与引线框中的引线之间的安全余隙，例如，在集成电路可能较少受芯片钝化保护的边缘处。
在根据本发明的实施例的方法中，可以通过蚀刻(例如，使用化学蚀刻)金属片来提供所述引线框，由此通过将所述引线部分地蚀刻掉以相对于所述凹槽之外的那条引线的高度减小所述凹槽内的所述引线的高度来形成所述凹槽。例如，如图2中所展示的，部分蚀刻(例如，半蚀刻)可以覆盖引线框中引线的形成电流导体的那部分，所述电流导体例如用于传导有待在电流传感器中感测的电流。所述经蚀刻的凹槽可以与集成电路的边缘平行。因而，可以提供集成电路的边缘与电流导体之间的安全余隙，例如，在集成电路较少受芯片钝化保护的边缘处。

Claims (15)

1.一种集成电路封装体(10)，包括：
引线框(1)，具有多条引线并且具有电流导体，所述电流导体形成连接所述多条引线中的至少两条引线(13，14)的导电路径，以及
半导体裸片(2)，包括集成电路并具有相反的第一和第二表面，所述第一表面接近所述电流导体并且所述第二表面远离所述电流导体，
其中，所述至少两条引线中的每一条引线包括凹槽(4)，所述凹槽用于在垂直于所述第一表面的方向上将每条相应的引线与所述半导体裸片局部地隔开，其中，所述凹槽(4)至少包括每条相应的引线的与所述半导体裸片的边缘重叠的一部分。
2.如权利要求1所述的集成电路封装体，其中，所述凹槽(4)沿着每条相应的引线的纵向方向具有V状或U状轮廓。
3.如权利要求1所述的集成电路封装体，其中，相对于所述凹槽(4)外部的每条相应的引线的高度，所述凹槽(4)由每条相应的引线的减小的高度来形成。
4.如权利要求3所述的集成电路封装体，其中，所述至少两条引线(13，14)中的每一条引线的顶表面被凹入使得形成所述凹槽(4)，所述顶表面邻近所述半导体裸片。
5.如权利要求1所述的集成电路封装体，其中，所述至少两条引线(13，14)中的每一条在垂直于所述第一表面的所述方向上在预定距离上、相对于所述凹槽外部的每条相应的引线在所述凹槽(4)中偏移。
6.如权利要求1至5中任一项所述的集成电路封装体，其中，所述半导体裸片进一步包括在所述第一表面上的钝化层。
7.如权利要求6所述的集成电路封装体，其中，所述钝化层包括聚酰亚胺钝化层。
8.如权利要求1至5中任一项所述的集成电路封装体，所述集成电路封装体是电流传感器，其中，所述半导体裸片(2)的所述集成电路包括磁场感测电路(3)，所述磁场感测电路被适配用于感测与初级电流相关联的磁场，所述集成电路还被适配用于基于所感测的磁场提供指示所述初级电流的输出信号，其中，所述至少两条引线被适配用于接收所述初级电流并且所述电流导体被安排为使得允许在所述磁场与所述磁场感测电路(3)之间的相互作用。
9.如权利要求8所述的集成电路封装体，其中，所述磁场感测电路(3)包括至少一个霍尔传感器。
10.如权利要求8所述的集成电路封装体，其中，所述磁场感测电路包括被配置用于在差分模式下运行的至少两个磁性传感器。
11.如权利要求8所述的集成电路封装体，其中，所述至少一个电流导体与所述集成电路电流地绝缘。
12.如权利要求1至5中任一项所述的集成电路封装体，进一步包括：模制材料，所述模制材料形成在所述引线框的至少一部分以及所述半导体裸片的至少一部分的周围，从而形成模制封装体主体。
13.一种用于制造集成电路封装体的方法，所述方法包括：
-提供半导体裸片(2)，所述半导体裸片具有相反的第一和第二表面并包括集成电路；
-提供引线框(1)，所述引线框包括多条引线(5)并且包括电流导体，所述电流导体形成连接所述多条引线中的至少两条引线(13，14)的导电路径，
-在所述至少两条引线(13，14)中的每一条中提供凹槽(4)；以及
-将所述引线框和所述半导体裸片安排成使得所述半导体裸片的所述第一表面接近所述电流导体并且所述第二表面远离所述电流导体，
其中，所述凹槽(4)被提供在所述至少两条引线(13，14)中的每一条中，使得所述凹槽在垂直于所述第一表面的方向上将每条相应的引线与所述半导体裸片局部地隔开，并且使得所述凹槽(4)至少包括每条相应的引线的与所述半导体裸片的边缘重叠的一部分。
14.如权利要求13所述的方法，其中，提供所述引线框包括：通过压印金属片来提供所述引线框，由此通过在垂直于所述第一表面的方向上在预定距离上使所述凹槽内的每条相应的引线相对于所述凹槽外部的每条相应的引线偏移来形成所述凹槽。
15.如权利要求13所述的方法，其中，提供所述引线框包括：通过蚀刻金属片来提供所述引线框，由此通过将每条相应的引线部分地蚀刻掉以相对于所述凹槽外部的每条相应的引线的高度减小所述凹槽内的每条相应的引线的高度来形成所述凹槽。
CN201711268379.4A 2016-12-05 2017-12-05 包括引线框的集成电路封装体 Active CN108155157B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16202286.7A EP3331007A1 (en) 2016-12-05 2016-12-05 Integrated circuit package comprising lead frame
EP16202286.7 2016-12-05

Publications (2)

Publication Number Publication Date
CN108155157A CN108155157A (zh) 2018-06-12
CN108155157B true CN108155157B (zh) 2023-03-10

Family

ID=57517726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711268379.4A Active CN108155157B (zh) 2016-12-05 2017-12-05 包括引线框的集成电路封装体

Country Status (5)

Country Link
US (1) US20180158765A1 (zh)
EP (1) EP3331007A1 (zh)
JP (1) JP2018109613A (zh)
KR (1) KR20180064297A (zh)
CN (1) CN108155157B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3644069A1 (en) * 2018-10-24 2020-04-29 Melexis Technologies SA Insulated current sensor
CN109541280A (zh) * 2018-12-26 2019-03-29 新纳传感系统有限公司 集成电流传感器
US11073572B2 (en) * 2019-01-17 2021-07-27 Infineon Technologies Ag Current sensor device with a routable molded lead frame
DE102019210845B3 (de) * 2019-07-22 2020-12-10 Infineon Technologies Ag Sensor-Chip mit einem Leiterrahmen und dazugehöriges Verfahren zum Herstellen
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11024576B1 (en) * 2019-12-31 2021-06-01 Texas Instruments Incorporated Semiconductor package with underfill between a sensor coil and a semiconductor die
CN114137280A (zh) * 2021-11-26 2022-03-04 成都芯进电子有限公司 一种霍尔效应电流传感器
CN116314059B (zh) * 2023-04-27 2023-08-15 宁波中车时代传感技术有限公司 一种封装芯片及电流传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229205B1 (en) * 1997-06-30 2001-05-08 Samsung Electronics Co., Ltd. Semiconductor device package having twice-bent tie bar and small die pad

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
JP3334864B2 (ja) * 1998-11-19 2002-10-15 松下電器産業株式会社 電子装置
US6306684B1 (en) * 2000-03-16 2001-10-23 Microchip Technology Incorporated Stress reducing lead-frame for plastic encapsulation
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
US7476816B2 (en) * 2003-08-26 2009-01-13 Allegro Microsystems, Inc. Current sensor
US7095113B2 (en) * 2004-01-29 2006-08-22 Diodes Incorporated Semiconductor device with interlocking clip
US7129569B2 (en) * 2004-04-30 2006-10-31 St Assembly Test Services Ltd. Large die package structures and fabrication method therefor
TWI265617B (en) * 2005-01-11 2006-11-01 Siliconware Precision Industries Co Ltd Lead-frame-based semiconductor package with lead frame and lead frame thereof
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
US9666788B2 (en) * 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
CN103296115A (zh) * 2013-05-25 2013-09-11 吴军红 一种光伏电池保护模块封装用金属架

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229205B1 (en) * 1997-06-30 2001-05-08 Samsung Electronics Co., Ltd. Semiconductor device package having twice-bent tie bar and small die pad

Also Published As

Publication number Publication date
KR20180064297A (ko) 2018-06-14
JP2018109613A (ja) 2018-07-12
EP3331007A1 (en) 2018-06-06
CN108155157A (zh) 2018-06-12
US20180158765A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
CN108155157B (zh) 包括引线框的集成电路封装体
US8680843B2 (en) Magnetic field current sensors
CN108169534B (zh) 电流传感器
US9252028B2 (en) Power semiconductor module and method of manufacturing the same
US11988689B2 (en) Insulated current sensor
US9231118B2 (en) Chip package with isolated pin, isolated pad or isolated chip carrier and method of making the same
CN106910730B (zh) 电流传感器制作方法与电流传感器
US8637975B1 (en) Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area
JPH01503184A (ja) 集積回路装置パッケージ
JP2014143373A (ja) 半導体装置および半導体装置の製造方法
US11609248B2 (en) Current transducer with integrated primary conductor
CN102403298A (zh) 用于半导体器件的引线框
JP2018096978A (ja) 電流センサ及び電流センサを作製する方法
US7071543B2 (en) Semiconductor device and manufacturing method thereof
US20190204363A1 (en) Current sensor
US20230314485A1 (en) Current sensor
US20160313375A1 (en) Chip scale current sensor package and method of producing a current sensor package
WO2016047130A1 (ja) ホールセンサ及びレンズモジュール
CN206293435U (zh) 半导体器件与半导体封装件
CN106960824B (zh) 封盖结构和包含封盖结构的半导体装置封装
US7808088B2 (en) Semiconductor device with improved high current performance
JP7420640B2 (ja) 電流センサおよび電流センサの製造方法
US20230094566A1 (en) Chip Package with Contact Clip
CN117979811A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant