JP6420821B2 - プッシュプル式フリップチップハーフブリッジ磁気抵抗スイッチ - Google Patents

Description

本発明は、単一パッケージ内に複数のチップを含む磁気抵抗センサデバイスに関する。より詳細には、本発明は、プッシュプル式フリップダイ型ハーフブリッジ磁気抵抗スイッチに関する。

磁気スイッチセンサは、とりわけ、消費者家電、白物家電、３つの一般的タイプの需給計器（電気、水、ガス）、自動車、および工業用途を含むさまざまな用途において広く使用されている。現在の主流の磁気スイッチセンサは、ホールセンサまたは異方性磁気抵抗（ＡＭＲ）センサを利用する。需給計器および消費者家電では、ホールおよびＡＭＲスイッチセンサは、数マイクロアンペアまで消費することができるが、これは、低減された作動周波数、すなわち１０ヘルツの作動周波数の犠牲において得られる。また、切り替え点が１０刻みのガウスであり、自動車、工業用途などの高い作動周波数を必要とする環境において、ＡＭＲおよびホールスイッチセンサの電力消費は、ｍＡレベルにあり、作動周波数はキロヘルツ規模である。

磁気トンネル接合（ＭＴＪ）が、近年、多くの工業用途においてセンサ要素として組み込まれてきている。これらのセンサ要素は、トンネリング磁気抵抗多層からなる。磁気多層の電気抵抗は、外部磁場の大きさおよび配向によって決まる。消費者家電および３計器などの低電力消費分野においては、ＭＴＪセンサは、１０ガウス刻みの切り替え点を伴って１２ヘルツの周波数で作動している。高い周波数状態下の自動車および他の工業分野では、ＭＴＪセンサは、ＭＨｚレベルにおいてｕＡの電力しか消費していない。

既存のスイッチセンサの電力消費は、スリープまたは状態電力に関しては高く、作動周波数に関しては低い。これは、低電力消費の休止状態または作用状態における高感度、高周波数に対する優れた応答、および小ボリュームを有するスイッチセンサを必要とする。

既存のスイッチセンサは、低電力スリープ状態および高電力作用状態を有し、結果として低作動周波を生じさせる。この目的のため、センサは、低電力スリープおよび作用状態における高感度、高周波数応答を伴った、スリープおよび作用の両方の状態における低電力消費、および小サイズを必要とする。本発明は、既存の技術に対して改良されたパフォーマンスを備えた、プッシュプル式ハーフブリッジ磁気抵抗スイッチを提供する。

上記の目的を達成するために、本発明は、２つの磁気センサチップを備えるプッシュプル式ハーフブリッジ磁気抵抗スイッッチであって、磁気センサチップの各々が、電気結合パッドを備えた磁気抵抗器を含む、プッシュプル式ハーフブリッジ磁気抵抗スイッチを提供する。２つのそのような磁気センサチップは、電気的に相互接続され、また、その感知軸が逆平行であるように機械的に配置され、それによってプッシュプル式ハーフブリッジ回路を構成する。磁気抵抗器は、直列に接続された１つまたは複数の磁気抵抗要素を備え、磁気抵抗器は、縁部に電気結合パッドを有するダイ上に配置され、結合パッドは、少なくとも２つのワイヤ結合部を収容することができる。

本発明は、２つの磁気抵抗器を備えるプッシュプル式ハーフブリッジ磁気抵抗スイッチであって、各々の磁気抵抗器が、別個のチップ上に置かれ、それによって独立した磁気センサチップを構成する、プッシュプル式ハーフブリッジ磁気抵抗スイッチを提案する。磁気センサチップの１つは、ハーフブリッジ回路を形成するために、平面内で、他の磁気センサチップに対して１８０°回転される。電力調整回路、バイアス回路、増幅回路、およびデジタルスイッチ制御回路などの他の周囲回路が、このハーフブリッジ回路に接続され得る。磁力センサチップは、電気接続を達成するために、磁気抵抗磁気センサチップおよび他の回路要素をワイヤ結合するために使用される結合パッドを有する。

加えて、前述のプッシュプル式ハーフブリッジ磁気抵抗スイッチはまた、プッシュプル式ハーフブリッジ出力を切り替え信号に変換するための少なくとも１つのＡＳＩＣも含む。

さらに、磁気センサチップの各々は、少なくとも３つの電気接続を備える。

さらに、前述のプッシュプル式ハーフブリッジ磁気抵抗スイッチは、少なくとも１つの電力供給端子、グランド端子、および出力端子を含み、これらは、各々の端子を磁気センサおよびＡＳＩＣにワイヤ結合することによって、伝導性結合パッドを介してリードフレームに接続される。

プッシュプル式ハーフブリッジ磁気抵抗スイッチの別の態様は、これが、２つの磁気センサチップを備えることであり、磁気センサチップの各々は、電気接続のための結合パッドを有する磁気抵抗器を備える。２つの磁気センサチップは、電気的に相互接続され、また、プッシュプル式ハーフブリッジ回路を構成するために、それらの感知軸が逆平行であるように配置される。磁気抵抗器は、直列に接続された１つまたは複数の磁気抵抗要素を備え、磁気抵抗センサチップは、コーナ部に結合パッドを有し、これらは、対角線上に配置されたパッドが、磁気抵抗器の同じ側に電気的に接続されるように接続される。

好ましくは、上記で説明したプッシュプル式ハーフブリッジ磁気抵抗スイッチは、さらに、ＡＳＩＣによってデジタル信号に変換されるプッシュプル式ブリッジ回路からの少なくとも１つの出力信号を備える。

１つの特定の実施形態では、磁気センサチップの各々は、少なくとも３つの電気接続を有する。

好ましくは、プッシュプル式ハーフブリッジ磁気抵抗スイッチは、少なくとも３つの端子、つまり、電力供給端子、グランド端子および出力端子を備え、これらは、ワイヤ結合部を用いてリードフレームを磁気センサチップおよびＡＳＩＣに電気的に接続することによって作成される。

好ましくは、磁気抵抗要素はＭＴＪ要素である。

あるいは、磁気抵抗要素はＧＭＲ要素である。

好ましくは、磁気抵抗要素はＡＭＲ要素である。

好ましくは、磁気抵抗要素は、オンチップ永久磁石を利用して磁気バイアスをもたらす。

あるいは、磁気抵抗要素は、インスタック磁気バイアスを利用する。

あるいは、磁気抵抗要素は、形状異方性によって磁気的にバイアスされる。

好ましくは、２つの磁気センサチップは、それらの感知軸が、同じ軸に沿うように配置され、この方向は、両方のセンサチップの中心を通過する線に対して平行または垂直であるように配置される。

本発明の好ましい実施によれば、利益的効果は、ハーフブリッジプッシュプル式構造は、センサの感度を向上させることができ；２つのセンサチップは、良好に合わされて出力電圧における変動を低減し、また、温度による電圧ドリフトも低減し；センサチップの革新的なパッケージングおよびワイヤ結合は、サイズを低減し、スイッチセンサのパフォーマンスを向上することである。

上記の説明は、本発明の技術的解決策の概説にすぎない。本明細書の内容による本発明の実施の技術的な詳細をより明確に示すために、以下では、図を伴った本発明の好ましい実施形態が提供される。本発明の特有の実施形態は、後続の例において詳細に与えられる。

本明細書において説明する図面は、本発明のさらなる理解を提供するために使用される。これらは、本発明の例示的な実施形態を示すために本出願の一部を構成する。しかし、これらは、本発明を限定すると考えられてはならない。図面は以下の通りである。

オーム計に接続された、水道計内に使用されるＭＴＪ要素のタイプの断面図である。

磁気抵抗要素を形成するために直列の列に接続されたＭＴＪ要素の断面概略図である。

２つの永久磁石間に配置されるＭＴＪ要素の斜視図である。

印加された磁場に対する磁気抵抗センサ要素の応答を示すプロット図である。

印加された磁場の関数としてのハーフブリッジＴＭＲセンサの電圧出力のグラフである。

プッシュプル式ハーフブリッジ磁気抵抗磁気センサチップおよびＡＳＩＣを備える、本発明による回路図である。

磁気センサチップの概略図と磁気センサチップの物理表現図である。

図７（ｂ）において部分的に詳細に示された磁気センサチップの近接図である。

本発明の磁気センサチップの第２の実施形態の上面図である。

本発明の磁気センサチップの第３の実施形態の上面図である。

本発明の磁気センサチップの第４の実施形態の上面図である。

本発明の磁気センサチップの第５の実施形態の上面図である。

本発明のハーフブリッジ回路の第１のタイプに使用される回路の概略図と、本発明のハーフブリッジ回路の第２のタイプに使用される回路の概略図である。

本発明の磁気抵抗切り替え回路の別の実施による回路ブロック図である。

ＡＳＩＣワイヤ結合パッドを配置する方法を示す図と、ＡＳＩＣワイヤ結合パッドを配置する別の方法を示す図である。

本発明の第１の磁気抵抗センサの磁気センサチップパッケージを示す図である。

第２の磁気抵抗センサの磁気センサチップパッケージを示す図である。

第３の磁気抵抗センサの磁気センサチップパッケージを示す図である。

第４の磁気抵抗センサの磁気センサチップパッケージを示す図である。

本発明は、以下に説明する好ましい実施形態の図を参照して説明される。

図１は、計器に接続されたＭＴＪ要素の概略断面図であり、ＭＴＪ要素の構造および電子測定原理を示す。ＭＴＪ１は、ピン止め層２と、トンネルバリア層５と、感知層６とも呼ばれる強磁性層６とを備える。ピンド層２は、ピンド層４としても知られている強磁性層４と、反強磁性層３とを備え、ピンド層４および反強磁性層３を強磁性交換結合することにより、強磁性層４の磁化の方向が決定される。トンネルバリア層５は、通常、強磁性層４の上部に堆積されたＭｇＯまたはＡｌ_２Ｏ_３から作製される。強磁性層６は、トンネルバリア５の上部に配置される。矢印８および７はそれぞれ、ピンド層４の磁化方向および感知層の磁化ベクトルを表す。ピンド層４の磁化ベクトル８は、所定場所に固定され、一定の磁場に応答せず、一方で感知層６の磁化ベクトル７は、ピンド層４の磁化ベクトル８に対して自由に回転する。ヒステリシス効果を低減するために、感知方向に対して垂直の方向のクロスバイアス磁場Ｈ_バイアスが、加えられ得る（詳細な説明は段落３４を参照）。ヒステリシス効果を低減するために、感知層の磁化ベクトル７は、干渉的に回転する必要がある。反強磁性層３、強磁性層４、トンネルバリア層５、および強磁性層６の典型的な厚さは、０．１ｎｍから１００ｎｍである。

底部および上部の電極１６および１７は、それらそれぞれの層３および６と直接的に電気接触している。電極１６、１７は、通常、非磁気伝導性金属であり、電流をオーム計１８の入力部に運ぶのに適していなければならない。オーム計１８は、知られている電位（または電流）をスタック全体にわたってかけ、その結果生じた、抵抗を算出する結果となる電流（または電圧）を測定する。通常、トンネルバリア５は、そのようなデバイスにおいて抵抗の大部分、およそ１０００オームであり、残りのリード抵抗のすべては、１０オームである。底部伝導層１６は、絶縁基板材料９によって支持され、絶縁基板材料９の縁は、層１６の縁を超えて延びる。絶縁基板材料９は、他の本体基板材料１０によって支持されてよい。本体基板材料は、最も一般的にはシリコンであるが、ガラス、パイレックス、ＧａＡｓ、ＡｌＴｉＣ、または適切なウエハ完全性を提供する任意の他の材料でもよい。シリコンは、回路への加工を容易にするのに極めて重要であると考えられるが、そのような回路は、常に磁気センサに必要とされるものではない。

図２は、磁気抵抗器を形成するために直列に接続されたＭＴＪ要素の断面図を示す。

ＭＴＪ要素は、そのサイズが小さいため、感度を増大させ、１／Ｆノイズを低減し、静電放電に対する抵抗を向上するために、図２に示すように列として一緒に接続される。ＭＴＪ要素４０は、底部４１と上部４２の電極の間に挟まれ、電流４３が、ＭＴＪ４０を通って縦方向に、また、上部および底部の伝導層からパターン形成された交互の導体を通って水平に流れるように相互接続される。底部電極４１は、絶縁層９上に、場合によっては追加の基板本体１０上で支持される。センサのブリッジ回路では、参照アームおよびセンサアームが存在し、参照アームの抵抗値は、印加された磁場変化によって変化せず、誘導アームの抵抗値は、外部磁場における変化に伴って変動する。ブリッジの参照およびセンサアーム内で同じサイズのＭＴＪ接合を保つことが有利であり、その理由は、これは、製作中、エッチバイアスに対するデバイスの感受性を低くするためであり、そのため、ＭＴＪ要素のこれらの列の別の利点は、ブリッジの参照アームとセンサアームの間の最適な抵抗比を設定するために各々の列内の要素の数を変動させることができることである。

オンチップ永久磁石設計

ここでは、上記で述べたＨ_バイアスをもたらすための好ましい方法が説明される。この方法は、図３に示される。ここでは、磁気抵抗センサ７０は、２つのオンチップ磁石７１の間に位置している。これらがその上に形成される下にある半導体基板の上部表面は、明確にするために示されない。磁石は、「空隙」７２によって分離され、幅「Ｗ」７３、厚さ「ｔ」７４、および長さ「Ｌｙ」７５を有する。磁石は、ブリッジセンサの感度軸、またはＹ軸７６に対して垂直な方向に、但し主に基板の平面内にクロスバイアス磁場をもたらすように設計される。この軸は、クロス軸またはＸ軸７８と呼ばれる。磁気抵抗要素７０は、幅Ｗ_ＭＲ、８２および長さＬ_ＭＲ、８３を有する楕円形状を有する。ＭＲ要素７０の断面が、図３に示される。永久磁石は、大きな磁場を用いて初期化され、それにより、それらの残留磁化、Ｍ_ＰＭ、７７は、ブリッジセンサの感知軸またはＹ軸７６に対して主に垂直に、およびクロス軸またはＸ軸７８に対して主に平行に、およびＸ−Ｙ平面内にあるようになる。ここでは、ＸおよびＹ軸は、標準的な直交デカルト座標軸であり、Ｚ軸は基板表面に垂直である。Ｘ−Ｙ平面はまた、「感知平面」と呼ばれる。

図４に示されるように、外部磁場２０が磁気ピンド層２と平行であり、印加された磁場の強さがＨ１より大きいとき、点線として示される磁気自由層４の配向もまた、外部磁場２０と平行である。したがって、これは、磁気ピン止め層２と平行である。この状況下で、ＭＴＪ構造は、最小抵抗を実証する。外部磁場２０が、磁気ピンド層２と逆平行であり、印加された磁場の強さがＨ２より大きいとき、磁気自由層４の配向もまた、外部磁場２０と逆平行である。したがって、これは、磁気ピン止め層２と逆平行である。この状況下で、ＭＴＪ構造は、最大抵抗を実証する。Ｈ１とＨ２の間の磁場の範囲が、ＭＴＪの測定範囲である。図４（ａ）に示されるように、ピンド層の磁化が、１８０°回転されるとき、同じ磁場に対する磁気抵抗応答は、図４（ｂ）に示される通りである。

２つのそのような抵抗器が直列に組み合わされてハーフブリッジ回路を形成し、抵抗器の１つが、感知平面に対して垂直な軸の周りで１８０°度回転される場合、その抵抗曲線は、図４（ａ）および４（ｂ）に示されるように、反対の極性を有する。ハーフブリッジの２つの抵抗脚が、印加された磁場に対して反対の極性応答を有するとき、一方の抵抗器の値が増大するときに、他方の抵抗器の値は低減するため、これらは、「プッシュプル式」ハーフブリッジと呼ばれる。この磁気抵抗プッシュプル式フリップダイ型ハーフブリッジの出力は、図５の曲線２１として示される。これは、ブリッジ電圧出力（Ｖ）対印加された磁場Ｈ曲線２０のプロット図である。Ｈ（＋Ｈ）の大きい正値の場合、ブリッジ出力電圧は、最大値２５、Ｖ_最大である。Ｈ（−Ｈ）の大きい負値の場合、出力電圧は、最小値２３、Ｖ_最小である。印加磁場がゼロでは、ブリッジ出力電圧は、中間値２４、Ｖ_中間であり、Ｖ_最大とＶ_最小の間のおよそ半分のところにある。ブリッジ出力は、電圧計によって測定可能であり、またはこれは、磁気抵抗スイッチ製品などのより高レベルの電気回路への入力として使用され得る。

図６は、プッシュプル式ハーフブリッジセンサチップおよびＡＳＩＣからなる本発明の磁気抵抗スイッチの回路ブロック図を示す。図５にその出力が示される、プッシュプル式ハーフブリッジが、８７（ＭＲセンサ）として使用され得る。これは、３つの電気相互接続部、すなわち、電力供給Ｖ_バイアス、グランドＧＮＤ、およびハーフブリッジ出力電圧Ｖ_ブリッジを有する。Ｖ_ブリッジは、図５の曲線２１と同じ信号である。図６は、プッシュプル式ハーフブリッジスイッチが、回路のＭＲセンサ部に加えて、プッシュプル式ハーフブリッジの出力信号を切り替え信号に変換するために使用されるＡＳＩＣを含むことを示している。ＡＳＩＣは、電圧調節器回路８３、内部参照回路８６、マルチプレクサ８８、低パスフィルタ９１、およびコンパレータ回路６１、その後に続く接続、デジタル制御回路９２およびラッチ駆動回路９３ならびにそのようなものを含む。ＭＲセンサ構造が、後で説明され、図１４はこの切り替え回路チップおよびチップにおける接続を示す。以下では、最初に、本発明の磁気センサチップの物理的配置を説明する。

各々の磁気抵抗器は、多数のＭＴＪ要素からなる。磁気抵抗器は、基板１０上に位置し、基板材料は、通常、シリコンであるが、これはまた、ガラス、印刷回路基板、アルミナ、セラミック、および他の材料でもよい。数多くの同一の磁気抵抗器が、シリコンウエハ上の矩形領域内に、リソグラフィ方法および他の製造プロセスを用いて製作されてよく、これらのチップは、次いで、ウエハ切り出し、レーザ切断、またはチップに損傷を与えない他の方法によって単体化され得る。同じウエハから、多数のデバイスが製作されてよく、分離後の各々のデバイスは、磁気センサチップと呼ばれる。切断プロセスは、磁気センサチップの形状を決定し、通常、チップ形状は矩形である。設計が、ウエハ上に異なるタイプのセンサチップを有する場合、これは、チップの製造、試験、およびパッケージングの困難性を増大させる。したがって、より良好な経済効率性を達成するために、単一の設計が、ウエハ上に構築されなければならない。本発明は、好ましくは同じ設計を用いた２つの磁気センサチップを用いるプッシュプル式ハーフブリッジ回路であり、それによって製造ステップを簡易化し、経済効率性を向上する。しかし、この用途では、以下の２つの困難性に対処する必要がある：いかにして、図６に示す例のスイッチを、ライナ増幅器、Ａ／Ｄ変換回路、電力供給回路、制御回路などの他の回路と合わせて作用スイッチを構成するか；およびいかにして、２つの同一の磁気センサチップを、反対の極性応答を各々が有するＭＲセンサになるように機械的に配置するか。

本発明によれば、２つの磁気センサチップの１つが、回転され、直列に接続されてプッシュプル式ハーフブリッジ回路を形成する。図７（ａ）および（ｂ）は、磁気センサチップ上に磁気抵抗器を形成するために直列に接続されたＭＴＪ磁気抵抗要素と、直列に電気的に相互接続された代表的な磁気抵抗器の上面図の回路図とを示す。磁気および磁気センサチップ１０２の回路図のブロック図が示され、これは、２つの端子を有する磁気抵抗器１０８を含み、デバイスの配向に応じて、ピンド層磁化ベクトル８は、「上部」１．１と名付けられた端子を指すことができ、他方の端部にある端子は、「底部」２．１と名付けられる。各側は、電気端子上部１．１、１．２に接続された２つの電気的に相互接続された端子を有し、電子端子２．２および２．１の底部は、各々の端部において接続され、電気的に相互接続された端子は、四角形または円によって表され、その中では、丸い端子は上部に関連付けられ、円形パッド１０４に対応し、円形を備えたパッドは、磁気抵抗器の極性を特定するために使用される。黒矢印８の方向は、ピンド層の磁化ベクトルを表し、矢印７の方向は、感知層磁化ベクトルと位置合わせする磁場（図５の２０）であり、感知軸７６およびピンド層磁化ベクトル８は、平行である。

図７（ｂ）では、矩形チップ１０１は、磁気センサチップであり、図７（ｂ）の物理的配置は、本発明の好ましい実施形態である。チップは、１．１、１．２、２．１、２．２と番号付けられた図７（ａ）の端子に対応する４つのパッド１０３〜１０６を有する。パッド１０４は円形であり、他の３つのパッドは正方形である。この配置は、チップの感知極性を決定するための手段を提供する。永久磁石７１は、クロス軸バイアス磁場Ｈ_バイアスをもたらす。磁気抵抗器１０８は、直列に接続された複数のＭＴＪ要素４０を備える。上部電極４２は、磁気抵抗器をワイヤ結合し、電気的に接続する、すなわち磁気抵抗器列を相互接続するために使用される。

図８は、図７（ｂ）拡大概略図を示す。実線の長円４０はＭＴＪ要素であり、長方形４１は、底部電極であり、矩形形状４２は上部電極である。図７および８は、一緒になって、磁気センサチップの本発明の１つの実施形態の上面図を構成する。以下の実施形態は、これらの特徴を利用し、その説明は反復されない。図９〜１２は、実施の２つのケースおよび５つの例の配置を示し、その中では、磁気抵抗要素列の数は異なってよく、ＭＴＪ要素のサイズは異なることができ、パッドのサイズおよび場所は異なっていてよい。

図９は、本発明による実施形態２の物理的配置を有する矩形チップ磁気センサチップ１０１である。チップは、本実施による電気接続をもたらすために、４つのパッド１０３〜１０６を有する。たとえば、パッド１０４、対応する端子１．２は、円形の形状を有し、他の３つのパッドは正方形である。永久磁石７１は、クロス軸バイアス磁場Ｈ_バイアスをもたらす。磁気抵抗器１０８は、直列に接続されたＭＴＪ要素４０を備える。上部電極４２は、パッドと磁気抵抗要素列間、個々の磁気抵抗要素間、および磁気抵抗列間の電気接続を達成するために使用される。

図１０は、本発明による実施形態３の物理的配置を有する矩形チップ磁気センサチップ１０１である。チップは、本実施による、４つのパッド１０３〜１０６の電気接続を有する。たとえば、パッド１０４、対応する端子１．２は、円形形状を有し、他の３つのパッドは正方形である。永久磁石７１は、クロス軸バイアス磁場Ｈ_バイアスをもたらす。磁気抵抗器１０８は、直列に接続されたいくつかのＭＴＪ要素４０を備える。上部電極４２は、パッドと磁気抵抗要素列間、個々の磁気抵抗要素間、および磁気抵抗列間の電気接続を達成するために使用される。

図１１は、本発明による実施形態４の物理的配置を有する矩形チップ磁気センサチップ１０１である。チップは、本実施による、４つのパッド１０３〜１０６の電気接続を有する。たとえば、パッド１０４、対応する端子１．２は、円形形状を有し、他の３つのパッドは正方形である。永久磁石７１は、クロス軸バイアス磁場Ｈ_バイアスをもたらす。磁気抵抗器１０８は、直列に接続されたいくつかのＭＴＪ要素４０を備える。上部電極４２は、パッドと磁気抵抗要素列間、個々の磁気抵抗要素間、および磁気抵抗列間の電気接続を達成するために使用される。

図１２は、本発明による実施形態５の物理的配置を有する矩形チップの磁気センサチップ１０１である。チップ１０１は、上記の実施形態の各々に対して、２つのパッドを有し、本実施形態の例５のチップパッドの各々は、２つの電気接続点を収容するために細長にされる。たとえば、パッド１０９は、端子１．１および１．２の対応する溶接点を備え、パッド１１０は、端子２．１および２．２の対応する溶接点を含む。永久磁石７１は、クロス軸バイアス磁場Ｈ_バイアスをもたらす。磁気抵抗器１０８は、直列に接続されたいくつかのＭＴＪ要素４０を備える。上部電極４２は、パッドと磁気抵抗要素列間、個々の磁気抵抗要素間、および磁気抵抗列間の電気接続を達成するために使用される。

図１３（ａ）および１３（ｂ）は、本発明によって形成された「ハーフブリッジフリップダイ型」回路である。回路図の第１のタイプおよび第２のタイプは、磁化が平面内で１８０度回転される、２つの磁気センサチップ１０１および１０１’と、チップを置く２つの方法とを示す。チップ中央軸ベクトル方向と感知の間の関係の両方の構成が説明される。構成１１８では、２つの磁気センサチップの接続は、感知軸が、両方のチップの中心を通過する線に対して平行であるようなものである。構成１１９では、感知軸は、両方のチップの中心を通過する線に対して垂直である。上記と同様に、感知軸７６は、磁気センサチップの各々上の黒矢印に対して平行である。

構成１１８および１１９はそれぞれ、３つの電気端子：ＧＮＤ１１１、Ｖ＋１１２、およびＶ_バイアス１１３と共に構成される。加えて、いくつかの電気線１１４〜１１７のこれらの線もまた、ワイヤ結合部と称されてよく、チップ内でデバイスのパッドを接続するために使用され得る。線１１７を接続することにより、２つのチップ１０１および１０１’は、直列配置を構成し、この直列配置は、磁気センサチップのハーフブリッジ回路の下側端部に配置され、接続線１１４を介してＧＮＤに接続される。配置されたハーフブリッジ回路高磁気センサチップは、ケーブル１１６を介してＶ_バイアス電力供給装置に接続され、ハーフブリッジ回路の出力は、接続１１５を介して出力電子Ｖ_ブリッジに接続される。

図１４は、図１３に示すフリップチップハーフブリッジ回路を加えた、改良されたハーフブリッジプッシュプル式磁気スイッチセンサの図６の概念の回路ブロック図である。図１４では、囲み部８７は、回路図内のフリップチップハーフブリッジセンサを表し、囲み部１３０は、図６に示すＡＳＩＣ回路図である。ＡＳＩＣ回路図は、ＧＮＤ接続点１１１、Ｖ_ブリッジ１１２、およびＶ_バイアス１１３を有し、それぞれ対応するハーフブリッジ回路が端子に接続され、ブリッジ回路およびＡＳＩＣ回路の相互接続を可能にする。ＡＳＩＣ外部端子は、図１４の右側に配置されたＶＣＣ８１、Ｖ_出力８５およびＧＮＤ１１１’である。ＧＮＤ１１１およびＧＮＤ１１１’は、長い結合ワイヤを介してチップ上で接続することができ、または２つのグランドＧＮＤ１１１およびＧＮＤ１１１’は、大きいパッドに接続されてよい。

図１５は、図１４内のパッドを分散させるための２つの方法の上面概略図である。図１５（ａ）は、第１の方法で形成されたＡＳＩＣ１３０であり、これは以下のパッドを有する：Ｖ_ＣＣ８１、Ｖ_出力８５、ＧＮＤ１１１、ＧＮＤ１１１’、Ｖ_ブリッジ１１２、およびＶ_バイアス１１３。図１５（ｂ）は、第２の方法で形成され、ＡＳＩＣ１３０’と示される。これは、以下のパッドを有する：Ｖ_ＣＣ８１、Ｖ_出力８５、ＧＮＤ１１１、ＧＮＤ１１１’（２つの別個のパッド）、Ｖ_ブリッジ（２）１１２、およびＶ_バイアス１１３。いずれのチップも類似の機能を有するが、各々のバージョンは、異なる相互接続スキームを支持する。

完全な磁気スイッチを形成するために、パッケージは、ＡＳＩなどの集積回路および２つの磁気抵抗センサを含んで単一の３端子パッケージなるようにする必要がある。この目標を達成するためのいくつかの可能なカプセル化方法が、図１６〜１９において以下で説明される。

図１６の左側に示されるのは、リードフレームチップおよびワイヤ結合図である。長方形１４３は、銅または他の伝導性材料から作製されたリードフレームベースのチップパドルであり、パドル１４３は、グランド端子１４０に接続される。磁気センサチップ１０１および１０１’はパドル１４３の上側部分内にあり、ＡＳＩＣ１３０は、パドル１４３の下側部分内に位置し、チップは、エポキシなどの接着剤を用いてパドルに結合され得る。磁気抵抗センサチップ１０１および１０１’は、外部磁場が、同じ方向に生成する極性応答を有するように配置され、たとえば、ピンド層磁化ベクトルは、互いに対して１８０度で回転され、そのように図に示すように置かれる。デバイスの感知軸７６は、底部に示される。ワイヤ結合部１１４〜１１７を用いて磁気チップ１０１および１０１’をＡＳＩＣ１３０に接続することに加えて、別の３つの相互接続が存在し、相互接続線１１８は、ＡＳＩＣ ＧＮＤ１１１’からパドル１４３ＧＮＤ端子１４０の基部まで接続され、ＧＮＤ端子を形成し、相互接続１１９は、ＡＳＩＣ Ｖ_出力からピン１４１内に接続されて出力端子ＯＵＴＰＵＴを形成する。相互接続１２０は、Ｖ_ｃｃをピン１４２に接続して、Ｖ_ｃｃ端子を形成する。ワイヤ結合が完了したとき、パドルおよび端子は、プラスチックケース１４５内に封入され、外部ピンが、プラスチックケースの外側に延びる。磁気スイッチ製品のためのプラスチックケース１４５の輪郭が、右側に示される。

図１７の左側に示されるのは、リードフレームチップおよびワイヤ結合図である。長方形１４３は、銅または他の伝導性材料から作製されたリードフレームベースのチップパドルであり、パドル１４３は、グランド端子１４０に接続される。磁気センサチップ１０１および１０１’はパドル１４３の上側部分内にあり、ＡＳＩＣ１３０は、パドル１４３の下側部分内に位置し、チップは、エポキシなどの接着剤を用いてパドルに結合され得る。磁気抵抗センサチップ１０１および１０１’は、外部磁場が、同じ方向に生成する極性応答を有するように配置され、たとえば、ピンド層磁化ベクトルは、互いに対して１８０度で回転され、そのように図に示すように置かれる。デバイスの感知軸７６は、底部に示される。ワイヤ結合部１１４〜１１７を用いて磁気チップ１０１および１０１’をＡＳＩＣ１３０に接続することに加えて、別の３つの相互接続が存在し、相互接続線１１８は、ＡＳＩＣ ＧＮＤ１１１’からパドル１４３ＧＮＤ端子１４０の基部まで接続され、ＧＮＤ端子を形成し、相互接続１１９は、ＡＳＩＣ Ｖ_出力からピン１４１内に接続されて出力端子ＯＵＴＰＵＴを形成する。相互接続１２０は、Ｖ_ｃｃをピン１４２に接続して、Ｖ_ｃｃ端子を形成する。ワイヤ結合が完了したとき、パドルおよび端子は、プラスチックケース内に封入され、外部ピンが、プラスチックケースの外側に延びる。磁気スイッチ製品のためのプラスチックケース１４６の輪郭が、右側に示される。

図１８の左側に示されるのは、リードフレームチップおよびワイヤ結合図である。長方形１４３は、銅または他の伝導性材料から作製されたリードフレームベースのチップパドルであり、パドル１４３は、グランド端子１４０に接続される。磁気センサチップ１０１および１０１’はパドル１４３の上側部分内にあり、ＡＳＩＣ１３０は、パドル１４３の下側部分内に位置し、チップは、エポキシなどの接着剤を用いてパドルに結合され得る。磁気抵抗センサチップ１０１および１０１’は、外部磁場が、同じ方向に生成する極性応答を有するように配置され、たとえば、ピンド層磁化ベクトルは、互いに対して１８０度で回転され、そのように図に示すように置かれる。デバイスの感知軸７６は、底部に示される。ワイヤ結合部１１４〜１１７を用いて磁気チップ１０１および１０１’をＡＳＩＣ１３０に接続することに加えて、別の３つの相互接続が存在し、相互接続線１１８は、ＡＳＩＣ ＧＮＤ１１１’からパドル１４３ＧＮＤ端子１４０の基部まで接続され、ＧＮＤ端子を形成し、相互接続１１９は、ＡＳＩＣ Ｖ_出力からピン１４１内に接続されて出力端子ＯＵＴＰＵＴを形成する。相互接続１２０は、Ｖ_ｃｃをピン１４２に接続して、Ｖ_ｃｃ端子を形成する。ワイヤ結合が完了したとき、パドルおよび端子は、プラスチックケース内に封入され、外部ピンが、プラスチックケースの外側に延びる。磁気スイッチ製品のためのプラスチックケース１４６の輪郭が、右側に示される。

図１９の左側に示されるのは、リードフレームチップおよびワイヤ結合図である。長方形１４３は、銅または他の伝導性材料から作製されたリードフレームベースのチップパドルであり、パドル１４３は、グランド端子１４０に接続される。磁気センサチップ１０１および１０１’はパドル１４３の上側部分内にあり、ＡＳＩＣ１３０は、パドル１４３の下側部分内に位置し、チップは、エポキシなどの接着剤を用いてパドルに結合され得る。磁気抵抗センサチップ１０１および１０１’は、外部磁場が、同じ方向に生成する極性応答を有するように配置され、たとえば、ピンド層磁化ベクトルは、互いに対して１８０度で回転され、そのように図に示すように置かれる。デバイスの感知軸７６は、底部に示される。ワイヤ結合部１１４〜１１７を用いて磁気チップ１０１および１０１’をＡＳＩＣ１３０に接続することに加えて、別の３つの相互接続が存在し、相互接続線１１８は、ＡＳＩＣ ＧＮＤ１１１’からパドル１４３ＧＮＤ端子１４０の基部まで接続され、ＧＮＤ端子を形成し、相互接続１１９は、ＡＳＩＣ Ｖ_出力からピン１４１内に接続されて出力端子ＯＵＴＰＵＴを形成する。相互接続１２０は、Ｖ_ｃｃをピン１４２に接続して、Ｖ_ｃｃ端子を形成する。ワイヤ結合が完了したとき、パドルおよび端子は、プラスチックケース内に封入され、外部ピンが、プラスチックケースの外側に延びる。磁気スイッチ製品のためのプラスチックケース１４６の輪郭が、右側に示される。

本発明の好ましい実施形態が、詳細に説明されてきたが、本発明はそれらに限定されない。当業者は、本発明の原理にしたがってさまざまな改変を加えてよい。したがって、本明細書において説明した原理から逸脱しないすべての改変は、本発明の範囲内に含まれると理解されるものである。

Claims (15)

1. ２つの磁気センサチップを備えるプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサであって、前記磁気センサチップの各々は、磁気抵抗器を有し、前記磁気抵抗器は、電気接続のための結合パッドを有し、前記２つの磁気センサチップは、感知方向を逆平行にして電気的に相互接続されて、プッシュプル式ハーフブリッジ回路を形成し、前記磁気抵抗器は、直列接続された１つまたは複数の磁気抵抗要素を含み、前記磁気抵抗器の結合パッドは、磁気センサチップの２つの縁に隣接して配置され、前記結合パッドの各々は、少なくとも２つのワイヤ結合部を収容することができる、プッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
2. 前記スイッチが、さらに、前記プッシュプル式ハーフブリッジの出力を切り替え信号に変換するための少なくとも１つのＡＳＩＣを備えることを特徴とする、請求項１に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
3. 前記磁気センサチップの各々が、さらに、少なくとも３つの電気接続を備えることを特徴とする、請求項１に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
4. 前記スイッチが、前記リードフレームを介して結合点に接続され、ワイヤ結合を用いて前記磁気センサチップおよび前記ＡＳＩＣの各々と電気的に接続された、少なくとも１つの電力供給端子、グランド端子、および出力端子を備えることを特徴とする、請求項２に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
5. ２つの磁気センサチップを備えるプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサであって、前記磁気センサチップの各々は、磁気抵抗器を有し、前記磁気抵抗器は、電気接続のための結合パッドを有し、前記２つの磁気センサチップは、感知方向を逆平行にして電気的に相互接続されて、プッシュプル式ハーフブリッジ回路を形成し、前記磁気抵抗器は、直列接続された磁気抵抗要素の１つまたは複数を含み、前記磁気抵抗器の結合パッドは、前記磁気センサチップのコーナ部内に配置され、少なくとも一対の前記結合パッドは、磁気抵抗器に対して対角線上に配置され、電気的に接続されている、プッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
6. 前記スイッチが、さらに、前記プッシュプル式ハーフブリッジの出力を切り替え信号に変換するための少なくとも１つのＡＳＩＣを備えることを特徴とする、請求項５に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
7. 前記磁気センサチップの各々が、さらに、少なくとも３つの電気接続を備えることを特徴とする、請求項５に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
8. 前記スイッチが、前記リードフレームを介して結合点に接続され、ワイヤ結合を用いて前記磁気センサチップおよび前記ＡＳＩＣの各々と電気的に接続された、少なくとも１つの電力供給端子、グランド端子、および出力端子を備えることを特徴とする、請求項６に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
9. 前記磁気抵抗要素が、ＭＴＪ要素であることを特徴とする、請求項１または５に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
10. 前記磁気抵抗要素が、ＧＭＲ要素であることを特徴とする、請求項１または５に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
11. 前記磁気抵抗要素が、ＡＭＲ要素であることを特徴とする、請求項１または５に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
12. 前記磁気抵抗要素が、オンチップ永久磁石バイアスを使用することを特徴とする、請求項１または５に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
13. 前記磁気抵抗要素が、インスタック永久磁石バイアスを使用することを特徴とする、請求項１または５に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
14. 前記磁気抵抗要素が、磁石バイアスに形状異方性を使用することを特徴とする、請求項１または５に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
15. 前記２つの磁気センサチップが、それらの感知軸が同じであるように配置され、感知軸方向は、両方の磁気センサチップの中心を通る線に対して平行または垂直であることを特徴とする、請求項１または５に記載のプッシュプル式ハーフブリッジ磁気抵抗スイッチセンサ。
    

Images