CN1250225A - 半导体器件的生产方法 - Google Patents

半导体器件的生产方法 Download PDF

Info

Publication number
CN1250225A
CN1250225A CN99120775A CN99120775A CN1250225A CN 1250225 A CN1250225 A CN 1250225A CN 99120775 A CN99120775 A CN 99120775A CN 99120775 A CN99120775 A CN 99120775A CN 1250225 A CN1250225 A CN 1250225A
Authority
CN
China
Prior art keywords
area
jut
cut
resin coating
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99120775A
Other languages
English (en)
Other versions
CN1155067C (zh
Inventor
斋藤隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1250225A publication Critical patent/CN1250225A/zh
Application granted granted Critical
Publication of CN1155067C publication Critical patent/CN1155067C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体器件的生产方法,能在划片步骤中沿给出晶片上切割余量的切割线,精确定位地切割晶片。在半导体晶片10上第一区域内形成芯片电路图形,切割线16在半导体芯片之间穿过第一区域和第二区域,突起部用于芯片电路图形连接,在晶片有突起部表面上树脂敷层以预定厚度在第一区域内密封突起部之间空隙在第二区域内厚度至少能确认部分切割线的位置,以及使用至少包含第二区域中的确认切割线作基准位置,沿切割线切割半导体晶片。

Description

半导体器件的生产方法
本发明涉及半导体器件的生产方法，更详细地涉及做成小尺寸和高密度的组件格式的半导体器件的生产方法。
就近年来的VSLI和其他的半导体器件而论，在三年内尺寸减少70％并且达到较高的集成和较好的性能。与此同时，半导体器件的组件格式在尺寸上被减少了而在密度上被增高了。
在相关技术中，采用用于通过把引线插入到印刷电路板上设置的穿透孔内安装的DIP(双列直插式组件)或PGA(网格插针阵列)和其他穿透孔固定固体电路组件(THD)以及用于通过引线与印刷板表面焊接安装的QFP(方形扁平(有L式引线的)封装)或TCP(带式承载封装)或其他表面固定固体电路组件(SMD)作为半导体器件的组件格式。此外，工业转向使输出终端形成网格阵列状态的BGA(球状网格阵列)之类的组件格式。
从另一方面来说，对较大地减小半导体器件的尺寸和较大地提高半导体器件的密度的需求已增大。用上述的QFP和其他组件格式已不再能满足这些需求。由于这个原因，为了实现进一步减少尺寸和提高密度，注意力集中到使组件尺寸接近尽可能与半导体芯片一样大的尺寸称之为“芯片尺寸组件”(CSP，也称为“FBGA(精细间距BGA)”)的组件格式。目前研究正在进行中，并且提出了许多建议。
下一步将作关于上述的CSP格式的半导体器件及其安装方法的说明。例如，如图1A中的截面图所示，半导体芯片10a中的没有用图说明的电极焊接区和基板(插入板)11通过焊接剂或其他的突起部12用机械的方法电连接。进一步，为了保护突起部12的连接面用密封树脂填满并密封半导体芯片11a和基板11之间的空隙。进一步，基板11的与连接半导体芯片10a的表面对向的表面形成有连接母板的焊接剂或其他的突起部14。突起部14经由在基板11中形成的没有表示出的穿透孔或其他的内连与连接半导体芯片10a中的电极焊接区和基板11中的突起部12连接。由此，形成CSP格式的半导体器件100。
用于安装上述的半导体器件100的母板2具有安装在用例如玻璃环氧树脂为基的材料组成的印刷板20的顶表面上的在与半导体器件100中的形成突起部14的位置相对应的部位上形成的台阶(电极)21，和在印刷板20的前表面、背表面或者二个表面上形成与台阶21连接的没有表示出的电路图形。通过使半导体器件100的形成突起部的表面面向母板2的形成台阶的表面并且使相应的台阶21和突起部14对准，把半导体器件100安装在母板2上，并且，如图1B所示，通过使突起部14软熔等等的方法，经由突起部14使半导体器件100和母板2中的台阶21用机械的方法电连接。
上述的半导体器件100具有在半导体芯片10a和母板2之间起缓冲作用的基板(插入板)11，但是为了进一步减小尺寸、降低成本和提高电子电路的数据处理速度，目前积极地进行有关在没有使用上述的基板(插入板)的情况下应用在晶片平面上组装的格式的CSP的研究和开发。
下一步将作关于不使用上述的基板(插入板)的CSP格式的半导体器件及其安装方法的说明。例如，如图2A中的截面图所示，形成与半导体器件10a中的没有用图说明的电极焊接区连接的焊接剂或其他的突起部12。用树脂敷层15密封在突起部12之间空隙中的半导体芯片表面。由此，形成CSP格式的半导体器件1。从另一方面来说，用作安装半导体器件1的母板2具有在例如用玻璃环氧树脂为基的材料以与上述相同的方法制成的印刷板20的顶表面上的台阶(电极)21和没有用图说明的印刷电路。通过使半导体器件1的形成突起部的表面面向母板2的形成台阶的表面在使相应的台阶21和突起部12对准时把半导体器件1安装在母板2上，并且，如图2B所示，通过使用使突起部12软熔等等的方法，经由突起部12使半导体器件1和台阶21用机械的方法电连接。
下一步通过参阅附图将作关于上述的CSP格式的半导体器件的生产方法的说明。首先，如图3A所示，在形成半导体芯片的电路图形的半导体晶片上形成焊接剂或其他的突起部12a以便与半导体芯片中的电路图形连接。
其次，如图3B所示，在熔化的树脂中浸渍整个半导体晶片10以在半导体晶片10的形成突起部的表面上形成在密封突起部12a之间空隙时完全埋没突起部12a的厚度的树脂敷层15。在这里，就在熔化的树脂中浸渍的方法(浸渍法)来说，在半导体晶片10的二个表面上形成树脂敷层15。
下一步，如图4A所示，从半导体晶片10的形成突起部的表面的顶部研磨树脂敷层15以减小其厚度直到露出部分突起部12a。
其次，如图4B所示，焊接剂球12b转变成与突起部12a连接。由突起部12a和焊接剂球12b构成突起部12。
然后，如图4C所示，沿由在半导体晶片10上形成的半导体芯片中的电路图形之间的区域组成和给出半导体晶片10的切割边界的切割线切割半导体晶片(切成小片的步骤)以致把半导体晶片10分割成各自具有分割的半导体芯片10a的CSP格式的半导体器件1和由半导体晶片10的外周边部分组成的没有完整电路图形的无用部分3。
在分割半导体晶片10以后用上述的生产方法生产的半导体器件1可以按原状安装在母板上，而与使用基板(插入板)的一般半导体器件相比能使成本降低和交货时间缩短。
然而，在上述的半导体器件的生产方法中，难以在沿用作在半导体晶片上切割边界的切割线的正确位置上精确地切割半导体晶片。这是因为就具有如例如图5所示的电路图形和与图形连接的突起部12以及在半导体晶片10中毗邻图形之间的区域成为切割线的半导体晶片10而论，如果形成树脂敷层，则如图5B所示，在半导体晶片10上的整个区域上方由毗邻的电路图形之间的区域形成的切割线最后将被覆盖，所以在这样的状态下即使设法沿切割线x1到x6和y1到y6切割半导体晶片，也不再可能确认切割线的位置。进一步说，切割位置是不是精确地沿着切割线也难以确认，因此在半导体器件的制造工艺的优质控制中正确的操纵很难。
发明概述
根据上述的问题形成本发明。本发明以提供由在其表面上具有突起部同时用树脂密封在形成突起部的表面上突起部之间空隙的半导体芯片组成的组件格式的半导体器件的生产方法为其目的，其中在生产半导体器件的分割成小片的步骤中，对准在半导体晶片上的切割边界形成的切割线精确地切割半导体晶片是可以实现的。
为了达到上述的目的，本发明的半导体器件的生产方法提供由在其表面上具有突起部同时用树脂密封在形成突起部的表面上突起部之间空隙的半导体芯片组成的组件格式的半导体器件的生产方法，包括在具有第一区域和第二区域、形成有至少在第一区域上的半导体芯片的电路图形和形成有穿过第一区域和第二区域在半导体芯片之间延伸的切割线的半导体芯片上至少在第一区域内形成以便与半导体芯片的电路图形连接的突起部的步骤、在半导体晶片的形成突起部的表面上形成在第一区域上为密封突起部之间空隙时的预定厚度和在第二区域内的至少包含一部分切割线的区域上为能确认部分切割线的位置的厚度的树脂敷层的步骤以及沿着用在第二区域中包含部分切割线的区域上确认的切割线作基准位置的切割线切割半导体晶片的步骤。
根据本发明的半导体器件的生产方法，在具有第一区域和第二区域、形成有至少在第一区域上的半导体芯片的电路图形和形成有穿过第一区域和第二区域在半导体芯片之间延伸的切割线的半导体晶片上至少在第一区域内形成以便与半导体芯片的电路图形连接的突起部。然后，在半导体晶片的形成突起部的表面上形成在第一区域上为密封突起部之间空隙时的预定厚度和在第二区域中的至少包含一部分切割线的区域上为能够确认部分切割线的位置的厚度的树脂敷层。然后，沿着用在第二区域中包含部分切割线的区域上确认的切割线作基准位置的切割线切割半导体晶片。
根据本发明的半导体器件的生产方法，由于在半导体晶片的形成突起部的表面上形成在第一区域上为密封突起部之间空隙时的预定厚度和在第二区域中的至少包含部分切割线的区域上为能够确认部分切割线的位置的厚度的树脂敷层，所以当在后续步骤中切割半导体晶片时，在第二区域中的至少包含部分切割线的区域上确认切割线的位置是可以实现的并且确定给出在半导体晶片上切割边界的切割线的位置，精确地切割半导体晶片是可以实现的。
本发明的上述的半导体器件的生产方法最好具有半导体晶片的中心区域组成的第一区域和具有半导体晶片的外周边区域组成的第二区域。由于至少在部分第二区域上形成薄的树脂敷层，所以该区域最后是不能用于半导体器件，但是由于在半导体晶片的外周边上的区域原来就没有完整的电路图形而是无用的所以那样的区域能用作第二区域。
本发明的上述的半导体器件的生产方法最好具有包括在第一区域和第二区域上形成预定厚度的树脂敷层的步骤以及在第二区域中至少包含部分切割线的区域上使树脂敷层的厚度减小到能够确认部分切割线的位置的厚度的步骤的在半导体晶片的形成突起部的表面上形成树脂敷层的工序。即使在第二区域上形成得较厚，但是减小厚度以致部分切割线的位置能被确认也是可以行得通的。
本发明的上述的半导体器件的生产方法最好具有在第一区域和第二区域中形成预定厚度的树脂敷层的步骤中通过使半导体晶片在熔化的树脂中浸渍形成的树脂敷层。由此，在第一区域和第二区域上形成预定厚度的树脂敷层是可以实现的。
本发明的上述的半导体器件的生产方法最好具有在半导体晶片的形成突起部的表面上形成树脂敷层的步骤中使用设计成能够使在第一区域上具有预定的厚度和使在第二区域中的至少包含部分切割线的区域上具有能够确认切割线部分位置的厚度的模具形成的树脂敷层。由此，在第二区域上形成使部分切割线的位置能被确认的薄膜是可以实现的。
本发明的上述的半导体器件的生产方法最好具有在半导体晶片形成突起部的表面上形成树脂敷层的步骤中形成的使在第二区域中的至少包含部分切割线的区域上具有厚度不大于30微米的树脂敷层。由此，给定使部分切割线的位置能被确认的厚度是可以实现的。
本发明的上述的半导体器件的生产方法最好具有在半导体晶片的形成突起部的表面上形成树脂敷层的步骤中形成的完全埋没在第一区域中的突起部的厚度的树脂敷层和在切割半导体晶片以前进一步具有使树脂敷层的厚度减小到在第一区域中露出至少部分突起部为止的步骤。由此，使部分突起部外露而当安装在母板上时能够被电连接。
本发明的上述的半导体器件的生产方法最好具有在切割半导体晶片的步骤中为确认切割线的位置在计算机上获取并处理的半导体晶片的图像。随着增大半导体设计比例尺的换算从例如0.35微米到0.25微米或0.18微米，半导体芯片之间的切割线的宽度变得更小而难以用肉眼确认。即使如此，通过在计算机上的图像处理，准确地确认切割线的位置仍是可以实现的。
附图的简略描述
根据参考附图给出的下面的最佳实施例的描述，本发明的上述和其他的目的和优点将更为清楚，在附图中
图1A到1B是说明根据第一相关技术的半导体器件和把上述的半导体器件安装在母板上的方法的截面图，其中图1A说明一直到把半导体器件安装到母板上的步骤的状态而图1B说明一直到软熔步骤的状态；
图2A到2B是说明根据第二相关技术的半导体器件和把上述的半导体器件安装在母板上的方法的截面图，其中图2A说明一直到把半导体器件安装到母板上的步骤的状态而图2B说明一直到软熔步骤的状态；
图3A到3B是根据第二相关技术的半导体器件的生产方法中的步骤的截面图，其中图3A说明一直到形成突起部的步骤的状态而图3B说明一直到形成树脂敷层的步骤的状态；
图4A到4C是继图3A到3B后的步骤，其中图4A说明一直到减小树脂敷层的厚度的步骤的状态、图4B说明一直到焊接剂球成突起部的转变步骤的状态和图4C说明一直到沿切割线切割半导体晶片的步骤的状态；
图5A到5B是在根据第二相关技术的半导体器件的生产方法的步骤中半导体晶片的透视图，其中图5A说明在形成突起部的步骤以后的状态而图5B说明在形成树脂敷层的步骤以后的状态；
图6A到6B是说明根据第一实施例的半导体器件和把上述的半导体器件安装在母板上的方法的截面图，其中图6A说明一直到把半导体器件安装在母板上的步骤的状态而图6B说明一直到软熔步骤的状态；
图7A到7C是根据第一实施例的半导体器件的生产方法中的步骤的截面图，其中图7A说明一直到形成突起部的步骤的状态、图7B说明一直到形成树脂敷层的步骤的状态和图7C说明一直到减小在部分第二区域中的树脂敷层厚度的步骤的状态；
图8A到8C是继图7A到7C后的步骤，其中图8A说明一直到减小第一区部中的树脂敷层的厚度的步骤的状态、图8B说明一直到焊接剂球成突起部的转变步骤的状态和图8C说明一直到沿切割线切割半导体晶片的步骤的状态；
图9是在根据第一实施例的半导体器件的生产方法的步骤中的形成突起物的步骤以后的半导体晶片的透视图；
图10A到10B是在根据第一实施例的半导体器件的生产方法的步骤中的在部分第二区域内形成薄的区域的步骤以后的半导体晶片的透视图；
图11A到11C是根据第二实施例的半导体器件的生产方法中的步骤的截面图，其中图11A说明一直到形成突起部的步骤的状态、图11B说明一直到把半导体晶片放在模具上的步骤的状态和图11C说明一直到形成树脂敷层的步骤的状态；以及
图12A到12C是继图11A到11C后的步骤，其中图12A说明一直到减小在第一区域中的树脂敷层的厚度的步骤的状态。图12B说明一直到焊接剂球成突起部的转变步骤的状态和图12C说明一直到沿切割线切割半导体晶片的步骤的状态。
最佳实施例的描述
在下文，通过参阅附图将说明本发明的半导体器件的生产方法的实施例。第一实施例
如图6A的截面图所示的根据本发明的半导体器件装有与半导体芯片10a中的没有用图说明的电极焊接区连接的焊接剂或其他突起部12。用树脂敷层15密封在突起部12之间空隙中的半导体芯片10a的表面。用树脂敷层也可以覆盖在与形成突起部的表面对向侧上的半导体芯片10a表面。由此，形成CSP格式的半导体器件1。
如图6A所示，用于安装半导器件1的母板2是由在顶部形成台阶(电极)21的用玻璃环氧树脂为基的材料制成的印刷板20和没有用图说明的印刷电路组成。通过使半导体器件1的形成突起部的表面面向母板2的形成台阶的表面在使相应的台阶21和突起部12对准时把半导体器件1安装在母板2上，并且如图6B所示，通过使用使突起部软熔等等的方法，经由突起部12使半导体器件1和台阶21用机械的方法电连接。
下一步通过参阅附图将作关于CSP格式的半导体器件1的生产方法的说明。首先，如图7A所示，在半导体晶片10上形成半导体芯片的电路图形(没有用图说明)和半导体芯片之间的切割线(没有用图说明)。在这里，在半导体晶片10的中心上形成半导体芯片的完整电路图形的区域定义为第一区域A，同时在半导体晶片10的外周边上没有形成完整电路图形而无用的区域定义为第二区域B。使半导体芯片之间的切割线形成穿过第一区域A延伸到第二区域B。其次，用汽相沉积工艺或汽相输送工艺等方法至少在第一区域A上形成焊接剂、金或其他的突起部12a，以便与半导体芯片中的电路图形连接。
下一步，如图7B所示，为密封在第一区域A中突起部12a之间的空隙把整个半导体晶片10浸渍在熔化的树脂中而在第一区域A和第二区域B中半导体晶片10的形成突起部12a的表面上形成完全埋没突起部12a的厚度的树脂敷层15。在这里，就在熔化树脂中浸渍的方法(浸渍工艺)来说，在半导体晶片10的二个表面上形成树脂敷层15，但是未必总是需要形成与形成突起部12a的表面对向的背表面上的树脂敷层。
其次，如图7C所示，使在第二区域B中的树脂敷层15在厚度上减小到在至少包含部分切割线的区域中能够确认部分切割线的位置的程序。在第二区域部分的薄膜区域16a中，树脂敷层15的厚度例如为20到30微米。透过树脂敷层能够看到在树脂敷层下面的图形，所以能够确认部分切割线的位置。
下一步，如图8A所示，研磨在第一区域A中的树脂敷层15，使其在厚度上减小到至少露出部分突出部12a。
其次，如图8B所示，在第一区域A中，使焊接剂球12b转变成与突起部12a连接。由突起部12a和焊接剂球12b构成突起部12。
然后，如图8C所示，沿由在第一区域A和第二区域B中的半导体晶片10上形成的半导体芯片中的电路图形之间的区域组成并给出半导体晶片10的切割边界的切割线切割半导体晶片10(切成小片的步骤)以把半导体晶片10分割成各自具有分割的半导体芯片10a的CSP格式的半导体器件1和由半导体晶片10的外周边组成的没有完整电路图形的无用部分3。在这里，在沿切割线切割半导体晶片10中，根据透过薄的树脂敷层15看到的在下面的图形直观地确认切割线的位置或者用CCD摄像机或诸如此类的设备摄取半导体晶片10的图像并且在计算机上处理获得的图像来确认切割线的位置，然后就沿用确认的切割线作基准位置的切割线切割半导体晶片10。
在上述的半导体器件的生产方法中，在具有如例如图9所示的电路图形和与图形连接的突起部12以及毗邻的电路图形之间的区域成为切割线16的半导体晶片10上形成树脂敷层15，然而如图10A和图10B所示，在半导体晶片10上没有完整图形而成为无用的区域(例如如图10A和10B所示，从半导体晶片挑选四部分)内通过使树脂敷层15的厚度减少到能够确认在包含部分切割线的区域中的部分切割线的位置的厚度，能够在薄膜区域16a中透过树脂敷层看到树脂敷层底下的图形，因此可以确认切割线的位置，并且在沿x1到x6和y1到y6的切割线切割半导体晶片10时确定给出在半导体晶片10上切割边界的切割线16的位置，能够精确地切割半导体晶片10。第二实施例
根据本实施例的半导体器件大体上和根据第一实施例的半导体器件一样，所以将略去说明。
通过参阅附图将作关于根据本实施例的半导体器件的生产方法的说明。首先，如图11A所示，在半导体晶片10上形成半导体芯片的电路图形(没有用图说明)和半导体芯片之间的切割线(没有用图说明)。在这里，在半导体晶片10的中心上形成半导体芯片的完整电路图形的区域定义为第一区域A，同时在半导体晶片10的外周边上没有形成完整电路图形而无用的区域定义为第二区域B。使半导体芯片之间的切割线形成延伸穿过从第一区域A到第二区域B的区域。其次，用汽相沉积工艺或汽相输送工艺等方法至少在第一区域A上形成焊接剂、金或其他的突起部12a，以便与半导体芯片中的电路图形连接。
下一步，如图11B所示，把半导体晶片10放在第一模具30上，然后把树脂片15a放在半导体晶片10上方。使第二模具31从上面朝着半导体晶片10压，使片状树脂熔化，然后就在密封突起部12a之间空隙的同时在第一区域A内进行重新固化，由此在半导体晶片10的形成突起部12a的表面上形成树脂敷层15。在这里，通过使用按照使在半导体晶片10的第一区域A中具有完全埋没突起部12a的厚度和使在第二区域B中的至少包含部分切割线的区域上具有能够确认部分切割线的位置的厚度选择的一对第一模具30和第二模具31，如图11C所示。可以使部分第二区域B构成的薄的区域16a中树脂敷层15的厚度为20到30微米并且透过树脂敷层可以看到树脂敷层底下的图形，所以能够确认切割线部分的位置。
然后，如图12A所示，在第一区域A中，研磨树脂敷层15，使厚度减小到至少露出部分突起部12a。
然后，如图12B所示，在第一区域A中，使焊接剂球12b转变成与突起部12a连接。由突起部12a和焊接剂球12b构成突起部12。
其次，如图12C所示，沿由在第一区域A和第二区域B中的半导体晶片10上形成的半导体芯片中的电路图形之间的区域组成并给出半导体晶片10的切割边界的切割线切割半导体晶片10(切成小片的步骤)以把半导体晶片10分割成各自具有分割的半导体芯片10a的CSP格式的半导体器件1和由半导体晶片10的外周边组成的没有完整电路图形的无用部分3。在这里，在沿切割线切割半导体晶片10中，根据透过薄的树脂敷层15看到的在下面的图形直观地确认切割线的位置或者用CCD摄像机或诸如此类的设备摄取半导体晶片10的图像并且在计算机上处理获得的图像来确认切割线的位置，然后就沿用确认的切割线作基准位置的切割线切割半导体晶片10。
在上述的半导体器件的生产方法中，与在第一实施例中一样，能够在薄膜区域16a中透过树脂敷层看到树脂敷层的底下图形，因此可以确认切割线的位置，并且在沿x1到x6和y1到y6的切割线切割半导体晶片10时给出在半导体晶片10上切割边界的切割线16的位置，能够精确地切割半导体晶片10。当通过使用模具形成薄的区域时，能使用如图10A或图10B所示的图形。
本发明的半导体器件可以应用于MOS晶体管类型半导体器件、双极半导体器件、BiCMOS半导体器件、带逻辑和存储的半导体器件以及一些其他的半导体器件。
本发明的半导体器件不局限于上述的实施例。例如，当在第二区域中减小树脂敷层的厚度以致能够确认切割线时，即使在薄的区域中最后完全去除树脂敷层也是容许的。形成厚度使得部分突起部从底端就外露的树脂敷层也是可能的。除此以外，在没有超出本发明要点的范围内各种各样的变换是可能的。
如上所述，根据本发明的半导体器件的生产方法，由于在半导体晶片的形成突起部的表面上形成在第一区域上具有密封突起部之间空隙时的预定厚度和在第二区域内的至少包含部分切割线的区域中具有能够确认部分切割线位置的厚度的树脂敷层，所以在后续步骤中切割半导体晶片时，在第二区域内的至少包含部分切割线的区域中确认切割线的位置是可以实现的并且确定给出在半导体晶片上切割边界的切割线的位置，精确地切割半导体晶片是可以实现的。
参照为说明而选择的特殊的实施例描述本发明时，精通技术的人对此会在没有脱离本发明的基本概念和范围的情况下作各种各样的变换，这应该是显而易见的。

Claims (8)

1.由在用树脂密封在形成突起部的表面的突起部之间空隙的情况下在其表面上具有突起部的半导体芯片组成的组件格式的半导体器件的生产方法，
上述的半导体器件的生产方法包括步骤：
在具有第一区域和第二区域、至少在上述的第一区域上形成有上述的半导体芯片的电路图形、以及形成有在半导体芯片之间穿过第一区域和第二区域延伸的切割线的半导体晶片上，至少在上述的第一区域上形成突起部以便与半导体芯片的电路图形连接；
在半导体晶片的形成上述的突起部的表面上形成树脂敷层，在上述的第一区域上以预定厚度密封突起部之间空隙而在第二区域中的包含至少一部分切割线的区域上其厚度能够确认部分切割线的位置；以及
用在第二区域中的包含部分切割线的区域上确认的切割线作基准位置，沿上述的切割线切割上述的半导体晶片。
2.如权利要求1中所述的半导体器件的生产方法，其中：
上述的第一区域作成半导体晶片的中心区域和
上述的第二区域作成半导体晶片的外周边区域。
3.如权利要求1中所述的半导体器件的生产方法，其中在半导体晶片的形成突起部的表面上形成树脂敷层的步骤包括步骤：
在上述的第一区域和上述的第二区域上形成预定厚度的树脂敷层，以及
在第二区域中的至少包含部分切割线的区域上使树脂敷层的厚度减小到能够确认部分切割线的位置的厚度。
4.如权利要求3中所述的半导体器件生产方法，其中，在按预定的厚度在第一区域和第二区域内形成树脂敷层的步骤中，通过在熔化的树脂中浸渍半导体晶片形成上述的树脂敷层。
5.如权利要求1中所述的半导体器件的生产方法，其中，在半导体晶片的形成突起部的表面上形成树脂敷层的步骤中，使用设计成给出在第一区域上预定厚度和给出第二区域中的至少包含部分切割线的区域上能够确认部分切割线的位置的厚度的模具来形成树脂敷层。
6.如权利要求1中所述的半导体器件的生产方法，其中，在半导体晶片的形成突起部的表面上形成树脂敷层的步骤中，在第二区域中的至少包含部分切割线的区域上形成具有不大于30微米的厚度的树脂敷层。
7.如权利要求1中所述的半导体器件的生产方法，其中：
在半导体晶片的形成突起部的表面上形成树脂敷层的步骤中，按完全埋没第一区域中的突起部的厚度形成树脂敷层，和
在切割半导体晶片的步骤之前，还有使树脂敷层的厚度减小直到使至少部分的突起部在第一区域上外露的步骤。
8.如权利要求1中所述的半导体器件的生产方法，其中：
在切割半导体晶片的步骤中，摄取半导体晶片的图像并在计算机上处理以确认切割线的位置。
CNB991207750A 1998-09-28 1999-09-28 半导体器件的生产方法 Expired - Fee Related CN1155067C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27409498A JP3982082B2 (ja) 1998-09-28 1998-09-28 半導体装置の製造方法
JP274094/1998 1998-09-28

Publications (2)

Publication Number Publication Date
CN1250225A true CN1250225A (zh) 2000-04-12
CN1155067C CN1155067C (zh) 2004-06-23

Family

ID=17536912

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991207750A Expired - Fee Related CN1155067C (zh) 1998-09-28 1999-09-28 半导体器件的生产方法

Country Status (6)

Country Link
US (1) US6291270B1 (zh)
JP (1) JP3982082B2 (zh)
KR (1) KR100649036B1 (zh)
CN (1) CN1155067C (zh)
SG (1) SG80072A1 (zh)
TW (1) TW417214B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108214955A (zh) * 2018-01-03 2018-06-29 中国科学院上海硅酸盐研究所 一种用于氮化镓晶体的定向切割装置与加工方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190837C (zh) * 1999-02-15 2005-02-23 株式会社日立制作所 半导体装置
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
FR2806189B1 (fr) * 2000-03-10 2002-05-31 Schlumberger Systems & Service Circuit integre renforce et procede de renforcement de circuits integres
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP2003168700A (ja) * 2001-09-18 2003-06-13 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US7273768B2 (en) * 2005-08-30 2007-09-25 Mutual-Pak Technology Co. Ltd. Wafer-level package and IC module assembly method for the wafer-level package
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
CN101644934B (zh) * 2009-09-09 2013-09-18 中国电子科技集团公司第四十五研究所 单线切割机切割线恒张力闭环控制方法
JP5948034B2 (ja) * 2011-09-27 2016-07-06 株式会社ディスコ アライメント方法
US9875913B2 (en) * 2013-10-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
JP6339828B2 (ja) * 2014-03-13 2018-06-06 株式会社ディスコ ウエーハの加工方法
JP2016025224A (ja) * 2014-07-22 2016-02-08 株式会社ディスコ パッケージウェーハの加工方法
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
JP6608694B2 (ja) * 2015-12-25 2019-11-20 株式会社ディスコ ウエーハの加工方法
JP6576261B2 (ja) * 2016-02-09 2019-09-18 株式会社ディスコ パッケージウェーハのアライメント方法
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
JP6961289B2 (ja) * 2016-11-08 2021-11-05 株式会社ディスコ ウェーハの加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147140A (ja) * 1984-01-11 1985-08-03 Hitachi Ltd 半導体素子チツプの実装方法
US5550408A (en) 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
US5436503A (en) 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JPH09261555A (ja) * 1996-03-19 1997-10-03 Olympus Optical Co Ltd 画像表示装置
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108214955A (zh) * 2018-01-03 2018-06-29 中国科学院上海硅酸盐研究所 一种用于氮化镓晶体的定向切割装置与加工方法
CN108214955B (zh) * 2018-01-03 2019-08-20 中国科学院上海硅酸盐研究所 一种用于氮化镓晶体的定向切割装置与加工方法

Also Published As

Publication number Publication date
SG80072A1 (en) 2001-04-17
CN1155067C (zh) 2004-06-23
JP3982082B2 (ja) 2007-09-26
US6291270B1 (en) 2001-09-18
KR20000023475A (ko) 2000-04-25
JP2000106382A (ja) 2000-04-11
TW417214B (en) 2001-01-01
KR100649036B1 (ko) 2006-11-24

Similar Documents

Publication Publication Date Title
CN1155067C (zh) 半导体器件的生产方法
CN1211854C (zh) 芯片尺寸封装及其制造方法
CN1296981C (zh) 半导体器件的制造方法
CN1099711C (zh) 半导体器件及其制造方法
CN1146985C (zh) 半导体装置和用于半导体装置的布线带
CN1702853A (zh) 半导体装置及其制造方法
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1697127A (zh) 制造半导体器件的方法
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1604312A (zh) 倒装芯片安装电路板、其制造方法和集成电路装置
CN1702855A (zh) 插入式基板、半导体封装件和半导体装置及其制造方法
US6849955B2 (en) High density integrated circuit packages and method for the same
CN1674758A (zh) 电路装置及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1199924A (zh) 芯片型半导体装置的制造方法
CN1855405A (zh) 一种倒装芯片方法
CN1968564A (zh) 具有双型内部结构的印刷电路板
CN1172358C (zh) 倒装接合结构的形成方法
US11264334B2 (en) Package device and method of manufacturing the same
CN100350581C (zh) 整合打线及倒装封装的芯片结构及工艺
CN1330398A (zh) 管芯级封装及其制造方法
CN1180475C (zh) 高密度集成电路封装结构及其方法
CN1180473C (zh) 高密度集成电路封装结构及其方法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1066487

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee