JP2000106382A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000106382A
JP2000106382A JP10274094A JP27409498A JP2000106382A JP 2000106382 A JP2000106382 A JP 2000106382A JP 10274094 A JP10274094 A JP 10274094A JP 27409498 A JP27409498 A JP 27409498A JP 2000106382 A JP2000106382 A JP 2000106382A
Authority
JP
Japan
Prior art keywords
region
cutting line
semiconductor wafer
resin film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10274094A
Other languages
English (en)
Other versions
JP3982082B2 (ja
Inventor
Takashi Saito
隆 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27409498A priority Critical patent/JP3982082B2/ja
Priority to US09/398,767 priority patent/US6291270B1/en
Priority to TW088116128A priority patent/TW417214B/zh
Priority to SG9904819A priority patent/SG80072A1/en
Priority to KR1019990041438A priority patent/KR100649036B1/ko
Priority to CNB991207750A priority patent/CN1155067C/zh
Publication of JP2000106382A publication Critical patent/JP2000106382A/ja
Application granted granted Critical
Publication of JP3982082B2 publication Critical patent/JP3982082B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】表面にバンプを有しバンプの間隙が樹脂封止さ
れた半導体装置のダイシング工程において、ウェーハ上
の切り代となる切断ラインに正確に位置を合わせてウェ
ーハを切断することができる半導体装置の製造方法を提
供する。 【解決手段】第１領域において半導体チップの回路パタ
ーンが形成され、第１領域と第２領域にわたって半導体
チップ間の切断ライン１６が形成されている半導体ウェ
ーハ１０上に、半導体チップの回路パターンに接続する
ようにバンプを形成し、第１領域においてはバンプの間
隙部を封止しながら所定の膜厚で、第２領域の少なくと
も切断ラインの一部を含む領域１６ａにおいては切断ラ
インの一部の位置を確認できる膜厚で、半導体ウェーハ
のバンプ形成面上に樹脂被膜１５を形成し、第２領域の
切断ラインの一部を含む領域において確認される切断ラ
インを基準位置とし、切断ラインに沿って半導体ウェー
ハを切断する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、小型化および高密度化されたパッケー
ジ形態を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩなどの半導体装置におい
ては、３年で７割の縮小化を実現し、高集積化及び高性
能化を達成してきた。これに伴い、半導体装置のパッケ
ージ形態も小型化、高密度化が達成されてきた。
【０００３】従来、半導体装置のパッケージ形態として
は、ＤＩＰ（Dual Inline Package）あるいはＰＧＡ（P
in Grid Array）などのプリント基板に設けたスルーホ
ールにリード線を挿入して実装するリード挿入型（ＴＨ
Ｄ：Through Hall Mount Device ）や、ＱＦＰ（Quad F
lat (L-Leaded) Package）あるいはＴＣＰ（Tape Carri
er Package）などのリード線を基板の表面にハンダ付け
して実装する表面実装型（ＳＭＤ：Surface Mount Devi
ce）が用いられてきた。さらに、出力端子をエリア化し
たＢＧＡ（Ball Grid Array ）パッケージに代表される
パッケージ形態に移行してきている。
【０００４】一方で、半導体装置の小型化、高密度化に
対する要求はさらに高まりつつあり、上記のＱＦＰなど
のパッケージ形態では対応できなくなってきている。こ
のため、半導体チップにパッケージサイズを限りなく近
づけてさらなる小型化、高密度化を実現するチップサイ
ズパッケージ（ＣＳＰ：Chip Size Package 、ＦＢＧＡ
（Fine-Pitch BGA）とも呼ばれる）と呼ばれるパッケー
ジ形態が注目を集めており、現在活発に研究がなされ、
多くの提案が示されている。
【０００５】上記のＣＳＰ形態の半導体装置と、これを
実装する方法について説明する。例えば図８（ａ）の断
面図に示すように、半導体チップ１０ａの図示しないパ
ッド電極とベースボード（インタポーザ）１１とが、は
んだなどのバンプ１２により機械的、電気的に接続され
ている。さらに、半導体チップ１０ａとベースボード１
１の間隙部には、バンプ１２による接合を保護するため
の封止樹脂１３が充填され、封止されている。さらに、
ベースボード１１の半導体チップ１０ａと接続している
面の反対側の面には、実装基板と接続するためのはんだ
などのバンプ１４が形成されている。バンプ１４は、半
導体チップ１０ａのパッド電極とベースボード１１とを
接続しているバンプ１２に対して、ベースボード１１中
に形成された図示しないスルーホールなどの配線部を介
して接続されている。これらにより、ＣＳＰ形態の半導
体装置１００が形成されている。
【０００６】上記の半導体装置１００を実装するための
実装基板２は、例えばガラスエポキシ系材料よりなる基
板２０の上面において、実装する半導体装置１００のバ
ンプ１４の形成位置に対応する位置に形成されたランド
（電極）２１と、ランド２１に接続して、基板２０の表
面上あるいは裏面上、もしくは両面上に形成されている
図示しないプリント配線部を有している。上記の半導体
装置１００を上記の実装基板２に実装するには、実装基
板２のランド２１形成面に対して、半導体装置１００の
バンプ１４の形成面から、それぞれ対応するランド２１
とバンプ１４を位置合わせしてマウントし、図８（ｂ）
に示すように、バンプ１４をリフローさせるなどの方法
により、半導体装置１００と実装基板２のランド２１と
をバンプ１４を介して機械的、電気的に接続する。
【０００７】上記の半導体装置１００は、半導体チップ
１０ａと実装基板２の間に緩衝材となるベースボード
（インタポーザ）１１を有しているが、さらなる小型
化、低コスト化および電子回路の処理速度の向上のため
に、上記のベースボード（インタポーザ）を用いず、ウ
ェーハレベルでパッケージ化処理を施す形態のＣＳＰに
ついての研究開発が現在活発になされている。
【０００８】上記のベースボード（インタポーザ）を用
いないＣＳＰ形態の半導体装置と、これを実装する方法
について説明する。例えば図９（ａ）の断面図に示すよ
うに、半導体チップ１０ａの図示しないパッド電極に接
続してはんだなどのバンプ１２が形成されている。バン
プ１２の間隙部における半導体チップ１０ａ表面は、樹
脂被膜１５により封止されている。これらにより、ＣＳ
Ｐ形態の半導体装置１が形成されている。一方、上記の
半導体装置１を実装するための実装基板２は、上記と同
様に、例えばガラスエポキシ系材料よりなる基板２０の
上面にランド（電極）２１と、図示しないプリント配線
部を有している。上記の半導体装置１を上記の実装基板
２に実装するには、実装基板２のランド２１形成面に対
して、半導体装置１のバンプ１２の形成面から、それぞ
れ対応するランド２１とバンプ１２を位置合わせしてマ
ウントし、図９（ｂ）に示すように、バンプ１２をリフ
ローさせるなどの方法により、半導体装置１と実装基板
２のランド２１とをバンプ１２を介して機械的、電気的
に接続する。
【０００９】上記のＣＳＰ形態の半導体装置１の製造方
法について図面を参照して説明する。まず、図１０
（ａ）に示すように、半導体チップの回路パターンが形
成された半導体ウェーハ１０上に、半導体チップの回路
パターンに接続するようにはんだなどのバンプ１２ａを
形成する。
【００１０】次に、図１０（ｂ）に示すように、上記の
半導体ウェーハ１０全体を溶融樹脂中に浸漬し、バンプ
１２ａの間隙部を封止しながら、バンプ１２ａを完全に
埋める膜厚で、半導体ウェーハ１０のバンプ１２ａ形成
面上に樹脂被膜１５を形成する。ここで、溶融樹脂中に
浸漬する方法（ディッピング法）では、半導体ウェーハ
１０の両面に樹脂被膜１５が形成される。
【００１１】次に、図１１（ｃ）に示すように、半導体
ウェーハ１０のバンプ１２ａ形成面上から、バンプ１２
ａの一部が露出するまで樹脂被膜１５を研削して薄膜化
する。
【００１２】次に、図１１（ｄ）に示すように、バンプ
１２ａに接続させてはんだボール１２ｂを転写する。バ
ンプ１２ａとはんだボール１２ｂとから、バンプ１２が
構成されている。
【００１３】次に、図１１（ｅ）に示すように、半導体
ウェーハ１０上に形成された半導体チップの回路パター
ンの間の領域であり、半導体ウェーハ１０の切り代とな
る領域である切断ラインに沿って、半導体ウェーハ１０
を切断し（ダイシング工程）、個々に切断された半導体
チップ１０ａを有するＣＳＰ形態の各半導体装置１と、
半導体ウェーハ１０の外周部分であり、完全な回路パタ
ーンを有していない不要な部分３とに分割する。
【００１４】上記の製造方法により製造する半導体装置
１は、半導体ウェーハ１０をダイシング処理して、その
まま実装基板に実装することが可能であり、従来のベー
スボード（インタポーザ）を用いた半導体装置に比べ
て、コストの削減および納期の短縮が可能である。
【００１５】
【発明が解決しようとする課題】しかしながら、上記の
半導体装置の製造方法においては、半導体ウェーハ上の
切り代となる切断ラインに沿って、正確に位置を合わせ
て半導体ウェーハを切断することが難しい。これは、例
えば図１２（ａ）に示すような回路パターンと、各パタ
ーンに接続するバンプ１２を有し、各回路パターンの間
の領域が切断ライン１６となる半導体ウェーハ１０に対
して、樹脂被膜を形成すると、図１２（ｂ）に示すよう
に、半導体ウェーハ１０上の全領域で各回路パターンの
間の領域である切断ライン１６が覆われてしまうため
に、この状態でＸ1 〜Ｘ6 およびＹ1〜Ｙ6 の各切断ラ
インに沿って切断しようとしても、切断ラインの位置を
確認することができなくなるためである。また、切断し
た位置が実際に上記の切断ラインに沿っているか確認す
ることも困難であり、半導体装置の製造工程の品質管理
上でも正確な管理が困難となっていた。
【００１６】本発明は上記の問題を鑑みなされたもので
あり、本発明は、表面にバンプを有する半導体チップの
バンプ形成面上のバンプの間隙部が樹脂で封止されたパ
ッケージ形態の半導体装置を製造するためのダイシング
工程において、半導体ウェーハ上の切り代となる切断ラ
インに正確に位置を合わせて半導体ウェーハを切断する
ことができる半導体装置の製造方法を提供することを目
的とする。
【００１７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、表面にバンプを
有する半導体チップのバンプ形成面上において、前記バ
ンプの間隙部が樹脂で封止されたパッケージ形態の半導
体装置の製造方法であって、第１領域と第２領域とを有
し、少なくとも前記第１領域において前記半導体チップ
の回路パターンが形成され、前記第１領域と第２領域に
わたって前記半導体チップ間の切断ラインが形成されて
いる半導体ウェーハ上に、少なくとも前記第１領域にお
いて、前記半導体チップの回路パターンに接続するよう
にバンプを形成する工程と、前記第１領域においては前
記バンプの間隙部を封止しながら所定の膜厚で、前記第
２領域の少なくとも前記切断ラインの一部を含む領域に
おいては前記切断ラインの一部の位置を確認できる膜厚
で、前記半導体ウェーハのバンプ形成面上に樹脂被膜を
形成する工程と、前記第２領域の前記切断ラインの一部
を含む領域において確認される切断ラインを基準位置と
し、前記切断ラインに沿って前記半導体ウェーハを切断
する工程とを有する。
【００１８】上記の本発明の半導体装置の製造方法は、
第１領域と第２領域とを有し、少なくとも第１領域にお
いて半導体チップの回路パターンが形成され、第１領域
と第２領域にわたって半導体チップ間の切断ラインが形
成されている半導体ウェーハ上に、少なくとも第１領域
において、半導体チップの回路パターンに接続するよう
にバンプを形成する。次に、第１領域においてはバンプ
の間隙部を封止しながら所定の膜厚で、第２領域の少な
くとも切断ラインの一部を含む領域においては切断ライ
ンの一部の位置を確認できる膜厚で、半導体ウェーハの
バンプ形成面上に樹脂被膜を形成する。次に、第２領域
の前記切断ラインの一部を含む領域において確認される
切断ラインを基準位置とし、切断ラインに沿って半導体
ウェーハを切断する。
【００１９】上記の本発明の半導体装置の製造方法によ
れば、第１領域においてはバンプの間隙部を封止しなが
ら所定の膜厚で、第２領域の少なくとも切断ラインの一
部を含む領域においては切断ラインの一部の位置を確認
できる膜厚で、半導体ウェーハのバンプ形成面上に樹脂
被膜を形成するので、後工程で半導体ウェーハを切断す
るときに、第２領域の少なくとも切断ラインの一部を含
む領域において切断ラインの位置を確認することが可能
であり、半導体ウェーハ上の切り代となる切断ラインに
正確に位置を合わせて半導体ウェーハを切断することが
できる。
【００２０】上記の本発明の半導体装置の製造方法は、
好適には、前記第１領域を前記半導体ウェーハの中央部
の領域とし、前記第２領域を前記半導体ウェーハの外周
側の領域とする。第２領域の少なくとも一部上では樹脂
被膜の膜厚を薄く形成してしまうので、半導体装置とし
ては使えない領域となってしまうが、半導体ウェーハの
外周側の領域は元々完全な回路パターンを有していない
不要な部分であるので、この領域を利用して第２領域と
することができる。
【００２１】上記の本発明の半導体装置の製造方法は、
好適には、前記半導体ウェーハのバンプ形成面上に樹脂
被膜を形成する工程が、前記第１領域および前記第２領
域において所定の膜厚で樹脂被膜を形成する工程と、前
記第２領域の少なくとも前記切断ラインの一部を含む領
域において前記切断ラインの一部の位置を確認できる膜
厚となるまで前記樹脂被膜を薄膜化する工程とを含む。
第２領域において厚膜に形成してしまっても、薄膜化す
ることで切断ラインの一部の位置を確認できるようにす
ることができる。
【００２２】上記の本発明の半導体装置の製造方法は、
好適には、前記第１領域および前記第２領域において所
定の膜厚で樹脂被膜を形成する工程においては、前記半
導体ウェーハを溶融樹脂中に浸漬して前記樹脂被膜を形
成する。これにより、１領域および第２領域において所
定の膜厚で樹脂被膜を形成することができる。
【００２３】上記の本発明の半導体装置の製造方法は、
好適には、前記半導体ウェーハのバンプ形成面上に樹脂
被膜を形成する工程においては、前記第１領域において
は所定の膜厚となり、前記第２領域の少なくとも前記切
断ラインの一部を含む領域においては前記切断ラインの
一部の位置を確認できる膜厚となるような型を用いて前
記樹脂被膜を形成する。これにより、第２領域において
切断ラインの一部の位置を確認できるように薄膜に形成
することができる。
【００２４】上記の本発明の半導体装置の製造方法は、
好適には、前記半導体ウェーハのバンプ形成面上に樹脂
被膜を形成する工程においては、前記第２領域の少なく
とも前記切断ラインの一部を含む領域において膜厚が３
０μｍ以下となるように前記樹脂被膜を形成する。これ
により、切断ラインの一部の位置を確認できる膜厚とす
ることができる。
【００２５】上記の本発明の半導体装置の製造方法は、
好適には、前記半導体ウェーハのバンプ形成面上に樹脂
被膜を形成する工程においては、前記第１領域において
前記バンプを完全に埋める膜厚で前記樹脂被膜を形成
し、前記半導体ウェーハを切断する工程の前に、前記第
１領域において、少なくとも前記バンプの一部を露出さ
せるまで前記樹脂被膜を薄膜化する工程をさらに有す
る。これにより、バンプの一部が露出して、実装基板に
実装するときに電気的に接続することが可能となる。
【００２６】上記の本発明の半導体装置の製造方法は、
好適には、前記半導体ウェーハを切断する工程において
は、前記半導体ウェーハの画像を撮影し、コンピュータ
上で画像処理して前記切断ラインの位置を確認する。半
導体装置の設計ルールが、例えば０．３５μｍから０．
２５μｍあるいは０．１８μｍとますます微細化される
に従い、上記の半導体チップ間に切断ラインも幅が狭め
られていき、目視で確認することが困難となっても、コ
ンピュータ上で画像処理を行うことにより確実に切断ラ
インの位置を確認することができる。
【００２７】
【発明の実施の形態】以下に、本発明の半導体装置の製
造方法の実施の形態について、図面を参照して説明す
る。
【００２８】第１実施形態 本実施形態にかかる半導体装置は、図１（ａ）の断面図
に示すように、半導体チップ１０ａの図示しないパッド
電極に接続してはんだなどのバンプ１２が形成されてお
り、バンプ１２の間隙部における半導体チップ１０ａ表
面は、樹脂被膜１５により封止されている。半導体チッ
プ１０ａのバンプ１２形成面と反対側の表面上も樹脂被
膜で被覆されていてもよい。これらにより、ＣＳＰ形態
の半導体装置１が形成されている。
【００２９】上記の半導体装置１を実装するための実装
基板２としては、図１（ａ）中に示すように、例えばガ
ラスエポキシ系材料よりなる基板２０の上面にランド
（電極）２１と、図示しないプリント配線部を有してい
る。上記の半導体装置１を上記の実装基板２に実装する
には、実装基板２のランド２１形成面に対して、半導体
装置１のバンプ１２の形成面から、それぞれ対応するラ
ンド２１とバンプ１２を位置合わせしてマウントし、図
１（ｂ）に示すように、バンプ１２をリフローさせるな
どの方法により、半導体装置１と実装基板２のランド２
１とをバンプ１２を介して機械的、電気的に接続する。
【００３０】上記のＣＳＰ形態の半導体装置１の製造方
法について図面を参照して説明する。まず、図２（ａ）
に示すように、半導体ウェーハ１０上に半導体チップの
回路パターン（不図示）と、半導体チップ間の切断ライ
ン（不図示）を形成する。ここで、半導体チップの完全
な回路パターンが形成されている半導体ウェーハ１０の
中央部の領域を第１領域Ａとし、完全な回路パターンを
有しておらず、不要な領域となる半導体ウェーハ１０の
外周側の領域を第２領域Ｂとする。半導体チップ間の切
断ラインは、第１領域Ａから第２領域Ｂにわたって形成
する。次に、少なくとも第１領域Ａにおいて、半導体チ
ップの回路パターンに接続するように、蒸着法あるいは
転写法などにより、はんだあるいは金などからなるバン
プ１２ａを形成する。
【００３１】次に、図２（ｂ）に示すように、上記の半
導体ウェーハ１０全体を溶融樹脂中に浸漬し、第１領域
Ａにおいてバンプ１２ａの間隙部を封止しながら、バン
プ１２ａを完全に埋める膜厚で、第１領域Ａおよび第２
領域Ｂにおいて、半導体ウェーハ１０のバンプ１２ａ形
成面上に樹脂被膜１５を形成する。ここで、溶融樹脂中
に浸漬する方法（ディッピング法）では、半導体ウェー
ハ１０の両面に樹脂被膜１５が形成されるが、バンプ１
２ａ形成面の裏面側の樹脂被膜は必ずしも形成しなくて
もよい。
【００３２】次に、図２（ｃ）に示すように、第２領域
Ｂの少なくとも切断ラインの一部を含む領域において、
切断ラインの一部の位置を確認できる膜厚となるまで樹
脂被膜１５を薄膜化する。第２領域Ｂの一部である薄膜
領域１６ａにおいては、樹脂被膜１５の膜厚が例えば２
０〜３０μｍとなっており、樹脂被膜の下層のパターン
が透けて見えるため、切断ラインの一部の位置を確認す
ることができる。
【００３３】次に、図３（ｄ）に示すように、第１領域
Ａにおいて、少なくともバンプ１２ａの一部を露出させ
るまで樹脂被膜１５を研削して薄膜化する．
【００３４】次に、図３（ｅ）に示すように、第１領域
Ａにおいて、バンプ１２ａに接続させてはんだボール１
２ｂを転写する。バンプ１２ａとはんだボール１２ｂと
から、バンプ１２が構成されている。
【００３５】次に、図３（ｆ）に示すように、第１領域
Ａおよび第２領域Ｂにおいて半導体ウェーハ１０上に形
成された半導体チップの回路パターンの間の領域であ
り、半導体ウェーハ１０の切り代となる領域である切断
ラインに沿って、半導体ウェーハ１０を切断し（ダイシ
ング工程）、個々に切断された半導体チップ１０ａを有
するＣＳＰ形態の各半導体装置１と、半導体ウェーハ１
０の外周部分であり、完全な回路パターンを有していな
い不要な部分３とに分割する。ここで、切断ラインに沿
って半導体ウェーハ１０を切断するにあたっては、第２
領域Ｂ中に形成された薄膜領域１６ａにおいて、薄い樹
脂被膜１５を通して透けて見える下層のパターンから切
断ラインの位置を目視によって確認し、あるいは、半導
体ウェーハ１０の画像をＣＣＤカメラなどで撮影し、得
られた画像をコンピュータ上で画像処理して、切断ライ
ンの位置を確認し、確認された切断ラインを基準位置と
して切断ラインに沿って半導体ウェーハ１０を切断す
る。
【００３６】上記の半導体装置の製造方法においては、
例えば図４に示すような回路パターンと、各パターンに
接続するバンプ１２を有し、各回路パターンの間の領域
が切断ライン１６となる半導体ウェーハ１０に対して、
樹脂被膜１５を形成するが、図５（ａ）あるいは図５
（ｂ）に示すように、半導体ウェーハ１０上の完全な回
路パターンを有していない不要な部分となる領域中の切
断ラインの一部を含む領域（例えば図５（ａ）および
（ｂ）に示すように、半導体ウェーハ上から４か所選択
する）において、切断ラインの一部の位置を確認できる
膜厚となるまで樹脂被膜１５を薄膜化して形成すること
により、この薄膜領域１６ａにおいては、樹脂被膜の下
層のパターンが透けて見えるため、切断ライン１６の位
置を確認することができ、Ｘ1 〜Ｘ6 およびＹ1 〜Ｙ6
の各切断ラインに沿って半導体ウェーハ１０を切断する
ときに、半導体ウェーハ１０上の切り代となる切断ライ
ン１６に正確に位置を合わせて半導体ウェーハ１０を切
断することができる。
【００３７】第２実施形態 本実施形態にかかる半導体装置は、第１実施形態にかか
る半導体装置と実質的に同一であり、説明を省略する。
【００３８】本実施形態にかかる半導体装置の製造方法
について図面を参照して説明する。まず、図６（ａ）に
示すように、半導体ウェーハ１０上に半導体チップの回
路パターン（不図示）と、半導体チップ間の切断ライン
（不図示）を形成する。ここで、半導体チップの完全な
回路パターンが形成されている半導体ウェーハ１０の中
央部の領域を第１領域Ａとし、完全な回路パターンを有
しておらず、不要な領域となる半導体ウェーハ１０の外
周側の領域を第２領域Ｂとする。半導体チップ間の切断
ラインは、第１領域Ａから第２領域Ｂにわたって形成す
る。次に、少なくとも第１領域Ａにおいて、半導体チッ
プの回路パターンに接続するように、蒸着法あるいは転
写法などにより、はんだあるいは金などからなるバンプ
１２ａを形成する。
【００３９】次に、図６（ｂ）に示すように、第１金型
３０の上に上記の半導体ウェーハを戴置し、その上に樹
脂タブレット１５ａを戴置する。その上方から第２金型
３１を押しつけ、タブレット状の樹脂を溶融し、第１領
域Ａにおいてバンプ１２ａの間隙部を封止しながら再固
化させ、半導体ウェーハ１０のバンプ１２ａ形成面上に
樹脂被膜１５を形成する。ここで、上記の半導体ウェー
ハ１０の第１領域Ａにおいてはバンプ１２ａを完全に埋
める膜厚で、第２領域Ｂの少なくとも切断ラインの一部
を含む領域においては、切断ラインの一部の位置を確認
できる膜厚となるような第１金型３０および第２金型３
１の対を用いることで、図６（ｃ）に示すように、第２
領域Ｂの一部である薄膜領域１６ａにおける樹脂被膜１
５の膜厚を２０〜３０μｍとすることができ、樹脂被膜
の下層のパターンが透けて見えるために、切断ラインの
一部の位置を確認することができる。
【００４０】次に、図７（ｄ）に示すように、第１領域
Ａにおいて、少なくともバンプ１２ａの一部を露出させ
るまで樹脂被膜１５を研削して薄膜化する．
【００４１】次に、図７（ｅ）に示すように、第１領域
Ａにおいて、バンプ１２ａに接続させてはんだボール１
２ｂを転写する。バンプ１２ａとはんだボール１２ｂと
から、バンプ１２が構成されている。
【００４２】次に、図７（ｆ）に示すように、第１領域
Ａおよび第２領域Ｂにおいて半導体ウェーハ１０上に形
成された半導体チップの回路パターンの間の領域であ
り、半導体ウェーハ１０の切り代となる領域である切断
ラインに沿って、半導体ウェーハ１０を切断し（ダイシ
ング工程）、個々に切断された半導体チップ１０ａを有
するＣＳＰ形態の各半導体装置１と、半導体ウェーハ１
０の外周部分であり、完全な回路パターンを有していな
い不要な部分３とに分割する。ここで、切断ラインに沿
って半導体ウェーハ１０を切断するにあたっては、第２
領域Ｂ中に形成された薄膜領域１６ａにおいて、薄い樹
脂被膜１５を通して透けて見える下層のパターンから切
断ラインの位置を確認し、あるいは、半導体ウェーハ１
０の画像をＣＣＤカメラなどで撮影し、得られた画像を
コンピュータ上で画像処理して、確認された切断ライン
を基準位置として切断ラインに沿って半導体ウェーハ１
０を切断する。
【００４３】上記の半導体装置の製造方法においては、
第１実施形態と同様に、上記の薄膜領域１６ａにおい
て、樹脂被膜の下層のパターンが透けて見えるため、切
断ライン１６の位置を確認することができ、Ｘ1 〜Ｘ6
およびＹ1 〜Ｙ6 の各切断ラインに沿って半導体ウェー
ハ１０を切断するときに、半導体ウェーハ１０上の切り
代となる切断ライン１６に正確に位置を合わせて半導体
ウェーハ１０を切断することができる。金型を用いて形
成する薄膜領域としては、図５（ａ）あるいは図５
（ｂ）に示すようなパターンとすることができる。
【００４４】本発明の半導体装置としては、ＭＯＳトラ
ンジスタ系半導体装置、バイポーラ系半導体装置、Ｂｉ
ＣＭＯＳ系半導体装置、ロジックとメモリを搭載した半
導体装置など、半導体装置であれば何にでも適用可能で
ある。
【００４５】本発明の半導体装置は上記の実施の形態に
限定されない。例えば、第２領域において、切断ライン
が確認できるように樹脂被膜を薄膜化する際に、薄膜領
域においては樹脂被膜を完全に除去してしまってもかま
わない。樹脂被膜は最初からバンプの一部が露出する膜
厚で形成することも可能である。その他、本発明の要旨
を逸脱しない範囲で種々の変更が可能である。
【００４６】
【発明の効果】上記のように、本発明の半導体装置の製
造方法によれば、第１領域においてはバンプの間隙部を
封止しながら所定の膜厚で、第２領域の少なくとも切断
ラインの一部を含む領域においては切断ラインの一部の
位置を確認できる膜厚で、半導体ウェーハのバンプ形成
面上に樹脂被膜を形成するので、後工程で半導体ウェー
ハを切断するときに、第２領域の少なくとも切断ライン
の一部を含む領域において切断ラインの位置を確認する
ことが可能であり、半導体ウェーハ上の切り代となる切
断ラインに正確に位置を合わせて半導体ウェーハを切断
することができる。
【図面の簡単な説明】
【図１】図１は第１実施形態にかかる半導体装置と、そ
の実装基板への実装方法を説明する断面図であり、
（ａ）は実装基板への半導体装置のマウント工程まで、
（ｂ）はリフロー工程までをそれぞれ示す。
【図２】図２は第１実施形態にかかる半導体装置の製造
方法の製造工程を示す断面図であり、（ａ）はバンプの
形成工程まで、（ｂ）は樹脂被膜の形成工程まで、
（ｃ）は第２領域の一部における樹脂被膜の薄膜化工程
までを示す。
【図３】図３は図２の続きの工程を示し、（ｄ）は第１
領域における樹脂被膜の薄膜化工程まで、（ｅ）はバン
プへのはんだボールの転写工程まで、（ｆ）は切断ライ
ンに沿って半導体ウェーハを切断する工程までを示す。
【図４】図４は第１実施形態にかかる半導体装置の製造
方法の製造工程のバンプの形成工程後の半導体ウェーハ
の斜視図である。
【図５】図５は第１実施形態にかかる半導体装置の製造
方法の製造工程の第２領域の一部に薄膜領域を形成する
工程後の半導体ウェーハの斜視図である。
【図６】図６は第２実施形態にかかる半導体装置の製造
方法の製造工程を示す断面図であり、（ａ）はバンプの
形成工程まで、（ｂ）は金型への半導体ウェーハの戴置
工程まで、（ｃ）は樹脂被膜の形成工程までを示す。
【図７】図７は図６の続きの工程を示し、（ｄ）は第１
領域における樹脂被膜の薄膜化工程まで、（ｅ）はバン
プへのはんだボールの転写工程まで、（ｆ）は切断ライ
ンに沿って半導体ウェーハを切断する工程までを示す。
【図８】図８は第１従来例にかかる半導体装置と、その
実装基板への実装方法を説明する断面図であり、（ａ）
は実装基板への半導体装置のマウント工程まで、（ｂ）
はリフロー工程までをそれぞれ示す。
【図９】図９は第２従来例にかかる半導体装置と、その
実装基板への実装方法を説明する断面図であり、（ａ）
は実装基板への半導体装置のマウント工程まで、（ｂ）
はリフロー工程までをそれぞれ示す。
【図１０】図１０は第２従来例にかかる半導体装置の製
造方法の製造工程を示す断面図であり、（ａ）はバンプ
の形成工程まで、（ｂ）は樹脂被膜の形成工程までを示
す。
【図１１】図１１は図１０の続きの工程を示し、（ｃ）
は樹脂被膜の薄膜化工程まで、（ｄ）はバンプへのはん
だボールの転写工程まで、（ｅ）は切断ラインに沿って
半導体ウェーハを切断する工程までを示す。
【図１２】図１２は第２従来例にかかる半導体装置の製
造方法の製造工程における（ａ）はバンプの形成工程
後、（ｂ）は樹脂被膜形成後の半導体ウェーハの斜視図
である。
【符号の説明】
１，１００…半導体装置、２…実装基板、３…不要な部
分、１０…半導体ウェーハ、１０ａ…半導体チップ、１
１…ベースボード（インタポーザ）、１２，１２ａ…バ
ンプ、１２ｂ…はんだボール、１３…封止樹脂、１４…
バンプ、１５…樹脂被膜、１５ａ…樹脂タブレット、１
６…切断ライン、１６ａ…薄膜領域、２０…基板、２１
…ランド（電極）、３０…第１金型、３１…第２金型。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】表面にバンプを有する半導体チップのバン
    プ形成面上において、前記バンプの間隙部が樹脂で封止
    されたパッケージ形態の半導体装置の製造方法であっ
    て、 第１領域と第２領域とを有し、少なくとも前記第１領域
    において前記半導体チップの回路パターンが形成され、
    前記第１領域と第２領域にわたって前記半導体チップ間
    の切断ラインが形成されている半導体ウェーハ上に、少
    なくとも前記第１領域において、前記半導体チップの回
    路パターンに接続するようにバンプを形成する工程と、 前記第１領域においては前記バンプの間隙部を封止しな
    がら所定の膜厚で、前記第２領域の少なくとも前記切断
    ラインの一部を含む領域においては前記切断ラインの一
    部の位置を確認できる膜厚で、前記半導体ウェーハのバ
    ンプ形成面上に樹脂被膜を形成する工程と、 前記第２領域の前記切断ラインの一部を含む領域におい
    て確認される切断ラインを基準位置とし、前記切断ライ
    ンに沿って前記半導体ウェーハを切断する工程とを有す
    る半導体装置の製造方法。
  2. 【請求項２】前記第１領域を前記半導体ウェーハの中央
    部の領域とし、 前記第２領域を前記半導体ウェーハの外周側の領域とす
    る請求項１記載の半導体装置の製造方法。
  3. 【請求項３】前記半導体ウェーハのバンプ形成面上に樹
    脂被膜を形成する工程が、 前記第１領域および前記第２領域において所定の膜厚で
    樹脂被膜を形成する工程と、 前記第２領域の少なくとも前記切断ラインの一部を含む
    領域において前記切断ラインの一部の位置を確認できる
    膜厚となるまで前記樹脂被膜を薄膜化する工程とを含む
    請求項１記載の半導体装置の製造方法。
  4. 【請求項４】前記第１領域および前記第２領域において
    所定の膜厚で樹脂被膜を形成する工程においては、前記
    半導体ウェーハを溶融樹脂中に浸漬して前記樹脂被膜を
    形成する請求項３記載の半導体装置の製造方法。
  5. 【請求項５】前記半導体ウェーハのバンプ形成面上に樹
    脂被膜を形成する工程においては、前記第１領域におい
    ては所定の膜厚となり、前記第２領域の少なくとも前記
    切断ラインの一部を含む領域においては前記切断ライン
    の一部の位置を確認できる膜厚となるような型を用いて
    前記樹脂被膜を形成する請求項１記載の半導体装置の製
    造方法。
  6. 【請求項６】前記半導体ウェーハのバンプ形成面上に樹
    脂被膜を形成する工程においては、前記第２領域の少な
    くとも前記切断ラインの一部を含む領域において膜厚が
    ３０μｍ以下となるように前記樹脂被膜を形成する請求
    項１記載の半導体装置の製造方法。
  7. 【請求項７】前記半導体ウェーハのバンプ形成面上に樹
    脂被膜を形成する工程においては、前記第１領域におい
    て前記バンプを完全に埋める膜厚で前記樹脂被膜を形成
    し、 前記半導体ウェーハを切断する工程の前に、前記第１領
    域において、少なくとも前記バンプの一部を露出させる
    まで前記樹脂被膜を薄膜化する工程をさらに有する請求
    項１記載の半導体装置の製造方法。
  8. 【請求項８】前記半導体ウェーハを切断する工程におい
    ては、前記半導体ウェーハの画像を撮影し、コンピュー
    タ上で画像処理して前記切断ラインの位置を確認する請
    求項１記載の半導体装置の製造方法。
JP27409498A 1998-09-28 1998-09-28 半導体装置の製造方法 Expired - Lifetime JP3982082B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP27409498A JP3982082B2 (ja) 1998-09-28 1998-09-28 半導体装置の製造方法
US09/398,767 US6291270B1 (en) 1998-09-28 1999-09-17 Revealing localized cutting line patterns in a semiconductor device
TW088116128A TW417214B (en) 1998-09-28 1999-09-17 Method of production of semiconductor device
SG9904819A SG80072A1 (en) 1998-09-28 1999-09-23 Method of production of semiconductor device
KR1019990041438A KR100649036B1 (ko) 1998-09-28 1999-09-28 반도체 장치의 제조 방법
CNB991207750A CN1155067C (zh) 1998-09-28 1999-09-28 半导体器件的生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27409498A JP3982082B2 (ja) 1998-09-28 1998-09-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000106382A true JP2000106382A (ja) 2000-04-11
JP3982082B2 JP3982082B2 (ja) 2007-09-26

Family

ID=17536912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27409498A Expired - Lifetime JP3982082B2 (ja) 1998-09-28 1998-09-28 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6291270B1 (ja)
JP (1) JP3982082B2 (ja)
KR (1) KR100649036B1 (ja)
CN (1) CN1155067C (ja)
SG (1) SG80072A1 (ja)
TW (1) TW417214B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734554B2 (en) * 2001-09-18 2004-05-11 Seiko Epson Corporation Semiconductor wafer with bumps of uniform height
US20090160045A1 (en) * 2007-12-21 2009-06-25 Alpha & Omega Semiconductor, Ltd. Wafer level chip scale packaging
JP2013074021A (ja) * 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法
JP2015176920A (ja) * 2014-03-13 2015-10-05 株式会社ディスコ ウエーハの加工方法
JP2016025224A (ja) * 2014-07-22 2016-02-08 株式会社ディスコ パッケージウェーハの加工方法
KR20170077029A (ko) * 2015-12-25 2017-07-05 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2017143145A (ja) * 2016-02-09 2017-08-17 株式会社ディスコ パッケージウェーハのアライメント方法
JP2018078163A (ja) * 2016-11-08 2018-05-17 株式会社ディスコ ウェーハの加工方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190837C (zh) * 1999-02-15 2005-02-23 株式会社日立制作所 半导体装置
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
FR2806189B1 (fr) * 2000-03-10 2002-05-31 Schlumberger Systems & Service Circuit integre renforce et procede de renforcement de circuits integres
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US7273768B2 (en) * 2005-08-30 2007-09-25 Mutual-Pak Technology Co. Ltd. Wafer-level package and IC module assembly method for the wafer-level package
CN101644934B (zh) * 2009-09-09 2013-09-18 中国电子科技集团公司第四十五研究所 单线切割机切割线恒张力闭环控制方法
US9875913B2 (en) * 2013-10-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
CN108214955B (zh) * 2018-01-03 2019-08-20 中国科学院上海硅酸盐研究所 一种用于氮化镓晶体的定向切割装置与加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147140A (ja) * 1984-01-11 1985-08-03 Hitachi Ltd 半導体素子チツプの実装方法
US5550408A (en) 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
US5436503A (en) 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JPH09261555A (ja) * 1996-03-19 1997-10-03 Olympus Optical Co Ltd 画像表示装置
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734554B2 (en) * 2001-09-18 2004-05-11 Seiko Epson Corporation Semiconductor wafer with bumps of uniform height
US20090160045A1 (en) * 2007-12-21 2009-06-25 Alpha & Omega Semiconductor, Ltd. Wafer level chip scale packaging
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
JP2013074021A (ja) * 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法
JP2015176920A (ja) * 2014-03-13 2015-10-05 株式会社ディスコ ウエーハの加工方法
JP2016025224A (ja) * 2014-07-22 2016-02-08 株式会社ディスコ パッケージウェーハの加工方法
KR20170077029A (ko) * 2015-12-25 2017-07-05 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102505700B1 (ko) * 2015-12-25 2023-03-02 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2017143145A (ja) * 2016-02-09 2017-08-17 株式会社ディスコ パッケージウェーハのアライメント方法
JP2018078163A (ja) * 2016-11-08 2018-05-17 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
SG80072A1 (en) 2001-04-17
CN1155067C (zh) 2004-06-23
JP3982082B2 (ja) 2007-09-26
US6291270B1 (en) 2001-09-18
KR20000023475A (ko) 2000-04-25
TW417214B (en) 2001-01-01
KR100649036B1 (ko) 2006-11-24
CN1250225A (zh) 2000-04-12

Similar Documents

Publication Publication Date Title
JP3982082B2 (ja) 半導体装置の製造方法
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
US8952527B2 (en) Semiconductor device and manufacturing method thereof
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US6624004B2 (en) Flip chip interconnected structure and a fabrication method thereof
US7208828B2 (en) Semiconductor package with wire bonded stacked dice and multi-layer metal bumps
KR100587851B1 (ko) 반도체 장치의 제조방법
JP2001223297A (ja) 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH08255965A (ja) マイクロチップモジュール組立体
US9640414B2 (en) Method of manufacturing semiconductor device
US7427558B2 (en) Method of forming solder ball, and fabricating method and structure of semiconductor package using the same
JP2000040676A (ja) 半導体装置の製造方法
US20060022317A1 (en) Chip-under-tape package structure and manufacture thereof
JPH11345831A (ja) 半導体装置、実装基板および実装方法
KR20000050695A (ko) 반도체 패키지 제조방법
TW410411B (en) Chip scale package and its manufacturing method
JPH08274425A (ja) プリント配線板
JP2000228419A (ja) 半導体装置およびその製造方法
KR19980034131A (ko) 플립 칩 구조 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3