CN101047146A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101047146A CN101047146A CNA2007100043276A CN200710004327A CN101047146A CN 101047146 A CN101047146 A CN 101047146A CN A2007100043276 A CNA2007100043276 A CN A2007100043276A CN 200710004327 A CN200710004327 A CN 200710004327A CN 101047146 A CN101047146 A CN 101047146A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- dicing tape
- manufacture method
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 282
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 238000000034 method Methods 0.000 claims abstract description 99
- 239000012790 adhesive layer Substances 0.000 claims abstract description 31
- 238000005452 bending Methods 0.000 claims abstract description 24
- 230000005855 radiation Effects 0.000 claims description 36
- 208000034189 Sclerosis Diseases 0.000 claims description 29
- 239000002390 adhesive tape Substances 0.000 claims description 17
- 238000005259 measurement Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 abstract description 9
- 238000001816 cooling Methods 0.000 abstract description 3
- 230000002452 interceptive effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 43
- 101100008648 Caenorhabditis elegans daf-4 gene Proteins 0.000 description 25
- 239000000463 material Substances 0.000 description 8
- 238000007689 inspection Methods 0.000 description 7
- 230000001678 irradiating effect Effects 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229920000098 polyolefin Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 238000007634 remodeling Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001915 proofreading effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
本发明旨在提高半导体器件的可靠性。在该发明中，利用激光照射半导体晶片，使得在该半导体晶片的内部形成有断裂层，将该半导体晶片经由膏剂(粘合层)安装在划片胶带上，然后通过UV照射或冷却使该划片胶带的膏剂硬化，并随后使半导体晶片弯曲(断开)。通过该工艺，可以防止半导体芯片的移位和运动，因为在弯曲的时候膏剂已经硬化。作为结果，可以防止半导体芯片与相邻芯片相碰撞，并且也可以抑制半导体芯片产生碎裂；因此，可以提高半导体器件的可靠性。
Description
相关申请的交叉引用
本申请要求于2006年3月30日提交的日本专利申请No.2006-93300的优先权，据此将其内容通过参考引入本申请。
技术领域
本发明涉及半导体器件的制造技术，并且更特别地，涉及使用划片胶带(dicing tape)的半导体器件的制造方法。
背景技术
存在有一种技术，其被指明具有这样的工艺：经由第一粘合片将晶片以其背面朝外地安装在第一环形框架上，其中该晶片上附着有保护片并且该晶片的背面被研磨至非常薄的厚度；并以这种状态从该背面对该晶片进行划片，以及这样的工艺：将所划片的晶片上下颠倒，并再次将其经由第二粘合片附着到第二环形框架(例如，参见日本未审专利公开No.2005-228794(图1))。
发明内容
在半导体器件制造工艺的划片工艺中，沿着半导体晶片(在下文中也简称为晶片)的主平面的格状区域，称为划线区，来切割该半导体晶片，以形成半导体芯片(在下文中也简称为芯片)。其中使用称为划片刀的圆盘形式的切割工具来切割该晶片。利用划片刀(分割)将该晶片分割成各个芯片。在将芯片各个分开之后，在扩展(expanding)工艺中通过扩展芯片之间的间距而拾取芯片。此时，在该扩展后利用紫外线(UV)照射划片胶带之后，执行该芯片的拾取。由于该UV照射使划片胶带的膏剂(paste)(粘合层或粘合剂)硬化，由此减小了该膏剂的粘合强度，所以可容易地执行该芯片的拾取。也就是说，在执行该拾取之前，划片胶带的膏剂处于柔软状态。这是因为优选在使用划片刀的时候该膏剂处于相对柔软的状态。这样做的原因在于，使得通过划片而制备为各个芯片的芯片不会由于划片刀的振动而从划片胶带散落掉。
然而，随着近年来半导体晶片倾向于较薄，所以已知了取代刀划片方法而使用激光划片方法的技术。在上述日本未审专利公开No.2005-228794中也公开了该激光划片方法。然而，在刀划片方法中，施加到晶片的应力与激光划片方法相比要大。因此，随着半导体晶片变得越来越薄，在刀划片方法中出现有这样的问题：由于半导体晶片的断裂强度减小而倾向于产生芯片破裂。
在激光划片工艺中，通常，在完成晶片的背面研磨之后，从该晶片的背面照射激光，以在晶片的内部形成断裂层(或称为改型层等)。在将划片胶带附着到晶片上之后，执行断开操作(弯曲操作)。在断开操作中，使该晶片弯曲，从而从断裂层产生破裂，这使得晶片分割成芯片。然后，执行用于扩展芯片之间的间距的扩展。
在该扩展之后，执行对划片胶带的UV照射。由于该UV照射使得划片胶带的膏剂(粘合层或粘合剂)硬化并且减小了膏剂的粘合强度，所以芯片变得易于拾取。
然而，该方法伴随这样的问题：在断开晶片的时候芯片会移位，并且在芯片背面上的角部中会发生碎裂。也就是说，当在断开的时候使晶片弯曲时，由于划片胶带的膏剂柔软，所以芯片移动并与相邻芯片碰撞(interfere)，这产生芯片(碎裂)的碎屑。造成了这样的问题：半导体器件的可靠性降低以及芯片的生产量减小。当使用划片刀来将晶片分割成各个芯片时，充分地确保了所分割的相邻芯片之间的间距，因为即使划片胶带的膏剂柔软，划片刀宽度也宽于(厚于)由激光划片所制得的分开区域的宽度；因此，在芯片的拾取中，相邻芯片不相互碰撞。
应注意到，断开是为了不产生在晶片上的检查图形中的晶须(whisker)缺陷所必需的操作。也就是说，如图25中比较示例的检查图形1Wf的晶须部分1V中所示，如果不在预先进行断开的情况下执行扩展，则由于在晶片的主平面上形成的检查图形1Wf形成有铜等，所以倾向于持续以至于不被切割，保留为晶须部分1V。因此，为了不允许晶须部分1V形成，必需在扩展之前预先执行断开。
如果膏剂柔软，则也会产生这样的问题：在被扩展(进行扩展)时划片胶带的膏剂粘附到芯片背面。也就是说，当扩展划片胶带时，膏剂也扩展并且脱落。具体而言，当将芯片经由DAF(芯片附着膜，粘合膜)安装在划片胶带上时，如果划片胶带的膏剂柔软，则即使精细地切割DAF，划片胶带的膏剂也粘附到DAF的背面。如果划片胶带的膏剂已经粘附到DAF的背面，则在温度循环测试、回流等的时候，该膏剂由于施加在DAF上的热而恶化，这造成温度循环耐受性和回流耐受性降低的问题。
此外，如果膏剂粘附到DAF的背面，则当层压芯片(或将其实施在电路板上)时，存在平坦度恶化的问题，这导致了安装缺陷。
本发明的目的在于提供一种可以致力于提高半导体器件的可靠性的技术。
此外，本发明的另一目的在于提供一种可以致力于提高获得半导体芯片的生产量的技术。
而且，本发明的另一目的在于提供一种可以抑制温度循环容限和回流容限的降低的技术。
根据本说明书的描述和附图，本发明的上述以及其它目的和新的特征将变得清楚。
本申请中公开的发明中的代表性示例的概要将简述如下。
具体而言，本发明包括以下步骤：通过将激光照射到半导体晶片上，在该半导体晶片的内部形成断裂层；将该半导体晶片经由粘合层安装在划片胶带上；使该划片胶带的粘合层硬化；通过使半导体晶片弯曲，将半导体晶片从断裂层开始进行分割；以及通过从划片胶带的外围部分拉伸该划片胶带，使芯片间距扩展。
由本申请中公开的发明中的代表性示例所获得的效果将简述如下。
由于使划片胶带的粘合层(膏剂)硬化并且随后使半导体晶片弯曲，所以可防止半导体芯片的移位和运动，因为在弯曲的时候膏剂已经硬化。作为结果，也可以抑制产生碎裂并且可以实现半导体器件可靠性的提高。
由于通过使划片胶带的粘合层(膏剂)硬化并随后执行半导体晶片的扩展，在被扩展(进行扩展)的时候膏剂已经硬化，所以膏剂不脱落，并且可以防止粘附到DAF的背面。作为结果，可以防止温度循环容限和回流容限的降低。
附图说明
图1是示出本发明第一实施例的半导体器件制造方法的一个示例的流程图；
图2是示出图1所示流程中BG胶带附着状态的一个示例的截面图；
图3是示出图1所示流程中晶片的厚度测量状态的一个示例的概念图；
图4是示出图1所示流程中晶片的厚度测量装置的一个示例的概念图；
图5是示出图4所示厚度测量装置的输出波形的一个示例的概念图；
图6是示出图1所示流程中背面研磨(BG)机的构造的一个示例的平面图；
图7是示出图1所示流程中背面研磨状态的一个示例的概念图；
图8是示出图1所示流程中激光划片状态的一个示例的概念图；
图9是示出在图1所示流程中的附着DAF之后的结构的一个示例的截面图；
图10是示出图1所示流程中晶片安装状态的一个示例的截面图；
图11是示出图1所示流程中断开状态的一个示例的截面图；
图12是示出图1所示流程中扩展状态的一个示例的截面图；
图13是示出图12所示扩展时使用的拾取设备的构造的一个示例的透视图；
图14是示出通过图12所示扩展分割成各个部分的检查图形的结构的一个示例的平面图；
图15是示出本发明第一实施例的半导体器件制造方法中拾取状态的一个示例的截面图；
图16是示出本发明第一实施例的半导体器件制造方法中管芯键合(die bonding)方法的一个示例的透视图；
图17是示出本发明第一实施例的半导体器件制造方法中第二(上部)芯片的管芯键合方法的一个示例的截面图；
图18是示出在本发明第一实施例的半导体器件制造方法中导线键合之后的结构的一个示例的截面图；
图19是示出在本发明第一实施例的半导体器件制造方法中树脂密封和凸点形成之后的结构的一个示例的截面图；
图20是示出本发明第二实施例的半导体器件制造方法的一个示例的流程图；
图21是示出图20所示流程中晶片安装状态的一个示例的截面图；
图22是示出图20所示流程中UV照射状态的一个示例的截面图；
图23是示出图20所示流程中扩展状态的一个示例的截面图；
图24是示出本发明第二实施例的半导体器件制造方法中拾取状态的一个示例的截面图；以及
图25是示出比较示例的检查图形的结构的平面图。
具体实施方式
在以下实施例中，除非必要的情况，否则将不重复对同样或相同部分的说明。
此外，在以下实施例中，如果需要为了方便起见，则可以将这些实施例分成多个部分或实施例来进行说明。除了特别指出的情况之外，这些部分或实施例并非彼此无关的，而是具有这样的关系：其中之一是其他的部分或全部的修改、细节、补充信息等。
而且，应理解到，当在以下实施例中提及构成元件数目等(包括相应数目、数字、数量、范围等)时，该数目并不限于该特定数目，而可以是大于或小于该特定数目的其他数目。
此后，将结合附图详细地说明本发明的实施例。应注意，在用于说明实施例的所有附图中，对具有相同功能的部件给予相同的参考数字，并且将省略其重复说明。
第一实施例
图1是示出本发明第一实施例的半导体器件的制造方法的一个示例的流程图；图2是示出图1所示流程中BG胶带附着状态的一个示例的截面图；图3是示出图1所示流程中晶片的厚度测量状态的一个示例的概念图；图4是示出图1所示流程中晶片厚度测量装置的一个示例的概念图；以及图5是示出图4所示厚度测量装置的输出波形的一个示例的概念图。此外，图6是示出图1所示流程中背面研磨(BG)设备的构造的一个示例的平面图；图7是示出图1所示流程中背面研磨状态的一个示例的概念图；图8是示出图1所示流程中激光划片状态的一个示例的概念图；图9是示出在图1所示流程中的DAF附着之后的结构的一个示例的截面图；以及图10是示出图1所示流程中晶片安装状态的一个示例的截面图。此外，图11是示出图1所示流程中断开状态的一个示例的截面图；图12是示出图1所示流程中扩展状态的一个示例的截面图；图13是示出图12所示扩展时使用的拾取设备的构造的一个示例的透视图；以及图14是示出通过图12所示扩展进行分割的检查图形的结构的一个示例的平面图。
另外，图15是示出本发明第一实施例的拾取状态的一个示例的截面图；图16是示出本发明第一实施例的管芯键合方法的一个示例的透视图；图17是示出本发明第一实施例的第二(上部)芯片的管芯键合方法的一个示例的截面图；图18是示出在本发明第一实施例的导线键合之后的结构的一个示例的截面图；以及图19是示出在本发明第一实施例的树脂密封和凸点形成之后的结构的一个示例的截面图。
第一实施例的半导体器件的制造方法涉及对安装有薄半导体芯片(例如，芯片厚度为50μm或更小)的半导体器件的组装。
按照图1所示流程图将说明第一实施例的半导体器件的组装。
首先，制备图2所示的半导体晶片1W。该半导体晶片具有主平面1Wa和面对该主平面1Wa的背面1Wb，在该主平面1Wa上形成图13所示的多个芯片区域2。此外，如图14所示，在半导体晶片1W的主平面1Wa的划线区1We中形成检查图形1Wf。例如，利用铜合金形成该检查图形1Wf。
然后，执行图1的步骤S1中所示的BG(背面研磨)胶带附着。在该工艺中，如图2所示，将BG胶带(用于研磨的胶带)3附着到半导体晶片1W的主平面1Wa。
接下来，以这种状态执行图1的步骤S2所示的厚度测量。在该测量中，如图4所示，将作为红外辐射的近红外光9b照射在半导体晶片1W上，并且检测来自半导体晶片1W的界面(背面1Wb和主平面1Wa)的反射光9c，由此测量半导体晶片1W的厚度。例如，通过与控制器9e连接的诸如红外摄像机之类的厚度测量装置9a，从半导体晶片1W的背面1Wb侧(从上面)利用近红外光9b照射经由BG胶带3固定到吸台9d的半导体晶片1W，检测来自背面1Wb的反射光9c(a)和主平面1Wa的反射光9c(b)，并得到反射光9c(a)和反射光9c(b)的峰值之间的距离T，如图5所示。在该情况下，反射光9c(a)和反射光9c(b)的峰值之间的距离T表示半导体晶片1W的厚度。
在厚度测量中，将半导体1W放置在旋转台13g上，如图3所示，并且在使旋转台13g旋转的同时测量厚度，由此变得可以在半导体晶片1W的平面上的多个位置处执行厚度测量。通过计算这些测量值的平均值，可以高精度地确定半导体晶片1W的厚度。
近红外光9b的波长为800-3000nm。
由于通过该第一实施例的测量半导体晶片1W的方法，通过计算在来自背面1Wb的反射光9c和来自主平面1Wa的反射光9c的峰值之间的距离T而测量半导体晶片1W的厚度，所以可测量不涉及BG胶带3的厚度的晶片本身的厚度。
因此，可以高精度地测量半导体晶片1W的厚度。此外，由于可以在半导体晶片1W的背面1Wb的研磨(BG)中高精度地测量半导体晶片1W的厚度，所以可高精度地计算研磨量，并因此可以最终高精度地精加工半导体晶片1W的厚度。
而且，由于在该厚度测量方法中，可以在校正研磨量的同时对背面进行研磨，所以可在不引起厚度缺陷的情况下对晶片进行研磨。也就是说，通过在图6所示BG设备中提供图3所示的旋转台13g和厚度测量装置9a，在背面研磨工艺中也可以在测量半导体晶片1W厚度的同时进行背面1Wb的研磨。
这里，图6示出了BG设备13的构造的一个示例，该BG设备13具有装载器13a、卸载器13b、研磨部件13c(Z1至Z3)和BG胶带清理部件13d。当在图6的BG设备3中执行背面研磨时，例如通过在A部分中布置厚度测量装置9a和旋转台13g，可以在校正研磨量的同时高精度地执行背面研磨。
然而，半导体晶片1W的厚度测量不需要在背面研磨工艺中进行，并且可以作为厚度测量工艺在背面研磨工艺之前执行。
接下来，执行图1的步骤S3中所示的BG-DP(干法抛光)。具体而言，基于半导体晶片1W的厚度的测量结果，对半导体晶片1W的背面1Wb进行研磨。可选地，在测量厚度的同时，对半导体晶片1W的背面1Wb进行研磨，直到半导体晶片1W的厚度达到期望的厚度。通过图6所示BG设备13的研磨部件13c执行研磨。在研磨部件13c中，如图7所示，半导体晶片1W经由BG胶带3固定到旋转台13g上，并且以该状态利用研磨机13e的研磨石13f研磨半导体晶片1W的背面1Wb，使得可以将半导体晶片1W的厚度调整为期望的厚度。
然后，利用近红外光(红外辐射)9b照射半导体晶片1W的划线区1We(见图14)，以允许计算用于激光划片的激光7将要照射到的位置。在该工艺中，采用图4所示的厚度测量方法，并且通过将近红外光9b照射在半导体晶片1W上来得到激光照射位置。
此后，执行图1的步骤S4中所示的激光划片。在该工艺中，如图8所示，将激光7照射到半导体晶片1W的划线区1We上，以在半导体晶片1W的内部形成断裂层(也称为改型层等)1Wd。具体而言，将激光7经由会聚透镜7a照射到半导体晶片1W的划线区1We中的照射位置(该照射位置是通过照射近红外光9b得到的)上，由此在其内部形成断裂层1Wd。其中例如激光7以600mm/s的速度移动。顺便提及，用于激光划片的激光7的波长为1064nm。
然后，执行步骤S5中所示的DAF附着。首先，如图9所示，将作为粘合膜的DAF 4附着在半导体晶片1W的背面1Wb上。将DAF 4形成为膜状并且由管芯键合材料制成。接着，如图1的步骤S6中的晶片安装和图10所示，将半导体晶片1W经由DAF 4安装在划片胶带5上，并且在安装之后剥离BG胶带3。具体而言，将半导体晶片1W安装在划片胶带5上，使得半导体晶片1W的背面1Wb的DAF 4与划片胶带5的膏剂(粘合层)5b可以相互接触，并且随后剥离BG胶带3。
顺便提及，划片胶带5包括由诸如聚烯烃(PO)之类的树脂形成的基体材料5a和形成在基体材料5a上的膏剂(粘合层)5b。在该情况下，膏剂5b属于紫外线固化类型。将环形夹具6附着到划片胶带5的外围部分。在环形夹具的开口6a上安装半导体晶片1W。
然后，利用紫外线辐射照射划片胶带5。由此，使划片胶带5的膏剂5b硬化。
此后，执行步骤S7中所示的断开。具体而言，使半导体晶片1W弯曲并在断裂层1Wd处分割。在该工艺中，首先，在划片胶带5的膏剂(粘合层)5b上照射步骤S8中所示的紫外线辐射(UV)。然后，执行步骤S9中所示的弯曲。图11示出了用于使晶片弯曲的断开设备14的主要部分；放置半导体晶片1W使得覆盖第一台14a和第二台14b的条状区域(bar region)14c，这些台通过来自它们的吸孔14d的真空紧紧地吸住半导体晶片1W，并在该状态下，通过向半导体晶片1W的断裂层1Wd施加应力，例如通过仅将第二台14b倾斜预定角度θ，在断裂层1Wd处切割该晶片。例如，θ为2°。
其中，在预先通过将紫外线辐射照射在划片胶带5上而使膏剂5b硬化的情况下，可以防止在使晶片弯曲的时候芯片的移位和运动。这也可以防止该芯片与相邻芯片相碰撞并且抑制碎裂的产生。
然而，在如第一实施例那样存在有DAF 4的情况下，即使膏剂5b在断开工艺之前还没有硬化，由于DAF 4的粘合力，半导体晶片的芯片1C也保持在划片胶带5上；因此难以出现芯片移位等。因此，硬化不是必需在步骤S7中的断开工艺(步骤S9中的弯曲工艺)之前执行的。然而，如在该实施例中那样，通过在将半导体晶片1W安装在划片胶带5上之后将紫外线辐射照射在划片胶带5上，也可以在断开工艺中稳妥地保持芯片1C。通过该机制，甚至在将DAF 4附着到半导体晶片1W的背面1Wb的情况下，也仍然可获得上述效果。
在完成弯曲之后，执行步骤S10所示的扩展。首先，使作为粘合膜的DAF 4硬化。然后，在DAF 4硬化的状态下执行扩展。具体而言，在DAF 4硬化的状态下，从划片胶带5的外围部分拉伸划片胶带5，使得扩展芯片间距。
在该扩展中，如图12和图13所示，首先，将附着到半导体晶片1W的划片胶带5水平地定位在拾取设备10的支撑环11上，并且通过扩展环12保持与划片胶带5的外围部分接合的环形夹具6。如图15所示，在支撑环11的内部中布置用于将半导体芯片1C向上推动的上推架(push-up horse)16。
接下来，通过降低拾取设备10的扩展环12，向下推动与划片胶带5的外围部分接合的环形夹具6，如图12所示。当向下推动了环形夹具6时，划片胶带5受到从其中心指向外围(外围部分)的强大张力并且在水平方向上拉伸，由此消除松弛(removing loosing)。由于该张力使图13所示的芯片区域沿着在半导体晶片1W的划线区1We中形成的断裂层1Wd彼此分开，所以作为结果，获得单独分割的多个半导体芯片1C，如图12所示。
由于此时，在半导体晶片1W的背面1Wb上的DAF 4也与划片胶带5一起拉伸并且芯片分开为单独芯片，所以与半导体芯片1C大小相同的DAF 4保留在每一个作为所分割单独芯片的半导体芯片1C的背面上。
在该第一实施例中，由于在DAF 4硬化的情况下执行扩展，所以在扩展的时候DAF 4会被稳妥地分割。作为结果，在拾取的时候，可以稳妥地拾取半导体芯片1C并且可以抑制碎裂的产生等。由此，可以实现半导体器件(图19所示的CSP 24)可靠性的提高。此外，可以增加获取半导体芯片1C的生产量。
此外，在弯曲之前通过UV照射使划片胶带5的膏剂5b硬化的情况下，可以在膏剂5b不脱落的同时防止膏剂5b粘附到DAF 4的背面，因为在扩展的时候膏剂已经硬化。从而，膏剂5b不会粘附到DAF 4的背面；因此，可以抑制温度循环容限和回流容限的降低。另外，由于膏剂5b不会粘附到DAF 4的背面，所以抑制芯片的平坦度下降并且抑制随后导致在将要描述的芯片安装工艺中层压半导体芯片1C(或将其安装在电路板中)的安装缺陷等。
而且，通过在扩展之前执行弯曲(断开)，可以在不形成晶须部分1V(见图25)的情况下切割检查图形1Wf，如图14所示。
应注意，如果在扩展工艺之前使晶片1经受UV照射，则可以防止划片胶带5的膏剂5b粘附到DAF 4的背面的问题。如果UV照射工艺放置在断开工艺之后，则在扩展工艺中划片胶带5变得难以拉伸来消除松弛。以此方式进行该工艺来自于这样的事实：如果在不使划片胶带5的粘合层5b硬化的状态下执行断开工艺，则仅半导体晶片1W被分割。因此，如果在断开工艺之后执行UV照射，则在划片胶带5不形成破裂的状态下使划片胶带5硬化。由此，在扩展工艺中，硬化的划片胶带5变得难以拉伸。与此相反，如该第一实施例那样，如果在断开工艺之前执行UV照射，则在断开工艺中半导体晶片1We和至少硬化的划片胶带5的一部分被分割。作为结果，即使在随后的扩展工艺中划片胶带5处于硬化状态，划片胶带5也可以容易地拉伸，因为与形成在半导体晶片1W中的断裂层1Wd在两维上重叠的划片胶带5的这种区域已被分割。
接下来，执行图1的步骤S11中所示的松弛消除。该工艺消除由作为多个半导体芯片1C的外部的外围的扩展所产生的划片胶带5的松弛。此后，执行步骤S12中所示的管芯键合。首先，执行图15所示的芯片拾取。具体而言，从划片胶带5拾取作为所分割单独芯片的半导体芯片1C。在该工艺中，首先，在一个半导体芯片1C下方布置上推架16，并且在半导体芯片1C之上布置能够吸住和保持芯片用于拾取的夹头(collet)19，且使该夹头19与半导体芯片1C紧密接触。
然后，在借助于上推架16向上推动半导体芯片1C的同时，使夹头19向上移动，从而使得半导体芯片1C和DAF 4从划片胶带5剥离。
以此方式，通过夹头19吸住和保持而将从划片胶带5剥离并被拾取的半导体芯片1C传送到下一工艺(小片(pellet)附着工艺)，并将其安装在电路板17上，如图16所示。
接下来，将拾取的半导体芯片1C运送到安装在电路板17的主平面上的半导体芯片18C的主平面上，如图16和图17所示。顺便提及，半导体芯片18C经由粘合层20a安装在电路板17的主平面上作为第一(下部)芯片。
然后，在使半导体芯片1C的背面的粘合层8a与半导体芯片18C的主平面相互面对的同时，降低半导体芯片1C。这里，在该第一实施例中粘合层8a是DAF 4。具体而言，将半导体芯片1C经由粘合层8a(DAF 4)叠置(层压)在半导体芯片18C上。顺便提及，层压的芯片数目并不局限于两个，而是可以采用任何层压数目。
这里，将说明电路板17和半导体晶片18C的结构及其安装方法的一个示例。电路板17例如由具有多层布线配置的印刷电路板制成，并且具有主平面和沿厚度方向放置在相对侧上的背面。半导体芯片18C安装在电路板17的主平面上。此外，将多个电极17a设置在电路板17的主平面上，使得围绕半导体芯片18C的外部边界。而且，将多个电极17b设置在电路板17的背面上。电路板17的主平面上的电极17a与背面的电极17b通过电路板17的内层中的布线电接触在一起。例如，电路板17的电极17a、17b的布线由铜制成。电极17a、17b的露出表面为镀覆有镍(Ni)的金(Au)基体。
接下来，将说明半导体芯片18C的结构。如用于半导体芯片1C的半导体衬底1S那样，用于半导体芯片18C的半导体衬底18S例如由硅(Si)单晶制成。在其主平面上，形成元件和布线层18L。布线层18L的结构与半导体芯片1C的布线层1L相同，并且在其顶层上布置焊盘18LB。在使半导体芯片18C的主平面面向上而其背面通过粘合层20a固定到电路板17的主平面的情况下，将半导体芯片18C安装在电路板17的主平面上。粘合层20a例如利用如聚酰亚胺树脂的热塑性树脂形成。
DAF 4可以用作粘合层20a的材料。也就是说，可以经由DAF 4安装第一半导体芯片18C和第二半导体芯片1C。
接下来，如图18所示，使用导线21将第二半导体芯片1C的焊盘1LB和第一半导体芯片18C的焊盘18LB连接在一起；使用导线21将第一半导体芯片18C的焊盘18LB和电路板17的电极17a连接在一起。使用导线21可以将第二半导体芯片1C的焊盘1LB和电路板17的电极17a连接在一起。导线21例如利用金(Au)形成。
然后，如图19所示，利用树脂密封半导体芯片1C、18C和多条导线21等。例如，使用传递模塑方法由环氧型树脂等形成密封部件22，并利用该密封部件22进行密封。此外，在作为外部端子的电极17b上形成焊料球23。焊料球23由例如铅(Pb)-锡(Sn)系的铅焊料材料或例如锡(Sn)-银(Ag)-铜(Cu)系的无铅焊料材料制成。以上述方式，制造了CSP 24(半导体器件)。
第二实施例
图20是示出本发明第二实施例的半导体器件制造方法的一个示例的流程图。图21是示出图20所示流程中晶片安装状态的一个示例的截面图。图22是示出图20所示流程中UV照射状态的一个示例的截面图；图23是示出图20所示流程中扩展状态的一个示例的截面图；图24是示出本发明第二实施例的半导体器件制造方法中拾取状态的一个示例的截面图。
如第一实施例那样，该第二实施例的半导体器件的制造方法涉及安装有芯片厚度为50μm或更小的薄半导体芯片的半导体器件的组装。与第一实施例的不同点在于，在将晶片安装在划片胶带5上时，将半导体晶片1W直接安装在划片胶带5上，而不使用DAF 4。
沿着图20所示的流程图，将说明该第二实施例的半导体器件的组装。
首先，如第一实施例那样制备半导体晶片1W。半导体晶片1W具有主平面1Wa和面对该主平面1Wa的背面1Wb，在该主平面1Wa上形成图13所示的多个芯片区域2。如图14所示，在半导体晶片1W的主平面1Wa的划线区1We中形成检查图形1Wf。检查图形1Wf例如利用铜合金形成。
然后，执行图20的步骤S21所示的BG胶带附着。在该工艺中，将BG胶带3附着在半导体晶片1W的主平面1Wa上。
接下来，以这种状态执行步骤S22中所示的厚度测量。在该工艺中，通过与第一实施例相同的方法执行厚度测量。具体而言，如图4所示，利用作为红外辐射的近红外光9b照射半导体晶片1W，并且检测来自背面1Wb的反射光9c和来自半导体晶片1W的主表面1Wa的反射光9c，由此允许测量半导体晶片1W的厚度。
接下来，执行步骤S23中所示的BG-DP(干法抛光)。具体而言，基于半导体晶片1W的厚度的测量结果，对半导体晶片1W的背面1Wb进行研磨。可选地，在测量半导体晶片1W的厚度的同时，对半导体晶片1W的背面1Wb进行研磨，直到半导体晶片1W的厚度达到期望的厚度。
然后，将近红外光9b照射在半导体晶片1W的划线区1We(见图14)上，以允许计算用于激光划片的激光7将要照射到的位置。在该工艺中，采用图4所示的厚度测量方法，并通过照射近红外光9b来得到激光照射位置。
此后，执行步骤S24所示的激光划片。如第一实施例那样，如图8所示，通过利用激光7照射半导体晶片1W的划线区1We，在半导体晶片1W的内部形成断裂层(也称为改型层等)1Wd。具体而言，将激光7照射到半导体晶片1W的划线区1We中的激光照射位置(该激光照射位置是通过从半导体晶片1W的背面1Wb侧照射近红外光9b而得到的)上，并且在其内部形成断裂层1Wd。在该情况下，用于激光划片的激光7的波长为1064nm。
然后，执行步骤S25所示的晶片安装。首先，如图21所示，将半导体晶片1W安装在划片胶带5上，并且在安装之后将BG胶带3剥离。具体而言，将半导体晶片1W安装在划片胶带5上，使得半导体晶片1W的背面1Wb与划片胶带5的膏剂(粘合层)5b可以相互接触，并随后剥离BG胶带3。
划片胶带5包括由诸如聚烯烃(PO)之类的树脂形成的基体材料5a和在该基体材料5a上形成的膏剂(粘合层)5b。在该工艺中，膏剂5b属于紫外线固化类型。此外，将具有开口6a的环形夹具6固定到划片胶带5的外围部分。将半导体晶片1W安装在该开口6a中。
然后，执行步骤S26所示的断开工艺。在断开中，首先执行步骤S27所示的UV照射。在该工艺中，如图22所示，利用紫外线辐射照射划片胶带5以实现划片胶带5的膏剂5b的硬化。其中，从半导体晶片1W的背面1Wb侧照射紫外线辐射。具体而言，将与UV灯15b连接的光纤镜(fiber scope)15a布置在半导体晶片1W的背面1Wb侧上，从半导体晶片1W的背面1Wb侧照射紫外线辐射。也就是说，由于将划片胶带5附着在半导体晶片1W的背面1Wb上，所以从其背面1Wb侧将紫外线辐射照射在半导体晶片1W上可以稳妥地使划片胶带5的膏剂5b硬化。
尽管在图22所示的UV照射中，示出了其中包括光纤镜15a的UV灯15b移动到半导体晶片1W之下的情况。然而，可以采用其中将UV灯15b固定而移动半导体晶片1W的方法，或者可选地，可以使用其中将UV灯15b和半导体晶片1W都固定而照射紫外线辐射的方法。具体而言，可以采用下列方式：在半导体晶片1W的背面1Wb侧上利用大反射体覆盖UV灯15b并使紫外线辐射经受反射体的不规则反射，由此利用紫外线辐射照射半导体晶片1W的整个背面1Wb。
接下来，执行图20的步骤S28中所示的弯曲(断开)。具体而言，通过与图11所示的第一实施例相同的方法使半导体晶片1W弯曲，并使得在断裂层1Wd处分割。在该断开时，由于在该第二实施例中通过UV照射使划片胶带5的膏剂5b硬化，所以在弯曲的时候可以防止半导体1C的移位和运动。该技术可以防止半导体芯片1C与相邻芯片相碰撞，由此抑制碎裂的产生。在该第二实施例中，由于不将DAF 4附着在半导体晶片1W的背面1Wb上，所以需要在断开工艺之前预先使划片胶带5的膏剂5b硬化。
作为结果，可以实现半导体器件(CSP 24)可靠性的提高。另外，可以增加获得半导体芯片1C的生产量。
在弯曲之后，执行步骤S29中所示的扩展。具体而言，通过从划片胶带的外围部分拉伸划片胶带5来扩展芯片间距。在扩展中，如图13和图23所示，首先，将与半导体晶片1W接合的划片胶带5水平地定位在拾取设备10的支撑环11上，并通过扩展环12保持与划片胶带5的外围部分相接合的环形夹具6。如图24所示，将用于向上推动半导体芯片1C的上推架16布置在支撑环11的内部。
接下来，通过降低拾取设备10的扩展环12，向下推动与划片胶带5的外围部分相接合的环形夹具6，如图23所示。当向下推动环形夹具6时，划片胶带5在水平方向上拉伸，使得由于受到从其中心朝向外围(外围部分)的强大张力而消除松弛。由于该张力使图13所示的芯片区域沿着在半导体晶片1W的划线区1We中形成的断裂层1Wd而彼此分开，所以可获得作为所分割单独芯片的多个半导体芯片1C，如图23所示。
在该第二实施例中，由于在扩展之前通过UV照射使划片胶带5的膏剂5b硬化，并且在膏剂硬化的状态下执行扩展，所以在扩展的时候膏剂不会脱落，并且因此可以防止膏剂5b粘附到芯片的背面。因此，由于膏剂5b不粘附在芯片的背面，所以可抑制在稍后将描述的芯片安装工艺等中层压半导体芯片1C(或将其安装在电路板上)时芯片由于芯片平坦度的降低而引起安装缺陷。
此外，如第一实施例那样，通过在扩展之前执行弯曲(断开)，可以在不形成晶须部分1V(见图25)的情况下，切割检查图形1Wf，如图14所示。接下来，执行图20的步骤S30中所示的松弛消除。在该工艺中，消除由于在多个半导体芯片1C的外围部分处的扩展而产生的划片胶带5的松弛。
然后，执行步骤S31中所示的管芯键合。首先，执行图24所示的芯片的拾取。具体而言，将作为所分割单独芯片的半导体芯片1C从划片胶带5拾取。在该工艺中，首先，在一个半导体芯片1C下方布置上推架16，在该半导体芯片1C上布置能够吸住并保持半导体芯片的用于拾取的夹头19，并使夹头19与半导体芯片1C二者紧密地接触在一起。
然后，通过上推架16向上推动半导体晶片1C，并将夹头19向上移动，使得将半导体芯片1C从划片胶带5剥离。
通过夹头19吸住并保持住而将以此方式从划片胶带5剥离且拾取的半导体芯片1C传送到下一工艺(小片附着工艺)，并将其安装在电路板17上，如图16所示。
由于层压所拾取的半导体芯片(将其安装在电路板上)的方法与第一实施例中图16至图19的说明相同，所以将省略其说明。
由于该第二实施例的半导体器件制造方法所获得的其他效果与第一实施例中的效果相同，所以将省略其重复说明。
在上文中，基于本发明的实施例具体说明了由本发明人做出的本发明。然而，很自然，本发明并不局限于本发明的这些实施例，而是可以在不脱离本发明的主旨的情况下，进行各种改变和变型。
例如，尽管在第二实施例中，通过UV照射来使划片胶带5的膏剂5b硬化，但也可以通过冷却进行硬化。在其中通过冷却进行硬化的情况下，优选地，在弯曲(断开)之前冷却划片胶带5来实现膏剂5b的硬化，在该状态下使半导体晶片弯曲，在扩展之前再次冷却划片胶带来实现膏剂的硬化，并且在这种状态下执行扩展，因为在弯曲之后划片胶带5返回正常温度。
本发明适合于使用划片胶带的半导体制造技术。
Claims (26)
1.一种半导体器件的制造方法，包括以下步骤：
(a)通过将激光照射到半导体晶片上，在所述半导体晶片的内部形成断裂层；
(b)将所述半导体晶片经由粘合层安装在划片胶带上；
(c)使所述划片胶带的所述粘合层硬化；
(d)通过使所述半导体晶片弯曲，从所述断裂层开始分割所述半导体晶片；以及
(e)通过从所述划片胶带的外围部分拉伸所述划片胶带，使芯片间距扩展。
2.根据权利要求1所述的半导体器件的制造方法，
其中，所述划片胶带的所述粘合层属于紫外线固化类型。
3.根据权利要求1所述的半导体器件的制造方法，
其中，在所述步骤(a)之后，将所述半导体晶片安装在所述划片胶带上，使得所述半导体晶片的背面和所述划片胶带的所述粘合层可以相互接触。
4.根据权利要求1所述的半导体器件的制造方法，还包括以下步骤：
通过将红外辐射照射在所述半导体晶片的划线区中来计算所述激光将要照射到的位置。
5.根据权利要求1所述的半导体器件的制造方法，
其中，将粘合膜附着到所述半导体晶片的背面。
6.根据权利要求1所述的半导体器件的制造方法，
其中，所述激光的波长是1064nm。
7.根据权利要求1所述的半导体器件的制造方法，
其中，在所述半导体晶片的主平面的划线区中形成检查图形。
8.一种半导体器件的制造方法，包括以下步骤：
(a)通过将激光照射到半导体晶片上，在所述半导体晶片的内部形成断裂层；
(b)将所述半导体晶片经由粘合层安装在划片胶带上；
(c)将紫外线辐射照射在所述划片胶带上；
(d)通过使所述半导体晶片弯曲，将所述半导体晶片在所述断裂层处进行分割；以及
(e)通过从所述划片胶带的外围部分拉伸所述划片胶带，使芯片间距扩展。
9.根据权利要求8所述的半导体器件的制造方法，
其中，所述划片胶带的所述粘合层属于紫外线固化类型。
10.根据权利要求8所述的半导体器件的制造方法，
其中，在所述步骤(a)之后，将所述半导体晶片安装在所述划片胶带上，使得所述半导体晶片的背面与所述划片胶带的粘合层可以相互接触。
11.根据权利要求8所述的半导体器件的制造方法，
其中，在所述步骤(c)中，通过照射所述紫外线辐射，使所述划片胶带硬化。
12.根据权利要求11所述的半导体器件的制造方法，
其中，当照射所述紫外线辐射时，从所述半导体晶片的背面侧照射所述辐射。
13.根据权利要求8所述的半导体器件的制造方法，还包括以下步骤：
在所述步骤(a)之前，通过将红外辐射照射在所述半导体晶片的划线区上，来计算所述激光将要照射到的位置。
14.根据权利要求8所述的半导体器件的制造方法，
其中，将粘合膜附着在所述半导体晶片的背面上。
15.一种半导体器件的制造方法，包括以下步骤：
(a)通过将激光照射到半导体晶片上，在所述半导体晶片的内部形成断裂层；
(b)将所述半导体晶片经由粘合层安装在划片胶带上；
(c)冷却所述划片胶带；
(d)通过使所述半导体晶片弯曲，将所述半导体晶片在所述断裂层处进行分割；
(e)冷却所述划片胶带；以及
(f)通过从所述划片胶带的外围部分拉伸所述划片胶带，使芯片间距扩展。
16.根据权利要求15所述的半导体器件的制造方法，
其中在所述步骤(a)之后，将所述半导体晶片安装在所述划片胶带上，使得所述半导体晶片的背面与所述划片胶带的所述粘合层可以相互接触。
17.根据权利要求15所述的半导体器件的制造方法，
其中在所述步骤(c)中，通过如所述步骤(e)中所述的那样冷却所述划片胶带来使所述划片胶带硬化。
18.根据权利要求15所述的半导体器件的制造方法，还包括以下步骤：
在所述步骤(a)之前，通过将红外辐射照射在所述半导体晶片的划线区上，计算所述激光将要照射到的位置。
19.根据权利要求15所述的半导体器件的制造方法，
其中将所述粘合膜附着到所述半导体晶片的背面上。
20.一种半导体器件的制造方法，包括以下步骤：
(a)制备半导体晶片，所述半导体晶片具有主平面和面对所述主平面的背面，将粘合膜附着到所述背面；
(b)通过将激光照射到所述半导体晶片上，在所述半导体晶片的内部形成断裂层；
(c)将所述半导体晶片经由所述粘合膜安装在划片胶带上；
(d)将紫外线辐射照射在所述划片胶带上；
(e)通过使所述半导体晶片弯曲，将所述半导体晶片在所述断裂层处进行分割；
(f)使所述粘合膜硬化；以及
(g)通过从所述划片胶带的外围部分拉伸所述划片胶带，使芯片间距扩展。
21.根据权利要求20所述的半导体器件的制造方法，
其中在所述步骤(a)之后，将所述半导体晶片安装在所述划片胶带上，使得所述半导体晶片的所述背面的所述粘合膜与所述划片胶带的粘合层可以接触在一起。
22.根据权利要求20所述的半导体器件的制造方法，还包括以下步骤：
在所述步骤(a)之前，将红外辐射照射在所述半导体晶片的划线区上，以计算所述激光将要照射到的位置。
23.根据权利要求20所述的半导体器件的制造方法，
其中在所述步骤(d)中，通过照射所述紫外线辐射，使所述划片胶带硬化。
24.一种半导体器件的制造方法，包括以下步骤：
(a)制备半导体晶片，所述半导体晶片具有主平面和面对所述主平面的背面；
(b)在所述半导体晶片的所述主平面上附着用于研磨的胶带；
(c)通过将红外辐射照射在所述半导体晶片上并检测其反射光，来测量所述半导体晶片的厚度；
(d)基于所述厚度的测量结果，研磨所述半导体晶片的背面；
(e)通过将红外辐射照射在所述半导体晶片的划线区上，计算所述激光将要照射到的点；
(f)通过将所述激光照射到所述半导体晶片上，在所述半导体晶片的内部形成断裂层；
(g)在所述半导体晶片的所述背面上附着粘合膜；
(h)将所述半导体晶片经由所述粘合膜安装在划片胶带上，并随后剥离所述用于研磨的胶带；
(i)将紫外线辐射照射在所述划片胶带上；
(j)通过使所述半导体晶片弯曲，将所述半导体晶片在所述断裂层处进行分割；
(k)使所述粘合膜硬化；
(l)通过从所述划片胶带的外围部分拉伸所述划片胶带，使芯片间距扩展；
(m)拾取在所述步骤(1)中形成的半导体芯片；以及
(n)将所述半导体芯片安装在电路板上。
25.根据权利要求24所述的半导体器件的制造方法，
其中，所述划片胶带的所述粘合层属于紫外线固化类型。
26.根据权利要求24所述的半导体器件的制造方法，还包括以下步骤：
在所述步骤(m)之后，
(o)使用导线来连接所述半导体芯片的电极和所述电路板的电极；以及
(p)利用树脂来密封所述半导体芯片和所述导线。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006093300A JP2007266557A (ja) | 2006-03-30 | 2006-03-30 | 半導体装置の製造方法 |
| JP093300/2006 | 2006-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101047146A true CN101047146A (zh) | 2007-10-03 |
Family
ID=38639207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100043276A Pending CN101047146A (zh) | 2006-03-30 | 2007-01-23 | 半导体器件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20070275543A1 (zh) |
| JP (1) | JP2007266557A (zh) |
| KR (1) | KR20070098623A (zh) |
| CN (1) | CN101047146A (zh) |
| TW (1) | TW200737324A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102248608A (zh) * | 2010-05-19 | 2011-11-23 | 株式会社迪思科 | 板状物的分割装置 |
| CN102646584A (zh) * | 2011-02-16 | 2012-08-22 | 株式会社东京精密 | 工件分割装置及工件分割方法 |
| CN103213937A (zh) * | 2012-01-18 | 2013-07-24 | 精材科技股份有限公司 | 半导体封装件及其制法与制作系统 |
| CN105336686A (zh) * | 2015-09-30 | 2016-02-17 | 中国电子科技集团公司第五十五研究所 | 一种复合结构SiC衬底器件的切割方法 |
| CN106067429A (zh) * | 2015-04-20 | 2016-11-02 | 株式会社东芝 | 半导体装置的制造装置及制造方法 |
| CN109727892A (zh) * | 2017-10-27 | 2019-05-07 | 三星显示有限公司 | 用于使窗面板循环的设备 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4511903B2 (ja) * | 2004-10-20 | 2010-07-28 | 株式会社ディスコ | ウエーハの分割装置 |
| JP2008235650A (ja) * | 2007-03-22 | 2008-10-02 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
| JP2009200140A (ja) * | 2008-02-20 | 2009-09-03 | Disco Abrasive Syst Ltd | 半導体チップの製造方法 |
| US20090311849A1 (en) * | 2008-06-17 | 2009-12-17 | International Business Machines Corporation | Methods of separating integrated circuit chips fabricated on a wafer |
| JP2011091240A (ja) * | 2009-10-23 | 2011-05-06 | Disco Abrasive Syst Ltd | 半導体デバイスの製造方法 |
| EP2378548A1 (en) * | 2010-04-19 | 2011-10-19 | Nanda Technologies GmbH | Methods of processing and inspecting semiconductor substrates |
| JP5559623B2 (ja) * | 2010-07-15 | 2014-07-23 | 株式会社ディスコ | 分割方法 |
| JP5654810B2 (ja) * | 2010-09-10 | 2015-01-14 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2012076439A (ja) * | 2010-10-06 | 2012-04-19 | Canon Inc | シリコン基板の加工方法、および液体吐出ヘッドの製造方法 |
| JP5496167B2 (ja) * | 2010-11-12 | 2014-05-21 | 株式会社東京精密 | 半導体ウェハの分割方法及び分割装置 |
| KR101835483B1 (ko) | 2011-12-09 | 2018-03-08 | 삼성전자주식회사 | 멀티-칩 패키지 및 그의 제조 방법 |
| JP5992256B2 (ja) * | 2012-08-24 | 2016-09-14 | 株式会社ディスコ | ウェーハの分割方法 |
| JP6026222B2 (ja) * | 2012-10-23 | 2016-11-16 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2014209523A (ja) * | 2013-04-16 | 2014-11-06 | 株式会社ディスコ | ウェーハの加工方法 |
| JP6211884B2 (ja) * | 2013-10-10 | 2017-10-11 | 株式会社ディスコ | ウェーハの加工方法 |
| US9349645B2 (en) * | 2013-10-16 | 2016-05-24 | Nxp B.V. | Apparatus, device and method for wafer dicing |
| WO2015125343A1 (ja) * | 2014-02-18 | 2015-08-27 | オリンパス株式会社 | 細胞分取方法 |
| US9472458B2 (en) * | 2014-06-04 | 2016-10-18 | Semiconductor Components Industries, Llc | Method of reducing residual contamination in singulated semiconductor die |
| JP6560147B2 (ja) * | 2016-03-07 | 2019-08-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2019057575A (ja) * | 2017-09-20 | 2019-04-11 | 東芝メモリ株式会社 | 半導体装置の製造方法および半導体装置 |
| US10490428B2 (en) * | 2017-12-22 | 2019-11-26 | Lumidleds LLC | Method and system for dual stretching of wafers for isolated segmented chip scale packages |
| US10283424B1 (en) * | 2018-03-08 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer structure and packaging method |
| JP7027215B2 (ja) * | 2018-03-27 | 2022-03-01 | 株式会社ディスコ | ウエーハの生成方法およびウエーハの生成装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205383A (ja) * | 1987-02-20 | 1988-08-24 | F S K Kk | ウエハ貼着用粘着シ−ト |
| JP3438369B2 (ja) * | 1995-01-17 | 2003-08-18 | ソニー株式会社 | 部材の製造方法 |
| US6102267A (en) * | 1998-12-10 | 2000-08-15 | Lucent Technologies, Inc. | Method and apparatus for non-contact pulsating jet cleaving of a semiconductor material |
| JP3368876B2 (ja) * | 1999-11-05 | 2003-01-20 | 株式会社東京精密 | 半導体チップ製造方法 |
| US6716723B2 (en) * | 2002-06-05 | 2004-04-06 | Intel Corporation | Wafer cutting using laser marking |
| JP4471563B2 (ja) * | 2002-10-25 | 2010-06-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| TWI520269B (zh) * | 2002-12-03 | 2016-02-01 | Hamamatsu Photonics Kk | Cutting method of semiconductor substrate |
| DE112004000768B4 (de) * | 2003-05-12 | 2015-07-23 | Tokyo Seimitsu Co., Ltd. | Verfahren zum Trennen eines plattenartigen Elements |
| JP4770126B2 (ja) * | 2003-06-06 | 2011-09-14 | 日立化成工業株式会社 | 接着シート |
| US7005317B2 (en) * | 2003-10-27 | 2006-02-28 | Intel Corporation | Controlled fracture substrate singulation |
| JP2005150537A (ja) * | 2003-11-18 | 2005-06-09 | Disco Abrasive Syst Ltd | 板状物の加工方法および加工装置 |
| JP4054773B2 (ja) * | 2004-02-27 | 2008-03-05 | キヤノン株式会社 | シリコン基板割断方法 |
| US7075107B2 (en) * | 2004-05-06 | 2006-07-11 | Advanced Analog Technology, Inc | Semiconductor wafer and manufacturing process thereof |
| JP2005340431A (ja) * | 2004-05-26 | 2005-12-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006059941A (ja) * | 2004-08-19 | 2006-03-02 | Disco Abrasive Syst Ltd | 半導体チップの製造方法 |
-
2006
- 2006-03-30 JP JP2006093300A patent/JP2007266557A/ja active Pending
- 2006-12-12 TW TW095146369A patent/TW200737324A/zh unknown
-
2007
- 2007-01-23 CN CNA2007100043276A patent/CN101047146A/zh active Pending
- 2007-02-01 US US11/700,926 patent/US20070275543A1/en not_active Abandoned
- 2007-03-29 KR KR1020070030596A patent/KR20070098623A/ko not_active Application Discontinuation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102248608A (zh) * | 2010-05-19 | 2011-11-23 | 株式会社迪思科 | 板状物的分割装置 |
| CN102248608B (zh) * | 2010-05-19 | 2015-05-13 | 株式会社迪思科 | 板状物的分割装置 |
| CN102646584A (zh) * | 2011-02-16 | 2012-08-22 | 株式会社东京精密 | 工件分割装置及工件分割方法 |
| CN103213937A (zh) * | 2012-01-18 | 2013-07-24 | 精材科技股份有限公司 | 半导体封装件及其制法与制作系统 |
| CN106067429A (zh) * | 2015-04-20 | 2016-11-02 | 株式会社东芝 | 半导体装置的制造装置及制造方法 |
| CN106067429B (zh) * | 2015-04-20 | 2019-04-05 | 东芝存储器株式会社 | 半导体装置的制造方法 |
| US10475675B2 (en) | 2015-04-20 | 2019-11-12 | Toshiba Memory Corporation | Manufacturing apparatus and manufacturing method of semiconductor device |
| CN105336686A (zh) * | 2015-09-30 | 2016-02-17 | 中国电子科技集团公司第五十五研究所 | 一种复合结构SiC衬底器件的切割方法 |
| CN105336686B (zh) * | 2015-09-30 | 2019-10-25 | 中国电子科技集团公司第五十五研究所 | 一种复合结构SiC衬底器件的切割方法 |
| CN109727892A (zh) * | 2017-10-27 | 2019-05-07 | 三星显示有限公司 | 用于使窗面板循环的设备 |
| CN109727892B (zh) * | 2017-10-27 | 2024-07-12 | 三星显示有限公司 | 用于使窗面板循环的设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007266557A (ja) | 2007-10-11 |
| US20070275543A1 (en) | 2007-11-29 |
| KR20070098623A (ko) | 2007-10-05 |
| TW200737324A (en) | 2007-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101047146A (zh) | 半导体器件的制造方法 | |
| CN1755907A (zh) | 半导体器件的制造方法 | |
| CN1779962A (zh) | 半导体装置及其制造方法 | |
| CN1790651A (zh) | 芯片集成基板的制造方法 | |
| CN1913113A (zh) | 半导体器件及其制造方法 | |
| CN1499590A (zh) | 半导体器件及其制造方法 | |
| CN1622328A (zh) | 半导体器件及其制造方法 | |
| CN1187806C (zh) | 电路装置的制造方法 | |
| CN1722420A (zh) | 半导体装置 | |
| CN1727934A (zh) | 光电器件及其制造方法 | |
| CN1835661A (zh) | 配线基板的制造方法 | |
| CN1777988A (zh) | 条带引线框和其制作方法以及在半导体包装中应用的方法 | |
| CN1521847A (zh) | 电子部件封装构件及其制造方法 | |
| CN1835222A (zh) | 半导体器件及其制造方法 | |
| CN1976014A (zh) | 半导体器件及其制造方法 | |
| CN1655353A (zh) | 叠层mcp及其制造方法 | |
| CN1207585A (zh) | 半导体装置及半导体装置的引线框架 | |
| CN1826688A (zh) | 半导体器件的制造方法 | |
| CN1577798A (zh) | 制造半导体器件的方法和使用该方法的半导体器件制造装置 | |
| CN101047155A (zh) | 半导体装置及其制造方法 | |
| CN1233205C (zh) | 电路装置的制造方法 | |
| CN1440064A (zh) | 半导体装置及其制造方法、电路板以及电子机器 | |
| CN1211850C (zh) | 识别装置、接合装置及电路装置的制造方法 | |
| CN1218368C (zh) | 改善结构强度的半导体器件的制造方法 | |
| CN1992151A (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |