CN1777988A - 条带引线框和其制作方法以及在半导体包装中应用的方法 - Google Patents

条带引线框和其制作方法以及在半导体包装中应用的方法 Download PDF

Info

Publication number
CN1777988A
CN1777988A CNA038228351A CN03822835A CN1777988A CN 1777988 A CN1777988 A CN 1777988A CN A038228351 A CNA038228351 A CN A038228351A CN 03822835 A CN03822835 A CN 03822835A CN 1777988 A CN1777988 A CN 1777988A
Authority
CN
China
Prior art keywords
band
chip
described method
lead frame
metal parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038228351A
Other languages
English (en)
Inventor
S·伊斯兰
R·S·圣安东尼奥
L·C·古尔托姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Interconnect Technology Ltd
Original Assignee
Advanced Interconnect Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Interconnect Technology Ltd filed Critical Advanced Interconnect Technology Ltd
Publication of CN1777988A publication Critical patent/CN1777988A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种用于制造电子包装的条带引线框。该条带引线框是由一个条带和一个引线框组成，引线框由多个接合在条带上并排列成区域图案的独立金属部件组成。制造本发明的方法使得传统引线框的厚度明显减少，导致较薄的包装，使得散热得到了改善，并且较短的几何尺寸使得电气性能得到改善。多个这种引线框在一个条带上排列成一个阵列，并且每个引线框通过条带上的芯片间隔区和周围的引线框隔离开来，以至于没有金属部件延伸到芯片间隔区域。集成电路芯片和引线框接触并电连接，并且采用了一种封装材料，在引线框和芯片间隔区上硬化干燥。其后，该条带被去除，该引线框通过切割芯片间隔区的封装材料进行单元化，形成独立的包装。单元化是在芯片间隔区进行的并且不会切割到形成引线框的任何金属部件。

Description

条带引线框和其制作方法以及在半导体包装中应用的方法
发明领域
本发明主要涉及引线框及其在制造电子元件包装之中的应用。特别是，本发明涉及一种条带引线框及其制造方法，和在制作半导体电子包装中的应用。
发明背景
引线框通常是通过对一个金属薄膜蚀刻或者冲压形成特定的形状和尺寸。精密结构的引线框通常就像非常精美的刺绣，或是类似模板的金属结构。这样的传统引线框在工业中用来制造多种芯片包装，包括引线结合器以及倒装晶片包装。
传统引线框缺乏结构刚性。引线框的指状部分非常脆弱并且在处理过程中位置很难固定。这导致组装过程中的处理瑕疵、损坏和变形。
在制作集成电路尺寸包装的自动化过程中，厂商通常在一个分块矩阵中形成多个互连引线框，在块中将芯片和每一个引线框粘合并且电连接，将芯片/引线框封装起来，对每个引线框的连接处之间的金属进行背面蚀刻，然后将每个芯片/引线框单独锯开形成独立的包装。然而，在传统的过程中，块中的引线框相互之间互连直到单元化步骤。在单元化处理过程中，锯条厚度不仅从封装塑料中切过，而且还切过了块中将引线框连接在一起的金属连接。锯条在附属物以及芯片和引线框之间的粘合处和电连接处施加了过度的力量和振动。这将导致结构缺陷，如金属—塑料分界面的分层。本发明解决了这些问题。
发明内容
本发明提供了一种用于电子封装的条带引线框。本发明包括接合有一个一次性的条带或载体的被蚀刻的金属部分，从而形成一个区域图案的引线框外形。这个条带或者载体可以固定金属部件，通过层叠、黏贴或者其他合适的方法表现一个引线框外形的最终形状。该引线框的金属部件为集成电路芯片提供了支撑以及电连接。在该发明的引线框中，在最终形状的样式里，每一个金属部件和其他的金属部件用一个单独的部件或者包装电隔离。这个发明还提供了在条带或者载体上制作引线框金属部件的方法。该方法包括给一个金属薄膜或层接合上一个条带、一个薄膜或是一个载体，用来形成对于单独包装的引线框部分，或者对金属薄膜进行构图，剩下所需的一组隔离金属部件来形成一个金属引线框。除此之外，在一个一次性的条带、薄膜、包括玻璃薄膜或者其他等同载体上，丝网印刷厚度均匀的厚金属薄膜认为也可实现同样的构造。
本发明还涉及一种采用依据本发明的一个引线框形成电子封装的方法。该方法包括根据本发明提供的一种引线框，并且将一个集成电路芯片和引线框的金属部件接合以及电连接。然后在条带的引线框上使用一种封装材料并且硬化。移除条带，带有牢固嵌入的引线框金属部件的封装部分单元化，通过设计不接触任何隔离的金属部件，从而形成一个电子包装。
在一个优选实施例中，根据本发明，多个带状引线框形成一个阵列，用于电子包装的大规模生产。在这个实施例中多个单独金属引线框接合有一片条带。每个引线框被条带上的芯片间隔区域跟邻近的引线框分隔开来。各个金属部件排列在形成每个引线框的区域图案中，互相电隔离，并且没有金属部件延伸到芯片间隔区域。
多个电子包装可以使用带状引线框的排列来形成。在这个方法中，多个集成电路芯片在排列中都和每个引线框接触并且电连接。其后，在引线框和条带的芯片间隔区域上使用一种封装材料。在一个实施例中，封装步骤包括用一种可控的方法在引线框上使用封装材料，环绕该金属部件直到没有生成任何模塑溢料的条带表面。
一旦封装材料硬化干燥后，就去除条带。因为引线框之间电隔离，在单元化之前的这个阶段可以进行条带断裂强度测定。然后该阵列通过芯片间隔区域中的封装进行单元化，形成独立的电子包装。单元化可以通过锯断、激光切割、喷水切割或者其结合来完成。
本发明还包括一些可选择的部分。比如说，可接合引线和焊接成份可以提前设置在每一个金属部件的第一和第二表面的其中一个或者全部表面上。可接合引线和焊接成份可以是镍—钯—金底板镀层。
金属部分的厚度可以大约1-4密耳或者小于1密耳。条带是由一次性的和廉价的塑料材料制成，比如，聚酰亚胺、聚脂薄膜、聚酰亚胺薄膜、或者Fr-4或者也可选择一个可以像玻璃薄膜、磨光塑料薄膜或者类似的可以移除或处理的等价载体。条带或者可替代的载体可以通过剥离、溶解或背面构图来进行移除。另外，加强件可以接合在条带的下层表面下，处理时提供额外的支持和硬度。使用加强件的地方，在处理过程中，在条带移除之前就要将其除去。
金属部分可以根据特定的生产包装来构造和排列成多种区域图案。比如，金属部分可以为了引线接合处理而包括一个用来支持集成电路芯片的印模焊盘，以及为了引线框和芯片间电连接的引线接点。金属部件还可以为了倒装晶片或者焊盘栅格阵列处理，而提供一种既能支持一个集成电路芯片又能对引线框和芯片进行电连接的引线连接点。
附图简要描述
图1a是根据本发明的含有多个片基的一个条带引线框的顶部视图。
图1b是显示图案部分的一个条带引线框片基的顶部视图，根据本发明，包括一个芯片焊盘以及焊盘周围的连接点。
图1c是沿图1b的C-C线的片基剖视图。
图1d是一个显示引线接合焊盘的集成电路芯片的底部视图。
图1e是根据本发明的一个将图1d的芯片安装在图1b的芯片焊盘上的顶部视图。
图1f是一个沿图1e的F-F线的剖视图，根据本发明，表示将图1d的芯片倒装接合在芯片焊盘上。
图1g是一个剖视图，根据本发明，表示芯片焊盘的引线接合到条带引线框的电连接点。
图1h是一个剖视图，根据本发明，表示几个条带引线框的封装，包括芯片和引线接合，形成一个块。
图1i是一个剖视图，根据本发明，表示从图1h的引线框的块中去除条带和加强件。
图1j是一个剖视图，根据本发明，表示图1i的块的单元化，其中锯条不碰到间隔区中条带引线框的任何金属部件。
图1k是根据本发明的一个单元化的条带引线框包装。
图1l是根据本发明的一个条带引线框片基的阵列或块的顶部视图。
图1m是图11的一部分，根据本发明，表示多个片基的较好的视图。
图1n是图1m的一部分，根据本发明，表示一个片基的细节顶部视图。
图1o是一个流程图，根据本发明，表示一个条带引线框包装的形成。
图2a是根据本发明的适用于倒装晶片的多个片基的一个条带引线框的顶部视图。
图2b是一个条带引线框片基的顶部视图，根据本发明，表示图案部分，包括接受倒装晶片的接点。
图2c是一个沿图2b的片基的C-C线的剖面图，根据本发明，其中也表示出了条带和可选的加强件。
图2d是根据本发明的一个带有焊料隆起的集成电路芯片的底部视图。
图2e是顶部视图，根据本发明，表示将图2d的芯片进行晶片倒装安装到条带引线框的电连接点上。
图2f是沿图2e的F-F线的一个剖视图，根据本发明，表示焊料隆起的焊料流动处理的开始。
图2g是一个剖视图，根据本发明，表示在对于倒装晶片的焊料流动处理后，图2f的焊料隆起的部分收缩。
图2h是一个剖视图，根据本发明，表示几个条带引线框的封装材料，包括芯片和连接点。
图2i是一个剖视图，根据本发明，表示从图2h的引线框的块上去除条带和加强件。
图2j是一个剖面图，根据本发明，表示图2i的块的单元化，其中锯条不接触间隔区中条带引线框的任何金属部分。
图2k根据本发明，表示一个带有倒装晶片的单元化的条带引线框包装。
图21一个倒装晶片包装的剖视图，根据本发明，表示在连接点形成的突边。
图2m根据本发明，是一个热增强的倒装晶片包装的剖视图。
图2n根据本发明，是一个近似芯片尺寸的倒装晶片包装的剖视图。
图2o根据本发明，是条带引线框片基的阵列或是块的顶部视图。
图2p是图2o的一部分，根据本发明，表示多个片基的较好视图。
图2q是图2m的一部分，根据本发明，表示对于倒装晶片的一个片基的细节顶部视图。
图2r是一个流程图，根据本发明，表示一个倒装晶片包装的形成。
图3a根据本发明，是一个条带引线框的顶部视图，包括多个适用于焊盘栅格阵列倒装晶片的片基。
图3b是一个条带引线框片基的顶部视图，根据本发明，表示图案连接部分。
图3c是一个沿图3b的C-C线的剖面图，根据本发明，其中还表示了条带和可选的加强件。
图3d根据本发明，是一个带有焊盘栅格阵列焊料隆起的一个集成电路芯片的底部视图。
图3e是一个剖视图，根据本发明，表示在对焊盘栅格阵列焊料隆起的焊料流动处理的开始时，图3d的两个倒装晶片安装在两个片基上。
图3f根据本发明，表示在焊料流动处理后，图3e的焊料隆起的部分折叠以及引线的封装，包括在一块模塑材料中的倒装晶片。
图3g是一个剖面图，根据本发明，表示条带的去除以及来自图3f的引线框的块的加强件。
图3h是一个剖视图，根据本发明，表示图3g的块的单元化，其中锯条不碰到间隔区域中的引线框的任何金属部件。
图3i根据本发明，表示一个已经单元化的条带引线框包装的剖视图，带有一个焊盘栅格阵列倒装晶片(TLGA)。
图3j根据本发明，是图3i的焊盘栅格阵列包装的一个底部视图。
图3k根据本发明，表示含256个焊盘的TLGA包装的一个剖视图以及一个底部视图。
图31根据本发明，表示含有144个焊盘的TLGA包装的一个剖视图以及一个底部视图。
图3m根据本发明，表示含有36个焊盘的TLGA包装的一个剖视图以及一个底部视图。
图3n根据本发明，是一个适用于焊盘栅格阵列倒装晶片的条带引线框片基的阵列或块的顶部视图。
图3o是图3n的一部分，根据本发明，表示多个片基的较好视图。
图3p是图3o的一部分，根据本发明，表示对于一个焊盘栅格阵列倒装晶片的一个片基的细部顶部视图。
图3q是一个流程图，根据本发明，表示一个焊盘栅格阵列包装的形成。
详细描述
图1a-1o表示对于引线接合芯片的条带引线框的一个阵列的形成，以及将其用在制作一个条带引线框包装中的方法。在图1a所示的一个顶部视图中，一条金属薄膜接合在条带(10)上。将条带附在金属薄膜上可以通过多种办法实现，包括传统的层叠技术或用一种粘合剂。除此以外，一个金属薄膜能被丝网印刷在一次性条带或薄膜上得到一个较薄的包装，其中包括玻璃薄膜载体。然后如图1a所示，对金属薄膜进行构图以形成一个带有每个金属部件的引线框(20)阵列。如图1b和1c所示，每个引线框含有多个金属部件，包括芯片基座(23)和围绕芯片焊盘的一组引线连接点(25)。含有芯片焊盘(23)的部件和引线连接点(25)的区域共同称为片基。一种可选的加强件(30)可以设置在条带的下表面上，在处理过程中来提供额外的机械稳定性。
条带(10)包括一种塑料材料，如聚酰亚胺、聚脂薄膜、聚酰亚胺薄膜、或者Fr-4，并且厚度可以根据应用而改变。该金属薄膜，最好是铜或是铜合金，厚度可以在约1到4密耳之间，但是厚度也可以少于1密耳。该金属薄膜可以做得尽可能的薄，如经丝网处理，只要该金属可以粘合。优选地，在金属薄膜装配到条带上之前，对其进行预镀处理，该条带具有一个可接合的引线以及包含镍—钯—金底板镀层的可软焊成份。
一种构图的方法是将图案压印到金属上。其他的方法可以包括化学或者电化学蚀刻以及放电加工机床。优选的是照相平版印刷蚀刻。金属的蚀刻一直进行到达到条带表面为止。此外，因为蚀刻将部件间的以及引线框之间的所有金属都去除了，剩下的金属部分通过下面的条带固定在位置上。引线框之间没有金属的部分称之为“间隔区域”(15)，如图1a、1h和1j所示。
图1a所示的条带，在下个处理步骤，即将芯片装配在引线框的芯片焊盘上之前，也被用作一个载体。一个沿着单面金属薄膜的弯曲的条带，能够很容易地适应传统的盘—盘装配线。然后，在下个装配线站点，将图1d所示的芯片(40)装配到芯片焊盘上。图1e表示一个芯片片基，其中芯片(40)背面结合到芯片基座(23)上。可以运用环氧树脂(47)并且通过使用焊料或者其他糊状或薄膜形式的低熔点材料，完成背面结合。在环氧树脂硬化后，芯片基座连接点(45)和引线连接点(25)通过运用引线接合技术的线(50)电连接，如图1g所示。因为根据本发明制成的引线框有一个持续的条带支撑，连接点(25)牢固安装并且固定在一个平面上，因形成了很好的结合，这提高了终端产品的可靠性。
如图1h所示，在芯片和相应的电连接点相互连接后，所有在金属薄膜和条带的正面的部件都被一种封装模塑材料(60)覆盖，如树脂。封装材料(60)在金属薄膜和所有暴露的表面上生成，包括引线框和它们的连接线(50)、芯片(40)、连接点(125)以及条带上的芯片间隔区域(15)。在公开的方法中，条带的存在防止了经常遇到的模塑溅在包装背面的覆盖区上的问题。
图1i表示条带(10)和可选的加强件(30)随后被去除。条带可以通过简单的剥离或者化学溶剂溶解来去除。成型的结构是一个形成在块中的引线框包装的阵列或是矩阵。然后该块在间隔区域部分(15)被单元化成多个电子包装(80)，正如图1j所示。单元化可以通过多种方法实现，包括图1j中的锯断、喷水切割、激光切割或是它们的组合，或是其他特别适合切割塑料的技术。如图1k所示，每一个单元化的包装的底部表面被清洁并且为下一步处理做准备。经预镀处理的连接点和下一级包装连接。如果需要，已经清洁的连接头能进一步磨平或者进行闪焊，以改进连接。
引线框的一个块可以是与生产线上所需的生产性能相当的任何尺寸。图1l所示的是这个块的顶部视图。块的一部分显示在图1m中，同时片基在图1n中表示出来。用于形成本发明的一个条带引线框包装处理步骤总结，概括在图1o中。优选的步骤包括形成一个引线框片基(90)，后面还有芯片或者硬模、附着。附着是通过使用焊料、其他低熔点金属或者一种随后在步骤(92)中硬化干燥的环氧树脂来实现的。接下来，芯片端子在步骤(93)中和引线连接点引线接合，随后被一种模塑材料(94)封装。接下来，在步骤(95)中条带被去除，此后，已成型模块被单元化(96)，以生成独立的包装。
在图2r-2r所示的另一个实施例中，用于倒装晶片的形成条带引线框的方法，和将其用于形成倒装晶片电子包装的方法被公开。下面的处理过程和前面的那些实施例都类似，如图2a所示，一条金属薄膜接合在条带(100)上。该金属薄膜然后进行构图，形成带有形成片基(120)的金属部件的引线框的阵列，最好参看图2b。本实施例的特征包括一组引线连接点(125)。该连接点有带有终端(123)的短引线，它向着引线框中央延伸。短引线的终端在所示的下一个步骤中提供了在倒装晶片上加上焊料隆起的区域。图2b的片基的一幅剖视图显示在图1c上。
条带载体(100)最好是聚酰亚胺、聚脂薄膜、聚酰亚胺薄膜、或者Fr-4。换句话说，可以使用如玻璃薄膜、磨光塑料薄膜或者类似的可以移除或处理的等价载体。该金属薄膜，最好是铜，厚度可以在约1到4密耳之间，厚度也可以小于1密耳。该金属薄膜可以做得尽可能的薄，只要该金属可以粘合。最好也可以在其装配到条带上之前，将金属薄膜进行预镀处理。
构图通过照相平版印刷蚀刻来完成。蚀刻将所有金属去除，除了形成片基的引线框中的部分，去除直到达到下层条带表面为止。因此引线框被如图2a、2h和2j所示的间隔区域(115)隔开。该引线框的部分通过下层条带固定在位置上，既不在引线框之间连接，也不在单个引线框片基中的部件之间连接。间隔区域内没有金属确保了在单元化处理中不会锯到任何金属，正如前面已经公开的实施例。正如上个实施例中，如图2c所示，可以在条带后采用一种类似的加强件(130)。
在下一个步骤中，翻转图2d所示的带有焊料隆起(145)的芯片(140)，使得焊料隆起(145)如图2e和2f所示放置在部件(123)上。然后进行回流焊操作，并且焊料隆起稍微收缩，形成了如图2g所示的缩短了的焊料连接点(150)。具有加强件的条带的存在提供了所需的稳定性，来形成优良的倒装晶片结合，如图2g中所示。
在倒装晶片和引线框相连并且电连接后，如图2h所示，条带上的引线框在一种模塑材料中封装。封装体(160)围绕所有芯片和每个引线框片基上的所有部件而形成。
一旦封装材料硬化并干燥，便去除条带和可选的加强件。条带的去除可以用前面提到的多种方法完成。产品的结构是一个形成在块中的引线框包装的阵列或是矩阵，如图2i所示。因为块中的引线框相互之间电隔离，所以块或者剥离测试可以优先于单元化，在这个阶段进行。然后块在间隔区域部分(115)处被单元化，成为如图2j所示的多个电子包装(180)。图2k所示的每个单元化包装的底部表面被清洁并且为下一步处理做好准备。预镀连接点可以和下一级包装连接。如果需要，已经清洁的连接头能进一步磨平或者为了改进连接而进行闪焊。
图2l、2m和2n表示不同类型的电子包装，可以通过运用已公开的形成条带引线框包装的方法来得到。图2l是图2k的放大视图，其中在连接引线下切割的部分称为“突边”(127)，可以比较清楚的看见。该突边可以在条带去除后封装之前，从底部表面通过半蚀刻连接引线(125)的延长部分来形成。这种方法防止引线/连接延长部分在封装过程中暴露给焊料隆起结合盘的位置。而且，突边抓住并锁住模塑材料，因此使模塑材料很难从结合表面分开。作为进一步锁定机构，部件的垂直侧被构图，带有随后可将模塑材料夹住的凹角部件，而且防止金属—封装材料分界面脱胶。在图2m中的另外的实施例中，替代焊料隆起(155)以及焊盘(145)为增加的热量提供了一个热量通道。而且如图2n所示，连接点(125)能缩短以提供一个近似于芯片尺寸的包装。
图2o表示对于倒装晶片的条带引线框的一个块的顶部视图。该块的一部分显示在图2p中，图2q表示一个片基。图2r表示一个用于形成该包装的处理步骤的概要。优选的步骤包括在倒装晶片安装以及焊料回流(192)之后形成引线框片基(190)。接下来，采用模塑材料进行封装(194)。然后，条带背衬在步骤(196)中去除，如果有加强件的话，加强件也被去除，其后，模制的块被单元化(198)，从而形成一个独立的倒装晶片包装。
在图3a-3q中显示的另一个实施例中，公开了形成一个条带焊盘栅格阵列包装的方法，以及将其用在形成焊盘栅格阵列电子包装的方法。焊盘栅格阵列电子包装的处理步骤和已公开的倒装晶片包装的处理步骤非常接近。本实施例导致形成实际芯片尺寸的包装，拥有较小的覆盖区和更集成化的部件。
即，参见图3a中所示，如前述实施例中，一个金属薄膜条接合在条带(200)上。然后金属薄膜被构图，来形成一个带有形成片基(220)部件的引线框阵列，最好看图3b。本实施例的部件包括一组圆形引线连接点(225)。图3b中片基的剖视图显示在图3c中。图3c还表示了可选的加强件(230)。
构图可通过运用照相平版印刷蚀刻来完成。蚀刻将所有金属去除，除了形成片基(220)的引线框中的部分，去除直到达到下层条带表面为止。引线框被间隔区域(215)隔开，同时该引线框的部分通过下层条带固定在位置上。
在下个步骤中，集成电路芯片和引线框相接合并电连接。图3d所示的芯片(240)拥有一个焊料隆起(245)的焊盘栅格阵列。在每个片基(220)中在连接点(125)之间隔开的空间中对应形成焊料隆起。如图3e所示，翻转芯片使得焊料隆起(245)放置在部件(225)上。图3e表示两个这样的带有两个焊料焊料隆起芯片的片基，但是最好看图3f。进行焊料回流操作使得焊料隆起稍微收缩并且形成了如图3f所示的缩短了的焊料连接点(250)。
同样如图3f所示，在倒装晶片和引线框的相接合并电连接后，条带上的引线框被一种模塑材料封装。封装材料(260)在芯片周围和下面形成。条带的存在防止了模塑材料溅在包装背面的覆盖区，这是常见的问题。
一旦封装材料硬化并干燥，条带和可选的加强件就被去除。条带的去除可以通过包括简单的剥离或者化学溶剂溶解在内的多种方法实现。如图3g所示，产品的结构是一个形成在块中的引线框包装的阵列或是矩阵。然后该块在间隔区域部分(215)被单元化成多个电子包装(280)，不切割到任何金属，正如图3h所示。
图3i表示包装之一的放大图。包装的区域和芯片面积很接近，除了包装侧面的模塑材料(260)的厚度。芯片上的焊料隆起直接排列，部件(225)和下一级包装相连。参见图3j所示的包装得底部视图可看得更清晰。如果需要，已经清洁的连接头能进一步磨平或者为了改进连接而进行闪焊。图3k-3m表示带有一个“突边”的焊盘栅格阵列包装的其它例子。图3k表示含有256个焊盘的包装，而图3l表示表示一个含有144个焊盘的类似包装。图3m中的包装含有36个焊盘。
和图1l以及2o类似，图3n表示一个条带引线框的顶部视图，用于带有焊料隆起的焊盘栅格阵列的倒装晶片。图3o表示该块的一部分，图3p表示一个片基。图3q总结了形成一个焊盘栅格阵列包装的处理步骤的梗概。优选的步骤包括在焊盘栅格阵列倒装晶片安装，以及焊料回流(301)之后形成引线框片基(300)。接下来，采用模塑材料进行封装(303)。然后条带背衬在步骤(305)中去除，如果有加强件的话，加强件也被去除；模塑的块被单元化(307)，从而形成一个独立的TLPF包装。
本发明使得传统引线框的厚度明显减少，导致较薄的包装，使得散热得到了改善，并且较短的几何尺寸使得电气性能得到改善。这就提供了大量生产极薄的包装的机会。
虽然本发明基于特定的实施例进行了特别图示以及描述，但该领域的技术人员应当理解，不脱离本发明的精神和范围，可以作出各种形式和细节上的修改。

Claims (86)

1、一种条带引线框包括：
一个条带；以及
一个引线框，由多个接合在条带上的独立金属部件形成，并且排列成一个区域图案，为一个集成电路芯片提供支撑和电连接，图案上的每个金属部件和其它金属部件相互电隔离。
2、根据权利要求1所述的条带引线框，还包括一个可接合引线和预镀在每个金属部件的第一和第二表面之一或全部的可软焊成份。
3、根据权利要求2所述的条带引线框，其中可接合引线和可软焊成份是镍—钯—金底板镀层。
4、根据权利要求1所述的条带引线框，其中条带和金属部件通过条带上的粘合剂接合。
5、根据权利要求1所述的条带引线框，其中条带和金属部件通过叠层接合。
6、根据权利要求1所述的条带引线框，其中金属部件被丝网印刷在一个一次性条带、薄膜上，包括玻璃薄膜或者其它类似载体。
7、根据权利要求1所述的条带引线框，还包括一种设置在条带下表面的加强件。
8、根据权利要求1所述的条带引线框，其中金属部分厚度大约1-4密耳。
9、根据权利要求1所述的条带引线框，其中金属部分厚度约小于1密耳。
10、根据权利要求1所述的条带引线框，其中条带由塑料材料构成。
11、根据权利要求10所述的条带引线框，其中条带由聚酰亚胺、聚脂薄膜、聚酰亚胺薄膜、或者Fr-4构成。
12、根据权利要求1所述的条带引线框，其中区域图案中的金属部件包括一个印模焊盘，用于支撑一个集成电路芯片；和引线连接点，用于电连接引线框和芯片。
13、根据权利要求12所述的条带引线框，其中引线框为引线接合芯片提供支持和连接。
14、根据权利要求1所述的条带引线框，其中区域图案中的金属部分包括一个引线连接点，用于支撑一个集成电路芯片和电连接引线框和芯片。
15、根据权利要求14所述的条带引线框，其中引线框为倒装晶片或者焊盘栅格阵列芯片提供支持和连接。
16、根据权利要求1所述的条带引线框，其中条带可以通过剥离、溶解或者背面构图来加以去除。
17、一种用于大规模制造电子包装的条带引线框阵列包括：
一个条带；以及
多个与条带接合的独立的金属引线框，每个引线框通过条带上的芯片间隔区域和邻近的引线框分开，每个引线框包括排列成区域图案的多个独立金属部件，图案中的每个金属部件和其它金属部件电隔离，并且没有金属部件延伸到芯片间隔区域。
18、根据权利要求17所述的条带引线框阵列，还包括一个可接合引线和预镀在每个金属部件的第一和第二表面之一或全部的可软焊成份。
19、根据权利要求17所述的条带引线框阵列，其中可接合引线和可软焊成份是镍—钯—金底板镀层。
20、根据权利要求17所述的条带引线框阵列，其中条带和金属部件通过条带上的粘合剂接合。
21、根据权利要求17所述的条带引线框阵列，其中条带和金属部件通过叠层接合。
22、根据权利要求17所述的条带引线框阵列，还包括一种设置在条带下表面的加强件。
23、根据权利要求17所述的条带引线框阵列，其中金属部分厚度大约1—4密耳。
24、根据权利要求17所述的条带引线框阵列，其中金属部分厚度约小于1密耳。
25、根据权利要求17所述的条带引线框阵列，其中条带由塑料材料构成。
26、根据权利要求25所述的条带引线框阵列，其中条带由聚酰亚胺、聚脂薄膜、聚酰亚胺薄膜、或者Fr-4构成。
27、根据权利要求17所述的条带引线框阵列，其中区域图案中的金属部件包括一个印模焊盘，用于支撑一个集成电路芯片；和引线连接点，用于电连接引线框和芯片。
28、根据权利要求27所述的条带引线框阵列，其中引线框为引线接合芯片提供支持和连接。
29、根据权利要求17所述的条带引线框阵列，其中区域图案中的金属部分包括引线连接点，用于支撑一个集成电路芯片，和电连接引线框和芯片。
30、根据权利要求29所述的条带引线框阵列，其中引线框为倒装晶片或者一个焊盘栅格阵列芯片提供支持和连接。
31、根据权利要求17所述的条带引线框阵列，其中条带可以通过剥离、溶解或者背面构图从金属部件中去除。
32、一种形成引线框的方法包括以下步骤：
提供一种金属薄膜；
将一个条带和该薄膜接合；并且
对该薄膜进行构图，在条带上留下一个金属引线框，该引线框包括多个排列成区域图案的金属部件，图案中的每个金属部件和其它金属部件电隔离。
33、根据权利要求32所述的方法，还包括使用一种可接合引线以及可软焊成份对薄膜的上或下表面或者两面进行预镀的步骤。
34、根据权利要求33所述的方法，其中成份是镍—钯—金底板镀层。
35、根据权利要求32所述的方法，其中条带和薄膜通过条带上的粘合剂接合。
36、根据权利要求32所述的方法，其中条带和薄膜通过叠层接合。
37、根据权利要求32所述的方法，其中金属部件被丝网印刷在一个一次性条带、薄膜上，包括玻璃薄膜或者其它类似载体。
38、根据权利要求32所述的方法，还包括将加强件和条带接合的步骤；以及在移除条带前去除加强件的步骤。
39、根据权利要求32所述的方法，其中金属部分厚度大约1-4密耳。
40、根据权利要求32所述的方法，其中金属部分厚度约小于1密耳。
41、根据权利要求32所述的方法，其中条带由塑料材料构成。
42、根据权利要求41所述的方法，其中条带由聚酰亚胺、聚脂薄膜、聚酰亚胺薄膜、或者Fr-4构成。
43、根据权利要求32所述的方法，其中区域图案中的金属部件包括一个印模焊盘，用于支撑一个集成电路芯片；和引线连接点，用于电连接引线框和芯片。
44、根据权利要求43所述的方法，其中引线框为引线接合芯片提供支持和连接。
45、根据权利要求32所述的方法，其中区域图案中的金属部分包括引线连接点，用于支撑一个集成电路芯片，和电连接引线框和芯片。
46、根据权利要求45所述的方法，其中引线框为倒装晶片或者一个焊盘栅格阵列芯片提供支持和连接。
47、一种形成一个电子包装的方法，包括以下步骤：
提供一种金属薄膜；
将一个条带和该薄膜接合；并且
对该薄膜进行构图，在条带上留下一个金属引线框，该引线框包括多个排列成区域图案的金属部件，图案中的每个金属部件和其它金属部件电隔离；
将集成电路芯片和引线框的金属部件接合和电连接；
将条带上的引线框封装；
去除条带；并且
不分割任何金属部件将封装单元化，从而形成一个电子包装。
48、根据权利要求47所述的方法，还包括使用一种可接合引线以及可软焊成份对薄膜的上或下表面或者两面进行预镀的步骤。
49、根据权利要求48所述的方法，其中成份是镍—钯—金底板镀层。
50、根据权利要求47所述的方法，其中条带和薄膜通过条带上的粘合剂接合。
51、根据权利要求47所述的方法，其中条带和薄膜通过叠层接合。
52、根据权利要求47所述的方法，其中金属部件被丝网印刷在一个一次性条带、薄膜上，包括玻璃薄膜或者其它类似载体。
53、根据权利要求47所述的方法，还包括将加强件和条带接合的步骤；以及在移除条带前去除加强件的步骤。
54、根据权利要求47所述的方法，其中金属部分厚度大约1-4密耳。
55、根据权利要求47所述的方法，其中金属部分厚度约小于1密耳。
56、根据权利要求47所述的方法，其中条带由塑料材料构成。
57、根据权利要求53所述的方法，其中条带由聚酰亚胺、聚脂薄膜、聚酰亚胺薄膜、或者Fr-4构成。
58、根据权利要求47所述的方法，其中区域图案中的金属部件包括一个印模焊盘，用于支撑一个集成电路芯片；和引线连接点，用于电连接引线框和芯片。
59、根据权利要求58所述的方法，其中该集成电路芯片通过环氧树脂、焊料或者其他低熔点金属和印模焊盘接合。
60、根据权利要求55所述的方法，其中引线框为引线接合芯片提供支持和连接。
61、根据权利要求47所述的方法，其中区域图案中的金属部分包括引线连接点，用于支撑一个集成电路芯片，和电连接引线框和芯片。
62、根据权利要求57所述的方法，其中引线框为倒装晶片或者一个焊盘栅格阵列芯片提供支持和电连接。
63、根据权利要求47所述的方法，其中条带可以通过剥离、溶解或者条带背面构图从金属部件和封装中去除，使得引线框的区域图案暴露出来。
64、根据权利要求47所述的方法，其中封装步骤包括用一种可控的方法在引线框上使用封装材料，环绕该金属部件并且一直到条带表面，而且没有生成任何模塑溢料。
65、根据权利要求47所述的方法，其中单元化步骤包括锯断、激光切割、喷水切割或者其结合来完成。
66、根据权利要求47所述的方法，还包括在分割封装前进行包装的剥离测试。
67、一种形成多个电子包装的方法，包括以下步骤：
提供一种金属薄膜；
将一个条带和该薄膜接合；并且
对该薄膜进行构图，在条带上留下多个独立金属引线框，每个引线框通过条带上的芯片间隔区域和邻近的引线框相分开，每个引线框包括排列成区域图案并相互电隔离的多个金属部件，并且没有金属部件延伸到芯片间隔区域；
将集成电路芯片和每个引线框的金属部件接合和电连接；
将条带上的引线框和芯片隔离区域封装；
去除条带；并且
在芯片隔离区域分割封装，从而形成独立的电子包装。
68、根据权利要求67所述的方法，还包括使用一种可接合引线以及可软焊成份对薄膜的上或下表面或者两面进行预镀的步骤。
69、根据权利要求64所述的方法，其中成份是镍—钯—金底板镀层。
70、根据权利要求67所述的方法，其中条带和薄膜通过条带上的粘合剂接合。
71、根据权利要求67所述的方法，其中条带和薄膜通过叠层接合。
72、根据权利要求67所述的方法，其中金属部件被丝网印刷在一个一次性条带、薄膜上，包括玻璃薄膜或者其它类似载体。
73、根据权利要求67所述的方法，还包括当条带与薄膜结合时，将加强件和条带接合的步骤；以及在移除条带前去除加强件的步骤。
74、根据权利要求67所述的方法，其中金属部分厚度大约1-4密耳。
75、根据权利要求67所述的方法，其中金属部分厚度约小于1密耳。
76、根据权利要求67所述的方法，其中条带由聚酰亚胺、聚脂薄膜、聚酰亚胺薄膜、或者Fr-4构成。
77、根据权利要求67所述的方法，其中在每一个区域图案中的金属部件包括一个印模焊盘，用于支撑一个集成电路芯片；和引线连接点，用于电连接引线框和芯片。
78、根据权利要求75所述的方法，其中引线框为引线接合芯片提供支持和连接。
79、根据权利要求67所述的方法，其中在每个区域图案中的金属部分包括引线连接点，用于支撑一个集成电路芯片和电连接引线框和芯片。
80、根据权利要求79所述的方法，其中该集成电路芯片通过环氧树脂、焊料或者其他低熔点金属和印模焊盘接合。
81、根据权利要求79所述的方法，其中引线框为倒装晶片或者焊盘栅格阵列芯片提供支持和电连接。
82、根据权利要求67所述的方法，其中多个引线框在条带上形成一个阵列。
83、根据权利要求67所述的方法，其中条带可以通过剥离、溶解或者条带背面构图金属部件和封装中去除，使得引线框的区域图案暴露出来。
84、根据权利要求67所述的方法，其中封装步骤包括用一种可控的方法在引线框上和间隔区域使用封装材料，环绕该金属部件并且一直到条带表面，而且没有生成任何模塑溢料。
85、根据权利要求67所述的方法，其中单元化步骤包括锯断、激光切割、喷水切割或者其结合来完成。
86、根据权利要求67所述的方法，还包括在分割封装前进行包装的剥离测试。
CNA038228351A 2002-09-25 2003-09-22 条带引线框和其制作方法以及在半导体包装中应用的方法 Pending CN1777988A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/256,288 US20040058478A1 (en) 2002-09-25 2002-09-25 Taped lead frames and methods of making and using the same in semiconductor packaging
US10/256,288 2002-09-25

Publications (1)

Publication Number Publication Date
CN1777988A true CN1777988A (zh) 2006-05-24

Family

ID=31993506

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038228351A Pending CN1777988A (zh) 2002-09-25 2003-09-22 条带引线框和其制作方法以及在半导体包装中应用的方法

Country Status (8)

Country Link
US (2) US20040058478A1 (zh)
EP (1) EP1543556A2 (zh)
JP (1) JP2006514779A (zh)
KR (1) KR20050084598A (zh)
CN (1) CN1777988A (zh)
AU (1) AU2003267803A1 (zh)
TW (1) TWI323931B (zh)
WO (1) WO2004030030A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221941B (zh) * 2007-01-09 2011-04-06 日月光半导体制造股份有限公司 基板及封装结构的制造方法
CN104821306A (zh) * 2015-04-28 2015-08-05 上海凯虹科技电子有限公司 超小型封装方法及封装体
CN105329850A (zh) * 2015-10-21 2016-02-17 美新半导体（无锡）有限公司 圆片级芯片尺寸封装的测试方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20040058478A1 (en) 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US7094633B2 (en) * 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
TWI231578B (en) * 2003-12-01 2005-04-21 Advanced Semiconductor Eng Anti-warpage package and method for making the same
CN100353512C (zh) * 2004-07-07 2007-12-05 日月光半导体制造股份有限公司 防止翘曲的封装结构及其制造方法
US7273767B2 (en) * 2004-12-31 2007-09-25 Carsem (M) Sdn. Bhd. Method of manufacturing a cavity package
US8030138B1 (en) * 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
US20080085572A1 (en) * 2006-10-05 2008-04-10 Advanced Chip Engineering Technology Inc. Semiconductor packaging method by using large panel size
US8013332B2 (en) * 2006-10-20 2011-09-06 Sandisk Technologies Inc. Portable memory devices
US7928010B2 (en) * 2006-10-20 2011-04-19 Sandisk Corporation Method for producing portable memory devices
CN101601133B (zh) 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US8258609B2 (en) * 2007-03-21 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with lead support
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
DE102007049160B4 (de) * 2007-10-13 2010-01-28 Carl Baasel Lasertechnik Gmbh & Co. Kg Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US20100015329A1 (en) * 2008-07-16 2010-01-21 National Semiconductor Corporation Methods and systems for packaging integrated circuits with thin metal contacts
US7830024B2 (en) * 2008-10-02 2010-11-09 Advanced Semiconductor Engineering, Inc. Package and fabricating method thereof
US7998797B2 (en) * 2008-12-09 2011-08-16 Infineon Technologies Ag Semiconductor device
US8119452B2 (en) * 2009-01-14 2012-02-21 Infineon Technologies Ag Method of fabricating a semiconductor device
CN102082100B (zh) * 2009-11-30 2013-05-15 万国半导体有限公司 一种用于引脚凸出的半导体器件的封装方法
TWI392066B (zh) * 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
KR101134706B1 (ko) * 2010-10-01 2012-04-13 엘지이노텍 주식회사 리드 프레임 및 이의 제조 방법
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
DE102013110355A1 (de) * 2013-09-19 2015-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines Leiterrahmenverbunds
US20150206829A1 (en) * 2014-01-17 2015-07-23 Yin Kheng Au Semiconductor package with interior leads
US9449876B2 (en) * 2014-01-17 2016-09-20 Infineon Technologies Ag Singulation of semiconductor dies with contact metallization by electrical discharge machining
KR20150101040A (ko) * 2014-02-25 2015-09-03 에스케이하이닉스 주식회사 패키지 기판과, 이를 이용한 패키지 및 패키지 제조방법
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
CN104465601A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 利用框架封装重布线的倒装封装结构及其制造方法
CN104485322A (zh) * 2014-12-26 2015-04-01 江苏长电科技股份有限公司 利用框架封装重布线的打线封装结构及其制造方法
US10158164B2 (en) 2015-10-30 2018-12-18 Essential Products, Inc. Handheld mobile device with hidden antenna formed of metal injection molded substrate
US9896777B2 (en) 2015-10-30 2018-02-20 Essential Products, Inc. Methods of manufacturing structures having concealed components
US9882275B2 (en) 2015-10-30 2018-01-30 Essential Products, Inc. Antennas for handheld devices
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
US9978613B1 (en) 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
KR102035145B1 (ko) * 2018-02-28 2019-10-22 제너셈(주) 패키지 커팅 방법
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
FR3083920A1 (fr) * 2018-07-13 2020-01-17 Linxens Holding Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede
CN109449112A (zh) * 2018-09-27 2019-03-08 华进半导体封装先导技术研发中心有限公司 芯片组装方法及芯片组装器件
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038488A (en) * 1975-05-12 1977-07-26 Cambridge Memories, Inc. Multilayer ceramic multi-chip, dual in-line packaging assembly
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5923538A (en) * 1994-10-17 1999-07-13 Lsi Logic Corporation Support member for mounting a microelectronic circuit package
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
CN1122304C (zh) * 1997-02-10 2003-09-24 松下电器产业株式会社 树脂封装型半导体装置的制造方法
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JPH11186294A (ja) * 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法
JPH11195742A (ja) 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6585905B1 (en) * 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3436159B2 (ja) 1998-11-11 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
US6355199B1 (en) * 1999-02-12 2002-03-12 St. Assembly Test Services Pte Ltd Method of molding flexible circuit with molded stiffener
JP2000266737A (ja) 1999-03-19 2000-09-29 Ube Kagaku Bunseki Center:Kk 未知物質の構造解析装置
KR100618541B1 (ko) 1999-07-06 2006-08-31 삼성전자주식회사 다층 반도체 칩 패키지 제작 방법
WO2001005027A1 (en) * 1999-07-09 2001-01-18 Nokia Corporation Biasing circuit for vgs drift and thermal compensation of a power device
JP2001068586A (ja) * 1999-08-25 2001-03-16 Fujitsu Ltd 半導体装置
US20020100165A1 (en) * 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
JP3371867B2 (ja) * 1999-10-05 2003-01-27 日本電気株式会社 半導体装置
US6316727B1 (en) * 1999-10-07 2001-11-13 United Microelectronics Corp. Multi-chip semiconductor package
JP3460646B2 (ja) 1999-10-29 2003-10-27 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
TW506236B (en) * 2000-06-09 2002-10-11 Sanyo Electric Co Method for manufacturing an illumination device
TW507482B (en) * 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP3639514B2 (ja) 2000-09-04 2005-04-20 三洋電機株式会社 回路装置の製造方法
JP3600131B2 (ja) 2000-09-04 2004-12-08 三洋電機株式会社 回路装置の製造方法
US6762118B2 (en) * 2000-10-10 2004-07-13 Walsin Advanced Electronics Ltd. Package having array of metal pegs linked by printed circuit lines
US6576539B1 (en) * 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
TW464053U (en) 2000-12-29 2001-11-11 Chipmos Technologies Inc Tape bearing encapsulation structure
US6906423B1 (en) * 2001-06-05 2005-06-14 Kabushiki Kaisha Toshiba Mask used for exposing a porous substrate
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6777265B2 (en) 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2005531137A (ja) 2002-04-29 2005-10-13 アドヴァンスト インターコネクト テクノロジーズ リミテッド 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
US20040058478A1 (en) 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US6936929B1 (en) * 2003-03-17 2005-08-30 National Semiconductor Corporation Multichip packages with exposed dice
CN101601133B (zh) 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221941B (zh) * 2007-01-09 2011-04-06 日月光半导体制造股份有限公司 基板及封装结构的制造方法
CN104821306A (zh) * 2015-04-28 2015-08-05 上海凯虹科技电子有限公司 超小型封装方法及封装体
CN105329850A (zh) * 2015-10-21 2016-02-17 美新半导体（无锡）有限公司 圆片级芯片尺寸封装的测试方法

Also Published As

Publication number Publication date
JP2006514779A (ja) 2006-05-11
EP1543556A2 (en) 2005-06-22
KR20050084598A (ko) 2005-08-26
US20040058478A1 (en) 2004-03-25
AU2003267803A8 (en) 2004-04-19
WO2004030030A3 (en) 2004-06-03
TW200416969A (en) 2004-09-01
WO2004030030A2 (en) 2004-04-08
AU2003267803A1 (en) 2004-04-19
US20060001130A1 (en) 2006-01-05
TWI323931B (en) 2010-04-21
US7439097B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
US6489218B1 (en) Singulation method used in leadless packaging process
US6773961B1 (en) Singulation method used in leadless packaging process
US7602054B2 (en) Method of forming a molded array package device having an exposed tab and structure
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
US20060170081A1 (en) Method and apparatus for packaging an electronic chip
US20120074546A1 (en) Multi-chip Semiconductor Packages and Assembly Thereof
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
US20100164078A1 (en) Package assembly for semiconductor devices
CN209785926U (zh) 半导体器件
CN1412843A (zh) 引线框架、其制造方法及使用它的半导体器件的制造方法
CN1650410A (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
CN1489192A (zh) 半导体器件制造方法
CN1842906A (zh) 可颠倒无引线封装及其制造和使用方法
CN1685498A (zh) 用于整体成型组件的热增强封装
US9177836B1 (en) Packaged integrated circuit device having bent leads
CN1481019A (zh) 引线框架及其制造方法
JP2001189410A (ja) 半導体装置およびその製造方法
CN1414629A (zh) 引线框架,其制造方法与使用其的半导体器件制造方法
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1835222A (zh) 半导体器件及其制造方法
US7282395B2 (en) Method of making exposed pad ball grid array package
CN1967775A (zh) 半导体部件及其制造方法
CN115116860A (zh) 芯片封装方法及芯片
TW201436146A (zh) 具有覆晶晶粒附著之引線框陣列封裝

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20060524