CN101221941B - 基板及封装结构的制造方法 - Google Patents

Abstract

一种基板及应用该基板的封装结构的制造方法。该基板包括一第一表面、一置晶区、一切割路径、复数个第一接垫及一第一防焊层。置晶区位于第一表面上，用以设置一芯片。第一接垫设置在第一表面上。第一防焊层设置在部分第一表面上，并暴露部分切割路径及复数个第一接垫。第一防焊层被切割路径大致分割为一第一内部区及一第一外部区。置晶区及第一接垫位于第一内部区内。其中，切割路径上至少有部分连接第一内部区与第二外部区的第一防焊层。

Description

基板及封装结构的制造方法

技术领域

本发明涉及一种基板及封装结构的制造方法，特别是关于一种以防焊层暴露部分切割路径的基板及封装结构的制造方法。

背景技术

随着科技的进步，各种电子产品不断推陈出新，给人们带来了处理各种事务的无限便利。其中，电子产品通过含有微电子电路的芯片进行数字运算，以提供各种电性功能。芯片设置在一基板上，并透过打线接合(wirebonding)或覆晶接合(filp-chipbonding)电性连接至基板。芯片的内部电路透过基板，进一步电性连接至外部。此外，芯片及基板进一步以一封胶密封，而形成一封装结构。封胶可保护芯片，以避免芯片受潮或碰撞。

然而，在封装结构的制造过程中，为了提高制程速度，基板一般为连片式基板。复数个芯片设置在连片式基板上，待芯片经过一连串的封装制程后，再切割连片式基板以形成复数个封装结构。这样可大幅地提高制程速度。

请同时参考图1A及图1B，图1A为现有的一种基板900的第一表面900a的示意图，图1B为现有基板900的第二表面900b的示意图。基板900具有一第一表面900a、一第二表面900b、一置晶区980、切割路径L900及镂空槽990。置晶区980位于第一表面900a上，用以设置一芯片(未图示)。镂空槽990贯穿第一表面900a及第二表面900b，并形成在切割路径L900中。如图1A及图1B所示，切割路径L900为环状矩形虚线，四个镂空槽990设置在切割路经L900的四侧边。待芯片封装完成后，仅需用一刀具沿切割路径L900的四个角落切割即可形成复数个矩形封装结构。如图1A所示，基板900进一步包括一第一防焊层910。第一防焊层910覆盖第一表面900a，用以保护基板900的内层线路。第一防焊层910整面覆盖第一表面900a，而仅暴露复数个第一接垫930。第一接垫930用以电性连接芯片。值得注意的是，第一防焊层910完全覆盖切割路径L900的四个角落。

如图1B所示，基板900进一步包括一第二防焊层920。第二防焊层920覆盖第二表面900b，用以保护基板900的内层线路。第二防焊层920整面覆盖第二表面900b，而仅暴露复数个第二接垫940。第二接垫940用以电性连接至外部。值得注意的是，第二防焊层920完全覆盖切割路径L900的四个角落。

然而，基板900的内层线路与第一防焊层910及第二防焊层920的热膨胀系数并不匹配，经常造成第一防焊层910或第二防焊层920发生龟裂。一般而言，龟裂的现象通常由第一防焊层910或第二防焊层920的边缘处向内延伸。当龟裂的现象延伸到切割路径L900以内的第一防焊层910或第二防焊层920时，将严重影响封装结构的结构强度。

此外，当刀具沿切割路径L900切割基板900时，第一防焊层910及第二防焊层920直接与刀具接触而受到刀具的应力，从而会造成第一防焊层910或第二防焊层920剥离的现象。

如上所述，当第一防焊层910或第二防焊层920产生龟裂或剥离的现象时，封装结构将无法有效地保护芯片，从而使得封装结构的良率大幅降低，进一步增加了许多制造成本。因此，如何解决上述问题已成为目前研发的重要方向之一。

发明内容

本发明的目的在于提供一种基板及封装结构的制造方法，其利用第一/第二防焊层暴露部分切割路径，并且切割路径上至少有部分连接第一/第二内部区与第一/第二外部区的第一/第二防焊层，从而使得基板及封装结构的制造方法具有「避免龟裂现象扩散」、「减少应力破坏」、「避免第一/第二线路结构氧化」以及「避免第一/第二线路结构变形或剥离」的优点。

根据本发明的目的之一，提供一种基板。该基板包括一第一表面、一置晶区、一切割路径、复数个第一接垫及一第一防焊层。置晶区位于第一表面上，用以设置一芯片。第一接垫设置在第一表面上。第一防焊层设置在部分第一表面上，并暴露部分切割路径及复数个第一接垫。第一防焊层被切割路径大致分割为一第一内部区及一第一外部区。置晶区及第一接垫位于第一内部区内。其中，切割路径上至少有部分连接第一内部区与第二外部区的第一防焊层。

根据本发明另一目的，提供一种封装结构的制造方法，至少包括以下步骤：首先，提供一基板。该基板具有一第一表面、一置晶区及一切割路径，置晶区位于该第一表面上，用以设置一芯片。接着，形成一第一防焊层在第一表面上，并暴露部分切割路径及复数个第一接垫。第一防焊层被切割路径大致分割为一第一内部区及一第一外部区。置晶区及第一接垫位于第一内部区内。其中切割路径上至少有部分连接第一内部区与第一外部区的第一防焊层。然后，进行一置晶步骤，将芯片设置在置晶区。接着，进行一切割步骤，沿切割路径切割基板，以形成一封装结构。

与现有技术相比，本发明基板不易发生第一防焊层或第二防焊层龟裂及剥离的现象，进一步可防止第一线路层及第二线路层发生氧化、变形或剥离的现象。

以下结合附图与实施例对本发明作进一步的说明。

附图说明

图1A为现有的一种基板的第一表面的示意图；

图1B为图1A所示的现有基板的第二表面的示意图；

图2A为依照本发明第一实施例的基板的第一表面的示意图；

图2B为图2A所示的基板的第二表面的示意图；

图3为应用本发明基板的封装结构的制造方法的流程图；

图4A～4G为依照图3所示各步骤的示意图；

图5为图4的基板沿剖面线5-5’的剖面图；

图6A为依照本发明第二实施例的基板的第一表面的示意图；

图6B为依照本发明第二实施例的基板的第二表面的示意图。

具体实施方式

有关本发明的详细说明及技术内容，现就结合附图说明如下：

第一实施例

请参考图2A，其为依照本发明第一实施例的基板100的第一表面100a的示意图。该基板100包括一第一表面100a、一置晶区180、一切割路径L100、复数个第一接垫130及一第一防焊层110。置晶区180用以设置一芯片(芯片未图示于图2A中)。第一接垫130设置在第一表面100a上。第一防焊层110设置在部分第一表面100a上，并暴露部分切割路径L100及复数个第一接垫130。

如图2A的虚线放大区块所示，第一防焊层110被切割路径L100大致分割为一第一内部区111及一第一外部区112。置晶区180及第一接垫130位于第一内部区111内。其中，切割路径L100上至少有部分连接第一内部区111与第二外部区112的第一防焊层110。

当基板100的边缘处发生龟裂的现象时，龟裂的现象仅由外向内延伸到第一防焊层110的裸露处，而不容易向内延伸到第一内部区111。

此外，当刀具沿切割路径L100切割基板100时，大部分的第一防焊层110并未与刀具直接接触，仅有极少部分的第一防焊层110与刀具直接接触。因此，第一防焊层110受到的应力大幅减少。透过实验证明，第一防焊层110所受到的应力已降低至一定程度，而不足以造成第一防焊层110产生剥离的现象。

第一防焊层110进一步具有至少一第一条状区113，连接第一内部区111及第一外部区112。基板100进一步包括一第一线路结构160。第一线路结构160穿过切割路径L100，一般为电镀线路或测试线路。其中第一条状区113覆盖第一线路结构160，以避免第一线路结构160暴露于空气中而氧化。

此外，由于第一线路结构160为极细的线路结构(宽度约为100um以下)，其结构相当的脆弱。如第一线路结构160受到应力拉扯时，相当容易造成第一线路结构160变形或剥离。通过第一条状区113覆盖第一线路结构160，使得第一线结构160不与刀具直接接触，可降低应力拉扯的破坏。

请参考图2B，其为图2A的基板100的第二表面100b的示意图。该基板100进一步包括一第二表面100b、复数个第二接垫140及一第二防焊层120。较佳地，基板100的第二表面100b也具有相同的结构设计。第二接垫140设置在第二表面100b上。第二防焊层120设置在部分第二表面100b上，并暴露部分切割路径L100及复数个第二接垫140。

如图2B的虚线放大区块所示，第二防焊层120被切割路径L100大致分割为一第二内部区121及一第二外部区122，第二接垫140对应于第二内部区121内。其中，切割路径L100上至少有部分连接第二内部区121与第二外部区122的第二防焊层120。

第二防焊层120进一步具有至少一第二条状区123，连接第二内部区121及第二外部区122。基板100进一步包括一第二线路结构170，穿过切割路径L100。第二线路结构170的配置位置不一定对应于第一线路结构160。然而，不论第一线路结构160的配置位置如何，第二条状区123均对应第二线路结构170配置，并覆盖第二线路结构170。

由于基板100的第一表面100a及第二表面100b具有上述结构设计，使得基板100不易发生第一防焊层110或第二防焊层120龟裂及剥离的现象，进一步可防止第一线路层160及第二线路层170发生氧化、变形或剥离的现象。

至于应用基板100的封装结构500的制造方法，以下以图3结合图4A～4G的示意图详细说明如下：

请同时参考图3及图4A～4G，图3为应用本发明基板100的封装结构500的制造方法的流程图。图4A～4G为依照图3所示各步骤的示意图。首先，在图3的步骤S1中，如图4A所示，提供一基板100。基板100具有一第一表面100a、一置晶区180及一切割路径L100。置晶区180位于第一表面100a上，用以设置一芯片300(图4D)。

在基板100尚未切割之前，基板100以切割路径L100规划为多个封装单元。每一封装单元用以设置一个芯片300，并形成一独立的封装结构。图4B仅以其中的一个封装单元作说明。

接着，在图3的步骤S2中，如图4B所示，形成一第一防焊层110在第一表面100a上，并暴露部分切割路径L100及复数个第一接垫130。第一防焊层110被切割路径L100大致分割为第一内部区111及第一外部区112。置晶区180及第一接垫130位于第一内部区111，并且第一接垫130矩阵式排列在置晶区180内。其中，切割路径L100上至少有部分连接第一内部区111与第一外部区112的第一防焊层110。

同时，如图4C所示，进一步形成一第二防焊层120在第二表面100b上，并暴露部分切割路径L100及复数个第二接垫140。第二防焊层120被切割路径L100大致分割为一第二内部区121及一第二外部区122。第二接垫140位于第二内部区121，并且矩阵式排列在第二内部区121内。切割路径L100上至少有部分连接第一内部区121与第二外部区122的第二防焊层120。

如第4B及图4C所示，在步骤S2中，进一步形成至少一镂空槽190在切割路径L100中。镂空槽190贯穿部分的第一表面100a及部分的第二表面100b。四个镂空槽190分别为设置在切割路径L100的四个侧边的长形狭缝，仅留下切割路径L100的四个角落支撑每一封装单元。

接着，在图3的步骤S3中，如图4D所示，进行一置晶步骤，将芯片300设置在置晶区180。其中置晶步骤进一步以一覆晶接合法(filp-chipbonding)电性连接芯片300及基板100。

在本实施例中，虽然是以第一接垫130矩阵式排列在置晶区180内为例作说明，并且芯片300以覆晶接合法(filp-chipbonding)电性连接至基板100。然而，第一接垫130进一步也可环绕置晶区180的外围配置，并且芯片300进一步也可以焊线接合法(wire bonding)电性连接至基板100。本发明的结构设计可应用于各种芯片300的设置方式。

然后，如图4E所示，进行一封胶步骤，以形成一封胶400覆盖芯片300及置晶区180。

接着，如图4F所示，进行一植球步骤，以形成复数个锡球600在第二接垫140上。

然后，在图3的步骤S4中，如图4G及图5所示，图5为图4的基板100沿剖面线5-5’的剖面图，进行一切割步骤。在本实施例中，切割步骤采用一冲切法。如图5所示，以一刀具700沿切割路径L100切割基板100，以形成一封装结构500。然而，切割的方式并非用以限定本发明的技术范围。本发明的结构设计可依据不同的切割方式加以适当调整，而仍可获得减少应力的功效。

第二实施例

本实施例的基板200与第一实施例的基板100不同之处在于第一条状区213与第二条状区223的数量，其余相同之处不再赘述。请参考图6A及图6B，图6A为依照本发明第二实施例的基板200的第一表面200a的示意图，图6B为依照本发明第二实施例的基板200的第一表面200b的示意图。

如图6A所示，第一防焊层210具有复数条第一条状区213，这些第一条状区213实质上垂直于切割路径L200配置，并连接第一内部区211及第一外部区212。复数条第一条状区213覆盖基板200内部的第一线路结构260，以避免第一线路结构260氧化、变形或剥离。

如图6B所示，第二防焊层220具有复数条第二条状区223，这些第二条状区223实质上垂直于切割路径L200配置，并连接第一内部区221及第二外部区222。复数条第二条状区223覆盖基板200内部的第二线路结构270，以避免第二线路结构270氧化、变形或剥离。

此外，第一条状区213及第二条状区223以细长状的结构垂直于切割路径L200配置。因此，基板200边缘的第一防焊层210或第二防焊层220发生的龟裂现象，并不容易穿过细长状的第一条状区213及第二条状区223而延伸到第一内部区211及第二内部区221。

此外，在切割过程中，刀具仅接触细长状的第一条状区213及第二条状区223。通过实验证明，第一防焊层210及第二防焊层220所受到的应力相当的低，不足以造成第一防焊层210或第二防焊层220发生剥离的现象。

本发明上述实施例所揭露的基板及封装结构的制造方法是利用第一/第二防焊层暴露部分切割路径，并且切割路径上至少有部分连接第一/第二内部区与第一/第二外部区的第一/第二防焊层，使得本发明基板及封装结构的制造方法与现有技术相比具有以下的优点：

第一、避免龟裂现象扩散：切割路径将第一/第二防焊层大致上区隔为第一/第二内部区及第一/第二外部区，使得基板边缘的第一/第二防焊层所产生的龟裂现象不易向内扩散，而停止于第一/第二防焊层裸露的区域。

第二、减少应力破坏：在切割制程中，刀具仅直接接触第一/第二条状区。因此第一/第二防焊层所承受的应力不足以产生任何破坏。

第三、避免第一/第二线路结构氧化：本发明以第一/第二条状区覆盖第一/第二线路结构，可有效避免第一/第二线路结构暴露于空气中，而发生氧化的现象。

第四、避免第一/第二线路结构变形或剥离：通过第一/第二条状区覆盖第一/第二线路结构，使得第一/第二线路结构不与刀具直接接触，而降低应力拉扯的破坏。

Claims (9)

1.一种基板，包括：

一第一表面；

一置晶区，位于所述第一表面上，用以设置一芯片；

一环状矩形的切割路径；

复数个第一接垫，设置在所述第一表面上；

一第一线路结构；以及

一第一防焊层，设置在所述第一表面上；

其特征在于：所述第一防焊层设置在部分的所述第一表面上，并暴露部分所述切割路径及所述复数个第一接垫；所述第一防焊层被所述切割路径分割为一第一内部区及一第一外部区，所述置晶区及所述第一接垫位于所述第一内部区内；在所述切割路径上且未暴露所述切割路径的所述第一防焊层形成了复数条第一条状区及所述第一外部区的一部分，所述第一条状区垂直所述切割路径，所述第一外部区的所述部分平行於所述切割路径，所述第一条状区连接所述第一内部区及所述第一外部区的所述部分，且覆盖所述第一线路结构；所述第一线路结构由所述第一内部区通过所述第一条状区而延伸到所述第一外部区。

2.如权利要求1所述的基板，其特征在于所述基板进一步包括：

一第二表面；

复数个第二接垫，设置在所述第二表面上；

一第二线路结构；以及

一第二防焊层，设置在部分的所述第二表面之上，并暴露部分所述切割路径及所述第二接垫，所述第二防焊层被所述切割路径分割为一第二内部区及一第二外部区，所述第二接垫设置于所述第二内部区内；在所述切割路径上且未暴露所述切割路径的所述第二防焊层形成了复数条第二条状区及所述第二外部区的一部分，所述第二条状区垂直于所述切割路径，所述第二外部区的所述部分平行於所述切割路径，所述第二条状区连接所述第二内部区及所述第二外部区的所述部分，且覆盖所述第二线路结构；所述第二线路结构由所述第二内部区通过所述第二条状区而延伸到所述第二外部区。

3.如权利要求2所述的基板，其特征在于所述基板进一步包括一镂空槽，贯穿部分的所述第一表面及部分的所述第二表面，并且形成在部分的所述切割路径中。

4.一种封装结构的制造方法，包括：

提供一基板，所述基板具有一第一表面、一置晶区、一第一线路结构以及一环状矩形的切割路径，所述置晶区位于所述第一表面上，用以设置一芯片；

形成一第一防焊层在所述第一表面上；

进行一置晶步骤，将所述芯片设置在所述置晶区；以及

进行一切割步骤，沿所述切割路径切割所述基板，以形成一封装结构；

其特征在于：在形成一第一防焊层在所述第一表面上这一步骤中，暴露部分所述切割路径及复数个第一接垫；所述第一防焊层被所述切割路径大致分割为一第一内部区及一第一外部区，所述置晶区及所述第一接垫位于所述第一内部区内；在所述切割路径上且未暴露所述切割路径的所述第一防焊层形成了复数条第一条状区及所述第一外部区的一部分，所述第一条状区垂直于所述切割路径，所述第一外部区的所述部分平行於所述切割路径，所述第一条状区连接所述第一内部区及所述第一外部区的所述部分，且覆盖所述第一线路结构；所述第一线路结构由所述第一内部区通过所述第一条状区而延伸到所述第一外部区。

5.如权利要求4所述的制造方法，其特征在于所述基板具有一第二表面及一第二线路结构，在所述置晶步骤之前进一步包括：

形成一第二防焊层在所述第二表面上，并暴露部分所述切割路径及复数个第二接垫；所述第二防焊层被所述切割路径分割为一第二内部区及一第二外部区，所述第二接垫位于所述第二内部区；所述第二线路结构由所述第二内部区通过所述第二条状区而延伸到所述第二外部区。

6.如权利要求5所述的制造方法，其特征在于所述第二防焊层形成了复数条第二条状区及所述第二外部区的一部分，所述第二条状区垂直所述切割路径配置，所述第二外部区的所述部分平行於所述切割路径，所述第二条状区连接所述切割路径上连接所述第二内部区及所述第二外部区的所述部分，且覆盖所述第二线路结构。

7.如权利要求6所述的制造方法，其特征在于所述置晶步骤及所述切割步骤之间进一步包括：

进行一封胶步骤，以形成一封胶覆盖所述芯片及所述置晶区。

8.如权利要求7所述的制造方法，其特征在于所述封胶步骤及所述切割步骤之间进一步包括：

进行一植球步骤，以形成复数个锡球在所述第二接垫上。

9.如权利要求4所述的制造方法，其特征在于所述切割步骤是以一冲切法沿所述切割路径切割所述基板。

Images